TW202145459A - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TW202145459A
TW202145459A TW110102970A TW110102970A TW202145459A TW 202145459 A TW202145459 A TW 202145459A TW 110102970 A TW110102970 A TW 110102970A TW 110102970 A TW110102970 A TW 110102970A TW 202145459 A TW202145459 A TW 202145459A
Authority
TW
Taiwan
Prior art keywords
semiconductor
package
package substrate
trench
wafer
Prior art date
Application number
TW110102970A
Other languages
English (en)
Inventor
金喆禹
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202145459A publication Critical patent/TW202145459A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體封裝，包含：封裝基底、位於封裝基底上的半導體晶片以及位於封裝基底與半導體晶片之間的多個底部填充物。封裝基底包含形成於封裝基底中的溝渠及分別位於溝渠的兩側上的多個壩。在半導體封裝的剖面圖中，以封裝基底提供基準參考水平高度，多個壩的頂部表面可定位於比半導體晶片的底部表面更低的水平高度處。

Description

半導體封裝
本發明概念是關於一種半導體封裝，且更特定而言，是關於一種包含經組態以將底部填充物劃分為區段的壩及溝渠的半導體封裝。
在半導體封裝中，半導體晶片或矽中介層與封裝基底之間的空間可含有填充材料，諸如底部填充物。在習知的大型封裝（諸如2.5D半導體封裝）中，自邊緣部分用填充材料填充空間會花費較長時間，且可存在空隙（諸如氣泡）夾帶於填充材料中的較高風險。當空隙存在於填充材料中時，短路可歸因於濕氣吸收而出現在鄰近的焊料凸塊之間。
本發明概念的實例實施例提供一種半導體封裝，包含安置於封裝基底上的壩及溝渠，所述壩及所述溝渠經組態以將底部填充物劃分為非連續區段，從而縮短裝填底部填充物所花費的流動時間且抑制或防止空隙夾帶於底部填充物中。
根據本發明概念的實例實施例的半導體封裝可包含封裝基底、位於封裝基底上的半導體晶片以及位於封裝基底與半導體晶片之間的多個底部填充物。封裝基底可包含形成於封裝基底中的溝渠及分別位於溝渠的兩側上的多個壩。在半導體封裝的剖面圖中，以封裝基底提供基準參考水平高度，多個壩的頂部表面可定位於比半導體晶片的底部表面更低的水平高度處。
根據本發明概念的實例實施例的半導體封裝可包含封裝基底、位於封裝基底上的半導體晶片以及位於封裝基底與半導體晶片之間的多個底部填充物。封裝基底可包含其上的壩。在半導體封裝的剖面圖中，以封裝基底提供基準參考水平高度，壩的頂部表面可定位於比半導體晶片的底部表面更低的水平高度處。
根據本發明概念的實例實施例的半導體封裝可包含封裝基底、位於封裝基底上的半導體晶片以及位於封裝基底與半導體晶片之間的多個底部填充物。封裝基底可包含形成於封裝基底中的溝渠。
在下文中，將參考隨附圖式詳細地描述本發明概念的實施例。在圖式中針對相同元件使用相同附圖標號，且將省略對其的冗餘描述。如本文中所使用，術語「及/或」包含相關聯的所列項目中的一或多者的任何及全部組合。應理解，當元件被稱作「在」另一元件「上」、「附接」至另一元件、「連接」至另一元件、與另一元件「耦接」、「接觸」另一元件等時，所述元件可直接位於另一元件上、附接至另一元件、連接至另一元件、與另一元件耦接或接觸另一元件，或亦可存在中介元件。相反，當元件被稱作例如「在另一元件正上方」、「直接附接至」另一元件、「直接連接」至另一元件、「直接與另一元件耦接」或「直接接觸」另一元件時，沒有插入元件存在。應注意，儘管並未相對於不同實施例具體地描述一個實施例，但關於一個實施例所描述的態樣可併入於所述不同實施例中。亦即，全部實施例及/或任何實施例的特徵可以任何方式及/或組合進行組合。
圖1至圖6為示出根據本發明概念的各種實例實施例的封裝基底100的俯視圖或平面圖。
在俯視圖中，封裝基底100（為方便起見，封裝基底100可用於指封裝基底100A、封裝基底100B、封裝基底100C、封裝基底100D、封裝基底100E以及封裝基底100F中的任一者）可包含安置半導體晶片200的晶片區250。半導體晶片200或包含多個半導體晶片的半導體堆疊可安裝於封裝基底100的晶片區250上。封裝基底100可將半導體晶片200連接至外部電路，可保護半導體晶片200免受外部影響，且可為半導體晶片200提供支撐。舉例而言，封裝基底100可包含印刷電路板（printed circuit board；PCB）。
參考圖1至圖6，封裝基底100可包含安置於其上的壩110及溝渠150。壩110可自封裝基底100的頂部表面向上突起。壩110可經組態以在封裝基底100上將在封裝基底100與半導體晶片200之間提供的底部填充物300劃分為非連續區段。壩110的材料可包含阻焊材料、絕緣材料、聚合物、金屬及/或任何其他適合的壩材料。壩110可基於其材料而經由網版印刷、電解鍍敷、無電式鍍敷、噴塗及/或適合的沈積製程形成。壩110可與封裝基底100一體地製造以使得壩110及封裝基底包括單體結構，或所述壩110可與所述封裝基底100分開製造且附接至封裝基底100。
溝渠150可自封裝基底100的頂部表面向下凹陷。溝渠150可經組態以將在封裝基底100與半導體晶片200之間提供的底部填充物300獨立地或與封裝基底100上的壩110一起劃分為非連續區段。溝渠150可具有在不對封裝基底100中的電路造成損壞的範圍內的深度。在一些實施例中，溝渠150的深度可小於自封裝基底100的頂部表面至封裝基底100中的佈線層所在的部分的垂直距離。亦即，溝渠150的深度可小於絕緣層的厚度，所述絕緣層位於封裝基底100的佈線層上或至少部分地覆蓋封裝基底100的佈線層。
封裝基底100可選擇性地包含自其向上突起的壩110以及可向下凹陷於所述封裝基底100中的溝渠150，或所述封裝基底100可包含壩110及溝渠150兩者。亦即，壩110可能未必形成於溝渠150的兩側上，且在各種實施例中，可僅形成於溝渠的一側或另一側上。
為有效地劃分底部填充物300，溝渠150的長度可大於晶片區250的寬度，所述晶片區250為半導體晶片200安置於封裝基底100上的區。當溝渠150在俯視圖或平面圖中延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由溝渠150而更易於排出至半導體封裝10（參見圖7）的外部。
參考圖1，封裝基底100A可包含形成於其頂部表面中的溝渠150A以及安置於溝渠150A的兩側上的多個壩110A。壩110A及溝渠150A可具有條形形狀或線形狀。壩110A及溝渠150A的長度可與封裝基底100A的一側的長度相同。在一些實施例中，半導體封裝可包含圖1的封裝基底100A，且可將底部填充物300劃分為兩個非連續區段。可沿著晶片區250的邊緣裝填底部填充物300。底部填充物300可被壩110A阻斷，且因此可不流入溝渠150A中，且在裝填底部填充物300的製程中推入的空氣可經由溝渠150A而在向上-向下方向上排出至晶片區250的外部。
參考圖2，溝渠150B的長度可與封裝基底100B的一側的長度相同。在俯視圖或平面圖中，安置於溝渠150B的兩側上的條形壩110B的長度可小於安置半導體晶片200的晶片區250的寬度。在實例實施例中，即使在壩110B的長度小於晶片區250的寬度時，亦可基於底部填充物300的量來將底部填充物300劃分為非連續區段。在實例實施例中，當壩110B的長度小於晶片區250的寬度時，散熱板400（參見圖20）可更易於附接至封裝基底100B。
參考圖3，溝渠150C的長度可大於晶片區250的一側的長度。當溝渠150C的長度延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由溝渠150C而更易於排出至半導體封裝10（參見圖7）的外部。
參考圖4，封裝基底100D可包含一個溝渠150D及與溝渠150D接界或包圍溝渠150D的四個壩110D。溝渠150D可具有十字形狀，且四個壩110D中的每一者可具有根據本發明概念的各種實施例的肘形形狀。當半導體封裝包含圖4的封裝基底100D時，可將底部填充物300劃分為四個非連續區段。可沿著晶片區250的邊緣裝填底部填充物300。底部填充物300可被壩110D抑制或阻斷，且因此可不流入溝渠150D中，且在裝填底部填充物300的製程中推入的空氣可在圖4的平面圖中經由溝渠150D而在向上-向下方向及向左-向右方向上排出至晶片區250的外部。
參考圖5，溝渠150E的末端可延伸至封裝基底100E的邊緣。在俯視圖或平面圖中，安置於溝渠150E的兩側上的肘形壩110E可定位於安置半導體晶片200的晶片區250內。在實例實施例中，即使在壩110E定位於晶片區250內時，亦可基於底部填充物300的量而將底部填充物300劃分為非連續區段。在實例實施例中，當壩110E定位於晶片區250內時，散熱板400（參見圖20）可更易於附接至封裝基底100E。
參考圖6，溝渠150F的長度可延伸至晶片區250的外部。當溝渠150F的長度延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由溝渠150F而更易於排出至半導體封裝10（參見圖7）的外部。
圖7為根據本發明概念的實例實施例的半導體封裝10的側視截面圖。參考圖7，半導體封裝10可包含封裝基底100、半導體晶片200以及底部填充物300，且封裝基底100可包含溝渠150及多個壩110。
半導體晶片200可安置於封裝基底100上。半導體晶片200可包含記憶體晶片、邏輯晶片及/或矽中介層。半導體晶片200可為需要封裝的任何類型的半導體，諸如但不限於單個半導體晶片、2.1D半導體裝置、2.5D半導體裝置或3D半導體裝置。
底部填充物300可安置於封裝基底100與半導體晶片200之間。底部填充物300可在安置於半導體晶片200下方的凸塊210之間絕緣，且可支撐封裝基底100上的半導體晶片200。可將底部填充物300劃分為多個非連續區段。
參考圖7，壩110的頂部表面可定位於比半導體晶片200的底部表面更低的水平高度處。亦即，壩110的高度hd可小於凸塊210的高度hb。當壩110的頂部表面在圖7的剖面圖中定位於比半導體晶片200的底部表面更低的水平高度處時，在裝填底部填充物300的製程中推入的空氣可經由壩110與半導體晶片200之間的空間而被引入至溝渠150中。可將引入至溝渠150中的空氣經由溝渠150排出至半導體封裝10的外部。在實例實施例中，凸塊210的高度hb可為約50微米，且壩110的高度hd可為約25微米。
在實例實施例中，凸塊210的直徑可為約80微米，鄰近凸塊210之間的距離可為約70微米，且溝渠150的寬度w可為20微米或大於20微米。溝渠150的寬度可不受凸塊210的大小或鄰近凸塊210之間的距離的影響，且可判定所述寬度以便有效地排出空氣。
圖8至圖11為示出根據本發明概念的各種實例實施例的封裝基底101的視圖，且圖12為根據本發明概念的實例實施例的半導體封裝11的側視截面圖。
參考圖8，封裝基底101A可包含安置於其上的壩。壩可包含成對的壩單元111A，所述成對的壩單元111A安置成彼此平行同時在其間以預定間距彼此間隔開。壩單元111A中的每一者可具有條形形狀。壩單元111A的長度可與封裝基底101A的一側的長度相同。空腔可形成於成對的壩單元111A之間。當半導體封裝包含圖8的封裝基底101A時，可將底部填充物300劃分為兩個非連續區段。可沿著晶片區250的邊緣裝填底部填充物300。底部填充物300可被壩單元111A抑制或阻斷，且因此可不流入成對的壩單元111A之間的空腔中。在裝填底部填充物300的製程中推入的空氣可在圖8的俯視圖或平面圖中經由成對的壩單元111A之間的空腔而在向上-向下方向上排出至晶片區250的外部。
參考圖9，在俯視圖或平面圖中，可將安置成彼此平行同時在其間以預定間距彼此間隔開的成對的壩單元111B形成為比安置半導體晶片200的晶片區250的寬度更短。在實例實施例中，即使在壩單元111B的長度小於晶片區250的寬度時，亦可基於底部填充物300的量而將底部填充物300劃分為非連續區段。在實例實施例中，當壩單元111B的長度小於晶片區250的寬度時，散熱板400（參見圖20）可更易於附接至封裝基底101B。
參考圖10，封裝基底101C可包含各自具有肘形形狀的四個壩單元111C。一個十字形空腔可形成於四個壩單元111C之間。當半導體封裝包含圖10的封裝基底101C時，可將底部填充物300劃分為四個非連續區段。底部填充物300可被壩單元111C抑制或阻斷，且因此可不流入形成於壩單元111C之間的空腔中，且在裝填底部填充物300的製程中推入的空氣可在圖10的俯視圖或平面圖中經由空腔而在向上-向下方向及向左-向右方向上排出至晶片區250的外部。
參考圖11，在俯視圖或平面圖中，肘形壩單元111D中的每一者可定位於安置半導體晶片200的晶片區250內。在實例實施例中，即使當壩單元111D定位於晶片區250內時，可基於底部填充物300的量而將底部填充物300劃分為非連續區段。在實例實施例中，當壩單元111D定位於晶片區250內時，散熱板400（參見圖20）可更易於附接至封裝基底101D。
參考圖12，根據本發明概念的實例實施例的半導體封裝11可包含封裝基底101、安置於封裝基底101上的半導體晶片200以及安置於封裝基底101與半導體晶片200之間的多個底部填充物300。封裝基底101可包含安置於其上的壩111。壩111的頂部表面可在圖12的剖面圖中定位於比半導體晶片200的底部表面更低的水平高度處。在此類實施例中，在裝填底部填充物300的製程中推入的空氣可經由壩111與半導體晶片200之間的空間而被引入至由多個壩111形成的空腔中。可將引入至空腔中的空氣排出至半導體封裝11的外部。
圖13至圖16為示出根據本發明概念的各種實例實施例的封裝基底102（為方便起見，封裝基底102可用於指封裝基底102A、封裝基底102B、封裝基底102C以及封裝基底102D中的任一者）的俯視圖或平面圖，且圖17為根據本發明概念的實例實施例的半導體封裝12的側視截面圖。
參考圖13，封裝基底102A可包含形成於其頂部表面中的溝渠152A。溝渠152A可具有條形形狀或線形狀。溝渠152A的長度可與封裝基底102A的一側的長度相同。當半導體封裝包含圖13的封裝基底102A時，可將底部填充物300劃分為兩個非連續區段。可沿著晶片區250的邊緣裝填底部填充物300。可調整所裝填底部填充物300的量，以使得不將底部填充物300引入至溝渠152A中。在裝填底部填充物300的製程中推入的空氣可在圖13的俯視圖或平面圖中經由溝渠152A而在向上-向下方向上排出至晶片區250的外部。
參考圖14，溝渠152B的長度可大於晶片區250的一側的長度。當溝渠152B的長度延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由溝渠152B而更易於排出至半導體封裝的外部。
參考圖15，封裝基底102C可包含具有十字形狀的溝渠152C。溝渠152C的末端可延伸至封裝基底102C的邊緣。當半導體封裝包含圖15的封裝基底102C時，可將底部填充物300劃分為四個非連續區段。可沿著晶片區250的邊緣裝填底部填充物300。可調整底部填充物300的量，以使得不將底部填充物300引入至溝渠152C中。在裝填底部填充物300的製程中推入的空氣可在圖15的俯視圖或平面圖中經由溝渠152C而在向上-向下方向及向左向-向右方向上排出至晶片區250的外部。
參考圖16，溝渠152D的長度可延伸至晶片區250的外部。當溝渠152D的長度延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由溝渠152D而更易於排出至半導體封裝的外部。
參考圖17，根據本發明概念的實例實施例的半導體封裝12可包含封裝基底102、安置於封裝基底102上的半導體晶片200以及安置於封裝基底102與半導體晶片200之間的多個底部填充物300。封裝基底102可包含形成於其頂部表面中的溝渠152。溝渠152的底部表面可在圖17的剖面圖中定位於比封裝基底102的頂部表面更低的水平高度處。在此類實施例中，當注射適當量的底部填充物300時，底部填充物300可歸因於毛細管作用而不流入溝渠152中。在裝填底部填充物300的製程中推入的空氣可經由溝渠152而排出至半導體封裝12的外部。
圖18及圖19為示出根據本發明概念的各種實例實施例的封裝基底105（為方便起見，封裝基底105可用於指封裝基底105A及封裝基底105B中的任一者）的俯視圖或平面圖。在實例實施例中，在俯視圖或平面圖中，封裝基底105可更包含安置於安置半導體晶片200的晶片區250的邊緣處的邊緣壩115或邊緣溝渠155。
參考圖18，封裝基底105A可包含安置於其上的溝渠150及多個壩110，且可更包含四個邊緣溝渠155。邊緣溝渠155可傾斜地安置於晶片區250中。在俯視圖或平面圖中，邊緣溝渠155中的每一者的一部分可定位於晶片區250內，且其剩餘部分可定位於晶片區250外部。當邊緣溝渠155中的每一者的一部分延伸至晶片區250的外部時，在裝填底部填充物300的製程中推入的空氣可經由邊緣溝渠155而易於排出至半導體封裝的外部。
當半導體封裝包含圖18的封裝基底105A時，可將底部填充物300劃分為八個非連續區段。可沿著晶片區250的邊緣將底部填充物300裝填於底部填充物300的八個單獨的區中。在裝填底部填充物300的製程中推入的空氣可經由溝渠150或邊緣溝渠155而排出至晶片區的外部。
參考圖19，封裝基底105B可更包含鄰近於邊緣溝渠155安置的多個邊緣壩115。邊緣壩115中的每一者可具有條形形狀或線形狀。在俯視圖或平面圖中，邊緣壩115可定位於安置半導體晶片200的晶片區250內。在側視截面圖中，邊緣壩115的頂部表面可定位於比半導體晶片200的底部表面更低的水平高度處。在裝填底部填充物300的製程中推入的空氣可經由邊緣壩115與半導體晶片200之間的空間而被引入至邊緣溝渠155中。可將引入至邊緣溝渠155中的空氣排出至半導體封裝的外部。在實例實施例中，封裝基底105B可不包含邊緣溝渠155，但可包含僅邊緣壩115。
圖20為根據本發明概念的實例實施例的半導體封裝20的側視截面圖。參考圖20，半導體封裝20可包含封裝基底100、半導體晶片200、底部填充物300、散熱板400以及熱界面材料（thermal interface material；TIM）450。封裝基底100可包含溝渠150及多個壩110。
散熱板400可安置於封裝基底100上，以便位於安裝在封裝基底100上的半導體晶片200上且至少部分地覆蓋所述半導體晶片200。散熱板400為用於消散可由半導體晶片200的高整合及高效能引起的過量的熱量的組件。散熱板400可包含銅或具有極佳熱導率的銅合金作為基底材料，其中本發明概念的實施例不限於此。散熱板400可使用黏著劑附接至封裝基底100。
熱界面材料（TIM）450可安置於散熱板400與半導體晶片200之間。散熱板400可經由TIM 450與半導體晶片200的上部部分實體接觸。TIM 450可將所散發的熱量自半導體晶片200轉移至散熱板400，從而使得熱量能夠快速地分散及消散。
根據本發明概念的實施例，封裝基底100可包含具有各種形狀的壩110及溝渠150，藉此可將底部填充物300劃分為非連續區段。歸因於將底部填充物300劃分為非連續區段，可縮短裝填底部填充物300所花費的流動時間。空氣通道可經由封裝基底100的壩110及溝渠150形成，所述空氣通道可減少或防止夾帶於底部填充物300中的空隙的出現。減少或消除夾帶於底部填充物300中的空隙可使得能夠減少或防止經由空隙引起的濕氣吸收，因此減少可由濕氣吸收引起的在鄰近凸塊210之間出現短路的可能性或防止可由濕氣吸收引起的在鄰近凸塊210之間出現短路。
因為將底部填充物300劃分為區段，故可減少包含於半導體封裝中的底部填充物300的總量。底部填充物300具有與封裝基底100及半導體晶片200的膨脹係數不同的膨脹係數。當封裝歸因於底部填充物300的膨脹及收縮而大幅度變形時，可出現諸如非潤濕現象的缺陷，其中焊料凸塊210的接合部分不黏附至封裝基底100或鄰近凸塊210可彼此熔融及連接，從而導致短路。當底部填充物300的絕對量減少時，歸因於底部填充物300的膨脹及收縮而施加至半導體封裝的應力的量可減少，且可減少或防止半導體封裝的變形。
如根據以上描述而顯而易見的，根據本發明概念的實例實施例，封裝基底可包含壩及溝渠以將底部填充物劃分為非連續區段。歸因於將底部填充物劃分為非連續區段，可縮短裝填底部填充物所花費的流動時間。空氣通道可經由封裝基底的壩及溝渠形成，且可減少或防止夾帶於底部填充物中的空隙的出現。
雖然已參考隨附圖式描述了本發明的實施例，但所屬領域中具有通常知識者應理解，可在不脫離本發明之範疇且不改變本發明的本質特徵的情況下進行各種修改。因此，上文所描述的實施例應被視為僅僅是描述性的，而非出於限制的目的。
10、11、12、20:半導體封裝 100、100A、100B、100C、100D、100E、100F、101、101A、101B、101C、101D、102、102A、102B、102C、102D、105A、105B:封裝基底 110、110A、110B、110D、110E、111:壩 111A、111B、111C、111D:壩單元 115:邊緣壩 150、150A、150B、150C、150D、150E、150F、152、152A、152B、152C、152D:溝渠 155:邊緣溝渠 200:半導體晶片 210:凸塊 250:晶片區 300:底部填充物 400:散熱板 450:熱界面材料 hb、hd:高度 w:寬度
圖1至圖6為示出根據本發明概念的各種實例實施例的封裝基底的平面圖。 圖7為根據本發明概念的實例實施例的半導體封裝的側視截面圖。 圖8至圖11為示出根據本發明概念的各種實例實施例的封裝基底的平面圖。 圖12為根據本發明概念的實例實施例的半導體封裝的側視截面圖。 圖13至圖16為示出根據本發明概念的各種實例實施例的封裝基底的平面圖。 圖17為根據本發明概念的實例實施例的半導體封裝的側視截面圖。 圖18及圖19為示出根據本發明概念的各種實例實施例的封裝基底的平面圖。 圖20為根據本發明概念的實例實施例的半導體封裝的側視截面圖。
10:半導體封裝
100:封裝基底
110:壩
150:溝渠
200:半導體晶片
210:凸塊
300:底部填充物
hb、hd:高度
w:寬度

Claims (20)

  1. 一種半導體封裝，包括： 封裝基底； 半導體晶片，位於所述封裝基底上；以及 多個底部填充物，位於所述封裝基底與所述半導體晶片之間， 其中所述封裝基底包括： 溝渠，形成於所述封裝基底中；以及 多個壩，分別位於所述溝渠的兩側上，且 其中在所述半導體封裝的剖面圖中，以所述封裝基底提供基準參考水平高度，所述多個壩的頂部表面定位於比所述半導體晶片的底部表面更低的水平高度處。
  2. 如請求項1所述的半導體封裝，其中所述多個壩中的每一者及所述溝渠具有條形形狀。
  3. 如請求項2所述的半導體封裝，其中在所述半導體封裝的平面圖中，所述多個壩的各別長度各自小於所述封裝基底的晶片區的寬度，所述半導體晶片位於所述晶片區上。
  4. 如請求項2所述的半導體封裝，其中在平面圖中，所述溝渠的長度大於所述封裝基底的晶片區的寬度，所述半導體晶片位於所述晶片區上。
  5. 如請求項1所述的半導體封裝，其中所述溝渠具有十字形狀，且 其中所述多個壩中的每一者具有肘形形狀。
  6. 如請求項5所述的半導體封裝，其中在平面圖中，所述多個壩定位於所述封裝基底的晶片區內，所述半導體晶片位於所述晶片區上。
  7. 如請求項5所述的半導體封裝，其中在平面圖中，所述溝渠在所述封裝基底的晶片區外部延伸，所述半導體晶片位於所述晶片區上。
  8. 如請求項1所述的半導體封裝，其中所述封裝基底更包括： 邊緣溝渠，位於所述封裝基底的晶片區的邊緣處，所述半導體晶片位於所述晶片區上。
  9. 如請求項8所述的半導體封裝，其中所述封裝基底更包括： 邊緣壩，位於所述邊緣溝渠的兩側上。
  10. 如請求項1所述的半導體封裝，其中所述溝渠的寬度為20微米或大於20微米。
  11. 如請求項1所述的半導體封裝，更包括： 散熱板，位於所述封裝基底上及所述半導體晶片上；以及 熱界面材料，安置於所述散熱板與所述半導體晶片之間。
  12. 一種半導體封裝，包括： 封裝基底； 半導體晶片，位於所述封裝基底上；以及 多個底部填充物，位於所述封裝基底與所述半導體晶片之間， 其中所述封裝基底包括其上的壩，且 其中在所述半導體封裝的剖面圖中，以所述封裝基底提供基準參考水平高度，所述壩的頂部表面定位於比所述半導體晶片的底部表面更低的水平高度處。
  13. 如請求項12所述的半導體封裝，其中所述壩包括成對的壩單元，所述成對的壩單元定位成彼此平行同時在其間以間距彼此間隔開，且 其中所述成對的壩單元中的每一者具有條形形狀。
  14. 如請求項12所述的半導體封裝，其中所述壩包括四個壩單元，且 其中所述壩單元中的每一者具有肘形形狀。
  15. 如請求項12所述的半導體封裝，其中所述封裝基底更包括： 邊緣溝渠，位於所述封裝基底的晶片區的邊緣處，所述半導體晶片位於所述晶片區上。
  16. 如請求項15所述的半導體封裝，其中所述封裝基底更包括： 邊緣壩，分別位於所述邊緣溝渠的兩側上。
  17. 一種半導體封裝，包括： 封裝基底； 半導體晶片，位於所述封裝基底上；以及 多個底部填充物，位於所述封裝基底與所述半導體晶片之間， 其中所述封裝基底包括形成於所述封裝基底中的溝渠。
  18. 如請求項17所述的半導體封裝，其中所述溝渠具有條形形狀。
  19. 如請求項17所述的半導體封裝，其中所述溝渠具有十字形狀。
  20. 如請求項17所述的半導體封裝，其中所述封裝基底更包括： 邊緣溝渠，位於所述封裝基底的晶片區的邊緣處，所述半導體晶片位於所述晶片區上。
TW110102970A 2020-05-20 2021-01-27 半導體封裝 TW202145459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200060338A KR20210143494A (ko) 2020-05-20 2020-05-20 반도체 패키지
KR10-2020-0060338 2020-05-20

Publications (1)

Publication Number Publication Date
TW202145459A true TW202145459A (zh) 2021-12-01

Family

ID=78408728

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102970A TW202145459A (zh) 2020-05-20 2021-01-27 半導體封裝

Country Status (5)

Country Link
US (1) US11508652B2 (zh)
KR (1) KR20210143494A (zh)
CN (1) CN113707619A (zh)
DE (1) DE102020134395A1 (zh)
TW (1) TW202145459A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4340005A1 (de) * 2022-09-19 2024-03-20 Siemens Aktiengesellschaft Unterfülltes elektronikmodul mit fliessrichtungsleitstrukturen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
JP3475575B2 (ja) 1995-06-08 2003-12-08 富士通テン株式会社 半導体チップの封止方法及び封止構造
JP3263288B2 (ja) 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JP2005121632A (ja) 2003-09-25 2005-05-12 Citizen Watch Co Ltd Ｑｃｍセンサー用圧電振動子の実装構造
JP2006211612A (ja) 2005-01-31 2006-08-10 Sony Corp Ｓａｗデバイス、通信モジュール及びｓａｗデバイスの製造方法
US8138027B2 (en) 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
KR101099582B1 (ko) 2010-02-05 2011-12-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
US8679900B2 (en) * 2011-12-14 2014-03-25 Stats Chippac Ltd. Integrated circuit packaging system with heat conduction and method of manufacture thereof
US9607863B1 (en) 2013-08-09 2017-03-28 Altera Corporation Integrated circuit package with vacant cavity
US9798088B2 (en) 2015-11-05 2017-10-24 Globalfoundries Inc. Barrier structures for underfill blockout regions

Also Published As

Publication number Publication date
US20210366818A1 (en) 2021-11-25
KR20210143494A (ko) 2021-11-29
US11508652B2 (en) 2022-11-22
CN113707619A (zh) 2021-11-26
DE102020134395A1 (de) 2021-11-25

Similar Documents

Publication Publication Date Title
US11894346B2 (en) Semiconductor package having a high reliability
TWI834682B (zh) 模製直接接合且互連的堆疊
EP3376535B1 (en) Semiconductor package structure
US8922000B2 (en) Chip carriers, semiconductor devices including the same, semiconductor packages including the same, and methods of fabricating the same
US11515290B2 (en) Semiconductor package
TWI680543B (zh) 具有底部填充控制腔之半導體裝置總成
TWI816919B (zh) 具有散熱結構的堆疊式半導體封裝件
US11862578B2 (en) Semiconductor package structure
TW202203394A (zh) 半導體封裝
TW202147539A (zh) 半導體封裝
US11721601B2 (en) Semiconductor package and method of manufacturing the same
TW202145459A (zh) 半導體封裝
TW202203338A (zh) 半導體封裝
CN105938821B (zh) 热增强的散热器
TW202407941A (zh) 半導體封裝
TWI762841B (zh) 半導體封裝結構
WO2024036765A1 (zh) 半导体结构和半导体结构的制造方法
TWI778708B (zh) 電子封裝件及其製法
KR100984729B1 (ko) 반도체 장치 및 그 제조 방법
TW202203395A (zh) 半導體封裝