CN1136868A - 频率合成器的锁定告警电路 - Google Patents

Abstract

合成器的锁定检测器的信号(LOCK-ALARM)以第一状态指示环路锁定，以第二状态指示环路未锁定。通过借助于开关信号(CNTRL)关断压控振荡器的工作电压，合成器可以暂时停止工作。本发明的合成器告警电路包括：第一检测器(1)，根据传送至所述检测器的检测器信号(LOCK-ALARM)的变化，其输出状态延迟改变；第二检测器(2)，根据传送至所述检测器的开关信号(CNTRL)的变化，其输出状态延迟改变；和产生告警信号的装置(3)，它根据检测器的输出信号提供告警电路的输出信号(SYNTE-ALARM)。通过为检测器设定合适的延迟时间，可以完成所要求的工作。

Description

频率合成器的锁定告警电路

本发明涉及合成器的锁定告警电路，这种合成器包括一个锁定检测器，并允许通过关断压控振荡器和缓冲器的工作电压使合成器停止工作(deactivating)。

合成器一般包括一个可控锁相环路PLL。PLL包括一个压控振荡器VCO、一个鉴相器和一个低通滤波器。基准频率信号施加至鉴相器的第一输入端，振荡器的反馈输出信号还为环路提供输出信号，它施加至鉴相器的第二输入端。在诸如频率合成器之类的许多应用中，反馈支路设有环路分频器，分频器的分频比可通过软件改变。在输出信号施加至鉴相器之前，其频率被分频，这允许形成多个频率，它们明显高于基准频率但与基准频率相关联。

鉴相器检测输入信号之间的相位差，并且产生一个输出信号，此输出信号与相位差成比例，并被施加至用作环路滤波器的低通滤波器。其输出电压又为压控振荡器提供控制电压。当环路处于平衡时，输出频率信号的相位锁定至基准频率信号的相位。

相位锁定必须如此设计，以便维持其平衡，并防止输出信号调制，不管在任一输入信号中是否产生诸如抖动之类的快速波动，另一方面还要使输出频率变化时的信号捕获时间最短。由此产生了对环路滤波器的多种要求，而且这些要求是相互不协调的。当环路锁定时，滤波器的截止频率必须如此之低，以至于输入信号的噪声将不作为调制呈现于输出信号中，而在输出频率变化的设定过程中，环路的截止频率必须高，以便能形成短的信号捕获时间。

有关环路是否锁定的信息在大多数应用中都是重要的。因此，环路装备有所谓的锁定检测器，这种检测器在环路不平衡时产生告警信号。例如，在美国专利4135165中公开了一种检测器。检测器本身不属于本发明的范围。

合成器的频率的变化可以按上述方式通过改变大多由几个分频器组成的环路分频器的分频比实现。分频比借助于软件改变，即，从电路外部，例如从微处理器，向合成器提供一种代码，所述代码对应于特定的分频比。对此有多种实施方式。在美国专利4330758中公开的一种实施方式中，一种代码也是一种地址，它是通过从PROM存储器中阅读存储于地址中的与分频比相应的数据并将数据传送至数据的取样和保持电路而解码的，数据在给定的瞬时从取样和保持电路馈入分频器。如果合成器电路的工作电压由于某种原因而消失，记录在取样和保持电路中的数据也将消失。在这种情况下，当再次接通合成器时，为将分频比馈入分频器，必须重复整个过程。

通过接通电源启动(activating)合成器在本领域中是公知的。而问题在于如何在告警电路不给出不必要的告警的情况下，使合成器休眠一小段时间，即使其停止工作和(稍后再次)启动。在其中的合成器只是偶尔使用的这种设备配置中，如果可以使合成器停止工作，即在不使用时关断合成器的电源，则是有益的。这样它就不会耗电或者干扰周围的其它电路，尽管它是一个高频电路。当合成器再次接通时，应当快速接通，并且如果锁定按正常方式产生就不给出不必要的告警。正如在多种应用中那样，告警是有害的，设备中的许多电路是与由合成器产生的频率相关联的，如果控制处理器从合成器接收一个告警，处理器将会向其它电路发出例如中断或等待命令，这又将降低整个设备的工作效率。

本发明的目的是要提供一种合成器告警控制电路，该电路在合成器停止工作状态时不给出不必要的告警“环路未锁定”。停止工作是通过关断合成器的电源实现的。但是，由于快速接通，不可能关断环路分频器和连至它的分频比馈入电路的电源，因为如上所述，(否则)所有与分频比相关的数据会消失，而且分频比的整个馈入过程应重复进行。替代方法是，可以关断可设置于环路中的压控振荡器VCO和缓冲器的电源。因此本发明的特定目的是合成器的VCO的控制以及缓冲器停止工作的控制。

此目的是由根据权利要求1的电路实现的。

根据本发明，采用了两个分离的识别电路。从合成器的锁定检测器获得的信息“环路锁定/未锁定”提供第一识别电路的输入。根据输入的状态转换，第一识别电路的输出延迟改变其状态。在输入信号的信息从“锁定”变为“未锁定”的过程中的延迟不同于在输入信号的信息从“未锁定”变为“锁定”的过程中的延迟。识别电路I的输出是一个两状态信号，第一状态为“无告警阻塞”，第二状态为“告警阻塞”。

指示合成器的工作电压的状态的信息“电源接通/电源关断”提供第二识别电路的输入。这个识别电路也根据输入的状态转换延迟改变其状态，在输入信号的状态从信息“电源接通”变为信息“电源关断”的过程中的延迟与相反过程中的延迟是不同的。识别电路II的输出是一个两状态信号，第一状态为“识别电路II告警”，第二状态为“识别电路II未告警”。

识别电路的输出信号产生告警信号的装置中被比较，此装置仅在以下条件下提供“合成器告警”作为电路的输出信号：第一识别电路的输出处于状态“无告警阻塞”，同时第二识别电路的输出处于状态“识别电路II告警”。本发明的基本思想是将第一和第二识别电路的延迟设定为不同值，尤其是它们之间有合适的比率，以便在合成器停止工作和启动时从电路获得的输出信号不给出告警，但在环路的信号捕获时间超过预定时间时给出告警。这个时间是由第二识别电路的一个延迟确定的。

本发明的电路的优选实施例从所附独立权利要求中得以体现。

下面将借助于本发明的优选实施例并参照附图更详细地描述本发明，附图中：

图1是显示本发明的电路的原理的方框图；

图2从上至下依次显示出检测器的输入和输出状态以及该电路的输出状态；

图3示出一个优选实施例。

根据图1所示的本发明的原理，采用了两个检测器，即检测器I和检测器II。从合成器的锁定检测器(未示出)获取的信号LOCK-ALARM提供检测器I的输入。当环路锁定时，这个信号给出信息“锁定”，而在设定之后，当环路由于某种原因未锁定时，或者当锁定丢失时，则给出信息“未锁定”。信号LOCK-ALARM是一个两状态信号或者在阈运算(threshold operation)时交错至两状态中。下面将输入信号的状态转换称作边缘。检测器I包括一个用于在瞬间T1延迟输入信号的上升边沿并用于在瞬间T2延迟下降边沿的电路。该检测器的输出为信号“无告警阻塞”或者信号“告警阻塞”。

相应地，信号CNTRL为检测器II提供输入并且给出关于VCO、合成器和缓冲器的电源的状态的信息。这个信号也是一个两状态信号，或者在阈运算时转换至两状态信息锁定/未锁定中。如上所述，状态的转换称为边缘。该检测器的输入可以直接连接至VCO和缓冲器的电源线。该检测器包括一个用于在T3期间延迟输入信号的上升边沿并且用于在T4期间延迟下降边沿的电路。该检测器的输出信号的信息为“检测器II未告警”或者“检测器II告警”。

这两个检测器的输出连接至一个装置3，此装置产生告警信号，并根据输入信号的状态以下述方式提供告警信号或者信号“无告警”，作为输出信号SYNTE-ALARM。

图2从上至下依次显示出检测器的输入和输出状态以及产生告警信号的装置3的输出状态。合成器的告警电路的原理是以这个图为基础公开的。在瞬时0，通过接通电源或者通过使信号CNTRL成为状态“电源接通”，合成器开始工作。同时，分频比被馈入环路分频器。当锁相环路尚未锁定时，从合成器的锁定检测器中获得的信号LOCK-ALARM提供信息“未锁定”。在锁定时间Ts之后，环路锁定，信号LOCK-ALARM的状态改变为“锁定”。已允许信号‘告警’直至当前时刻的检测器I检测状态转换，即信号LOCK-ALARM的边缘，结果，在从所述边缘延迟时间T1之后，检测器的输出信号改变其状态。状态改变为“未告警”。同时，识别电路已检测到电源是接通的，结果，电路的输出信号的状态给出信息“无告警阻塞”。在整个时间周期0...1中，识别电路II处于状态“无告警阻塞”中，识别电路I在所述时间周期开始时处于状态“告警”中，但一旦合成器完成设定，在此时间周期的其余时间内，它维持状态“未告警”。产生告警信号的装置检查两个识别电路的输出状态，并且检测识别电路II未设定告警阻塞。此后，当合成器的环路设定时，产生告警信号的装置在此时间周期的开始时将电路的输出信号SYNTE-ALARM设定至告警状态。

对于时间周期1-2，通过用信号CNTRL关断电源，合成器停止工作。由于识别电路II的输出的状态从“无告警阻塞”转换至“告警阻塞”，在瞬时1发生的状态转换或信号CNTRL的边缘在时间T4之后呈现延迟。在瞬时1处，指示合成器的锁定状态的信号LOCK-ALARM改变为状态“未锁定”，所述改变(边缘)在延迟时间T2之后呈现在识别电路I的输出上。识别电路I现在给出一个告警，但由于T4＜T2，识别电路II的状态已在一瞬时之前变为“告警阻塞”。结果，由识别电路I产生的告警未呈现在产生告警信号的装置的输出信号SYNTE-ALARM中。因此，虽然合成器已停止工作，但在时间周期1-2内不发生告警。不过，T4＜T2是必要条件。

在瞬时2处，在合成器中电源由信号CNTRL接通。信号LOCK-ALARM在环路的锁定时间Ts之后改变其状态，在锁定时间之后必须经过延迟时间T1并且也只有在此之后，识别电路I的状态才能从“告警”改变为“未告警”。但是，由于更晚一些即在延迟时间T₃之后，识别电路II的状态从“告警阻塞”改变为“无告警阻塞”，产生告警信号的装置3在电源接通之后不将其输出信号SYNTE-ALARM设定为告警状态。这个延迟时间T3长于合成器的设定时间Ts+延迟时间T1。因此，并不因为接通电源而发生告警。但是，T3＞Ts+T1是必要条件。如果合成器未在时间T3之内设定，告警则会发生。在设定T3时的同时，此时间这样被设定了，在其期间之后，如果锁定失败则产生一个告警。

以上从整体上公开了根据本发明的电路的工作原理。实现所公开的工作原理的电路可以按多种方式构成，既可以是模拟方式也可以是数字方式。

图3示出一种可能的模拟实施方式。识别电路I包括一个比较器A1，此比较器的反相输入端连接至正基准电压Vref。从合成器的锁定检测器获得的信号LOCK-ALARM，通过由串联电阻和旁路电容形成的RC电路作用于非反相输入端。如果LOCK-ALARM是正的，RC电路由电阻器R2和电容器C1构成，电路的时间常数为T1。当LOCK-ALARM小于Vref时，例如0V或负值时，RC电路由电阻器R2和电容器C1构成，电路的时间常数为T2。相应地，识别电路II包括一个比较器A2，此比较器的非反相输入端连接至正基准电压Vref。合成器的电源的开关信号CNTRL作用于反相输入端。当电源接通时，开关信号具有大于Vref的正值。随后，比较器输入端处的电压按由R3和C2构成的电路的时间常数T3确定的速率升高。相应地，当电源关断时，CNTRL小于Vref，电容器通过二极管D2放电。时间常数则为T4。

产生告警信号的装置包括开关晶体管Tr1和Tr2以及上拉电阻器R8。

其工作原理如下：当合成器开始工作时，CNTRL是高的，例如5V。于是电源供给VCO，使它开始振荡。识别电路的比较器的输出是低的，因此Tr2处于非导通状态。锁定识别电路的输出LOCK-ALARM是低的，例如0V，这表明合成器未锁定。于是识别电路的比较器A1的输出是低的，因此Tr1处于非导通状态。产生告警信号的装置的输出电压SYNTE-ALARM是高的，这表明合成器的告警。一旦数据馈入合成器，它将被锁定，并且ALARM升高。此变化在时间常数T1之后呈现在比较器A1的输出中，并且当晶体管Tr1变为导通状态时，告警消除。此后，通过关断VCO的电源，合成器停止工作。换句话说，CNTRL变低。此变化在时间常数T4之后呈现在比较器A2的输出中，它在时间T4之后变为正的，Tr2由此变成导通状态。由于工作电压消失，合成器的锁定告警LOCK-ALARM变低，因此在延迟时间T2(沿路径R2 C1放电)之后，比较器A1的输出变低。但是，SYNTE-ALARM未给出告警，因为比较器A2已在比较器A1之前(即，T4＜T2)改变了其状态，由此识别电路II防止了识别电路I产生告警。

当停止工作状态结束时，通过使CNTRL上升为高电平，电源接通至VCO。时间常数T3确定了合成器在其间必须锁定的时间。这意味着，在比较器A2改变其输出状态并在SYNTE-ALARM的输出中产生告警之前，比较器A1的输出必须改变其状态。因此，识别电路I的延迟时间T1和合成器的设定时间Ts之和必须小于识别电路II的延迟时间T3。如果合成器未在时间T3内设定，它将在SYNTE-ALARM的输出中引起告警。

合成器可以如此地重复停止工作和再工作状态，而不会引起不必要的告警。

应当理解，上述说明和附图仅是为了要描绘本发明。对于本领域的技术人员而言，在不脱离所附权利要求公开的本发明的范围和精神的情况下，不同的变化和修改将是显而易见的。识别电路可以是分离的，正如在此举例说明的电路中那样，或者电路也可以处于公共的元器件。产生告警信号的装置可以是按数字方式应用的简单逻辑门，其输出直接为合成器的告警信号。

Claims (7)

1、一种用于合成器的告警电路，其中，一个锁相环路的一个锁定检测信号(LOCK-ALARM)以一个第一种状态表示环路锁定，以一个第二种状态表示环路未锁定，并用于合成器的启动工作和暂时停止工作，一个压控振荡器的至少一个工作电压可以响应于工作电压的一个开关信号(CNTRL)的一个第一状态而接通，并且响应于开关信号(CNTRL)的一个第二状态而关断，其特征在于包括：

第一检测器(1)，它包括第一装置，此第一装置根据传送至所述的检测器的检测器信号(LOCK-ALARM)的变化，延迟改变检测器的输出状态，

第二检测器(2)，它包括第二装置，此第二装置根据传送至所述的检测器的开关信号(CNTRL)的变化，延迟改变检测器的输出状态，

产生告警信号的装置(3)，它根据第一检测器(1)的输出信号和第二检测器(2)的输出信号，提供该告警电路的输出信号。

2、根据权利要求1的电路，其特征在于：

第一装置包括一个具有延迟时间T1的第一延迟装置和一个具有延迟时间T2的第二延迟装置，并且

随着检测器信号(LOCK-ALARM)从第一状态变为第二状态，第一检测器的输出状态在第二延迟时间T2之后改变为这样的状态，即检测器给出告警，并且

而随着检测器信号(LOCK-ALARM)从第二状态变为第一状态，检测器的输出状态在第一延迟时间T1之后改变为这样的状态，即检测器不给出告警。

3、根据权利要求1的电路，其特征在于：

第二装置包括一个具有第三延迟时间T3的第三延迟装置和一个具有第四延迟时间T4的第四延迟装置，并且

随着工作电压的开关信号(CNTRL)从第一状态变为第二状态，第二检测器的输出状态在第四延迟时间T4之后改变为这样的状态，即检测器阻止产生告警信号的装置(3)给出告警，并且

而随着工作电压的开关信号(CNTRL)从第二状态变为第一状态，第二检测器的输出状态在第三延迟时间之后改变为这样的状态，即检测器不阻止产生告警信号的装置(3)给出告警。

4、根据权利要求2和3的电路，其特征在于：

第四延迟装置的延迟时间T4长于第二延迟装置的延迟时间T2，并且

第三延迟装置的延迟时间T3长于第一延迟装置的延迟时间T1和合成器的设定时间之和，因此在合成器停止工作和开始工作时，该告警电路不产生告警。

5、根据权利要求2的电路，其特征在于：第一检测器包括第一(R1，C1)和第二(R2，D1，C1)延迟装置以及一个比较器(A1)，延迟装置连接至所述比较器的非反相输入端，从而根据施加至延迟装置的合成器锁定信号(LOCK-ALARM)的变化，比较器的输出延迟改变其状态。

6、根据权利要求3的电路，其特征在于：第二检测器包括第三(R3，C2)和第二(D2，C1)延迟装置以及一个比较器(A2)，延迟装置连接至所述比较器的反相输入端，从而根据施加至延迟装置的工作电压的开关信号(CNTRL)的变化，比较器延迟改变其状态。

7、根据权利要求4和5的电路，其特征在于：产生告警信号的装置包括由第一检测器的输出信号控制的第一开关晶体管(Tr1)和由第二检测器的输出信号控制的第二开关晶体管(Tr2)，从而在变为导通状态时，任一晶体管均可阻止产生告警信号的装置给出告警。

Images