JPS5828782B2 - 位相比較装置 - Google Patents

Description

【発明の詳細な説明】 この発明は位相ロック式周波数シンセサイザー等に用い
られるディジタル式の位相比較装置に関する。

ディジタル式の位相比較装置は基準周波数信号に対し可
変周波数信号の位相を比較し、基準周波数信号に対する
可変周波数信号の位相の進み又は遅れ量に対応する出力
を発生するもので、特にこのような比較装置を位相ロッ
クループに組込んで使用する場合には位相が一致してい
るときはハイインピーダンスを呈し、またこのハイイン
ピーダンス近傍の位相差に対応する出力特性が直線性よ
く対応していることが重要である。

しかして、従来このような方式に多く用いられるものと
してＭｏｔｏｒｏｌａ位相差検出法がある。

ところが、このような位相差検出法は位相進み量と遅れ
量を夫々別々に設けた論理回路を通して得るため各論理
回路の特性のバラツキ、特に論理ゲートのディレィ−等
のために位相進み量と遅れ量が異なって出力されたり、
あるいは不連続点を生じ易く、これにより出力特性が直
線性よく対応しないことがあり、位相ロック特性を著し
く低下させてしまうことがあった。

この発明はこのような事情に鑑みてなされたもので、位
相差に対応する出力特性を直線性よく対応させることが
でき、しかも不連続点を生じないようにもでき、位相ロ
ック特性の向上を図ることができる位相比較装置を提供
することを目的とする。

以下、この発明の一実施例を図面に従い説明する。

第１図は基準周波数信号が可変周波数信号より進んだ位
相で出力信号を発生するようなものを一例として示して
いる。

図においてＦＦ１ＦＦ２はＤ形動作のフリップフロップ
で、このうちフリップフロップＦＦ１のＣＰ端子には基
準周波数信号ｆＲがクロック信号として与えられ、また
フリッププロップＦＦ２のＣＰ端子には可変周波数信号
ｆｓが与えられる。

また、フリップフロップＦＦ１のＱｌの端子をアンド回
路ＡＮＤ１の一方の入力端子に接続し、フリップフロッ
プＦＦ２のＱ１端子ヲ上記アンド回路ＡＮＤ、の他方の
入力端子に接続する。

そうしてこのアンド回路ＡＮＤ、の出力端子をフリップ
フロップＦＦ１．ＦＦ２のＲ端子に夫々接続する。

また、フリップフロップＦＦ、のＱ１端子をノア回路Ｎ
ＯＨの第１の入力端子に接続し、フリップフロップＦＦ
２のＣＰ端子を上記ノア回路ＮＯＲの第２の入力端子に
接続するとともに遅延回路Ｄ１を介して上記ノア回路Ｎ
ＯＲの第３の入力端子に接続する。

一方、上記フリップフロップＦＦ、はＱ１端子をトラン
ジスタＴ１のベースに接続する。

このトランジスタＴ１はエミッタを接地し、コレクタを
抵抗Ｒ１を介してトランジスタＴ２のコレクタおヨヒベ
ースに接続する。

このトランジスタＴ２はエミッタを電源線Ｖｃｃに接続
し、ベースをトランジスタＴ３のベースに接続している
。

このトランジスタＴ３はエミッタを電源線Ｖｃｃに接続
し、コレクタをコンデンサＣ１を介して接地するととも
にトランジスタＴ６のコレクタに接続する。

このトランジスタＴ６はエミッタを接地し、ベースを上
記ノア回路ＮＯＲの出力端子に接続している。

また、上記トランジスタＴ３のコレクタをトランジスタ
Ｔ４のベースに接続する。

このトランジスタＴ４はコレクタを電源線Ｖｃｃに接続
し、エミッタを抵抗Ｒ２を介してトランジスタＴ５のコ
レツに接続する。

ここで図中コンデンサＣ２と抵抗Ｒ３の直列回路はフィ
ルタを含めた外部負荷の一例を示している。

上記トランジスタＴ５はエミッタを接地し、ベースを上
記フリップフロップＦＦ２のＣＰ端子に接続している。

一方、上記フリップフロップＦＦ１のＣＰ端子をインバ
ータＩＮＶを介してアンド回路ＡＮＤ２の一方の入力端
に接続するとともにＱ１端子を上記アンド回路ＡＮＤ２
の他方の入力端子に接続し、またこのアンド回路ＡＮＤ
２の出力端子と上記フリップフロップＦＦ２のＱ１端子
をオア回路ＯＲに接続し位相ロック外れ検出回路を構成
している。

次に以上のように構成した装置の作用を説明する。

まず、フリップフロップＦＦ、のＣＰ端子に第２図ｇに
示す基準周波数信号ｆＲがクロック信号として与えられ
る。

この場合基準周波数信号ｆＲは位相ロック外れ信号を得
るためアユ−ティーサイクルを約５０％としているが、
この機能を必要としないときは特にデユーティ−サイク
ルを制限する必要はない。

また、これと同時にフリップフロップＦＦ２のＣＰ端子
に第２図すに示す可変周波数信号ｆｓが与えられる。

この状態でいま第２図の期間Ｔ１に示すように基準周波
数信号が可変周波数信号より充分位相が進んでいるとき
は両信号のアンドが成立しアンド回路ＡＮＤ、により両
フリップフロップＦＦ１ＦＦ２がリセットされるまでの
間フリップフロップＦＦ１の出力が第２図Ｃに示す位相
差信号としてトランジスタＴ１のベースに与えられる。

すると、トランジスタＴ１がオンし、トランジスタＴ３
を通してコンデンサＣ１が充電され、コンデンサＣ１両
端子間に上記位相差信号の発生時間に比例した電位が発
生する。

この状態を第２図ｆに示す。

また、コンデンサＣ１の端子電位はエミッタフォロアの
トランジスタＴ４を通してその１寸外部負荷のコンデン
サＣ２に移行され、これにより第２図ｇに示すように上
記位相差に比例した出力電圧が発生する。

その後上記の一連の動作が終了すると、つまり、第２図
Ｃに示す位相差信号が消滅し、また、同図すに示す可変
周波信号が消滅して後述するトランジスタＴ５によるト
ランジスタＴ４のエミッタを抵抗Ｒ２を介して接地する
期間が完了し、更に遅延回路Ｄ１を通し可変周波数信号
よりわずかに遅れて発生する第２図ｄに示す遅延信号が
消滅するとノア回路ＮＯＲより第２図ｅの出力が発生し
、この出力によりトランジスタＴ６がオンし、コンデン
サＣ１の充電電荷を放電し、次の位相差信号に動作を確
保する。

一方、この状態では第２図ｇに示すように外部負荷のコ
ンテ゛ンサＣ２の出力はトランジスタＴ５のオンにより
トランジスタＴ４のエミッタが抵抗Ｒ２を介して接地さ
れるのでコンデンサＣ１に生じた電位によりトランジス
タＴ４のベース・エミッタ間電位だけ低下した値にクラ
ンプされる。

この場合トランジスタＴ、は多くの時間非導通に保たれ
、外部負荷の電圧保持特性を良好に保っている。

このトランジスタＴ５が導通ずるのは第２図すに示す可
変周波数信号が与えられる期間つまりコンデンサＣＩが
充電完了した直後で、且つ外部負荷のコンデンサＣ２の
放電に必要な最少の時間である。

これはコンデンサＣ２にすでに蓄えられている電圧が新
たにコンデンサＣ１に生じた電圧より相対的に高い場合
トランジスタＴ４のベースが逆バイアスになるのを防止
し、同トランジスタＴ４のエミッタ電位をコンデンサＣ
１に生じている電圧で決まる値にクランプするためであ
る。

従って外部負荷の出力は基本周波数信号ｆＲと可変周波
数信号ｆｓとの位相比較が行なわれるたびにそのときの
位相差に応じた出力を繰返し発生する。

これによりその後第２図Ｔ２に示すように基本周波信号
ｆＲと可変周波数信号ｆｓの位相差が小さくなると第２
図ｆに示すようにこのときのコンデンサＣ１の充電電圧
の低下にともない第２図ｇに示すように出力電圧もその
分低下する。

このことから、このときの出力電圧の特性は第３図に示
すように基準周波数信号ｆＲが可変周波数信号ｆｓに対
し位相遅れしていると出力電圧０で、位相が進んでいる
と、このときの進み量の大きさに比例して出力電圧が増
加しその後飽和すようなものになる。

従って、この出力特性から明らかなように図示の傾斜範
囲内を位相ロックに使用すれば位相差に対応する出力特
性を直線性よく対応させることができ、しかも連続的で
不連続点を生じることがないので位相ロック特性を著し
く向上させることができることになる。

一方、位相差が任意の説定値より大きくなったときは位
相ロック外れとなる。

つまりいま第２図の期間Ｔ３に示すように基本周波数信
号ｆＲの進み量が１８００以上になるとインバータＩＮ
Ｖと位相差信号のアンド条件によりオア回路のＯＲを通
して第２図りに示すように位相ロック外れ信号が出力さ
れる。

また第２図の期間Ｔ４に示すように基本周波数信号ｆＲ
が可変周波数信号ｆｓより遅れ位相になったときもフリ
ップフロップＦＦ１の出力によりオア回路ＯＲを通して
位相ロック外れ信号が出力される。

次に第４図はこの発明の他実施例を示すもので、この場
合は可変周波数信号ｆｓが基本周波数信号ｆＲより進ん
だ位相で出力を発生するようなものの一例である。

この場合、基本的な構成および動作は第１図のものと全
く同じであるがトランジスタＴ１のベースをフリップフ
ロップＦＦ２のＱ１端子に接続している点と、フリップ
フロップＦＦ１のＣＰ端子を入力端子の一方の遅延回路
Ｄ２を接続したアンド回路ＡＮＤ３を通してノア回路Ｎ
ＯＨの第１の入力端子接続するとともに遅延回路Ｄ１を
介して上記ノア回路ＮＯＨの第２の入力端子に接続し、
更に上記アンド回路ＡＮＤ３の出力端子をトランジスタ
Ｔ５のベースに接続している点が、異なるだけである。

従って、このような構成によれば可変周波数信号ｆｓが
基本周波数信号ｆＲより位相が進んでいるときに両信号
のアンドが成立しフリップフロップＦＦ１．ＦＦ２がリ
セットされるまでの間フリップフロップＦＦ２の出力が
位相差信号として発生することになり、このときの位相
差信号に応じた出力電圧が発生する。

これにより、この場合も第５図に示すように位相差に対
応する出力特性を直線性よく対応して得ることができる
。

次に、この発明による位相比較装置を実際に位相ロック
式周波数シンセサイザーに適用した例を第６図により説
明する。

この場合符号１１で示す位相比較装置は一方の入力端子
つまり前述したフリップフリップＦＦ、のＣＰ端子に基
準発振器（水晶発振器）１２を接続し、基準周波数信号
ｆＲをクロック信号として与えられ、また他方の入力端
つまり前述したフリップフロップＦＦ２のＣＰ端子に１
／Ｎ分周器１３を介して電圧制御発振器１４を接続し、
この発振器１４の出力周波数ｆｏｕｌを１／Ｎ分周した
ｆｏｕｔ／Ｎなる信号を可変周波数信号ｆｓとして与え
られるようにしている。

また位相比較装置１１の出力端に上述した外部負荷に該
当するフィルタ１５を接続し、このフィルタ１５を上記
電圧制御発振器１４に接続している。

しかして、このような構成によるといま上述したように
位相比較装置１１にて基本周波数信号ｆＲと可変周波数
信号ｆｓとの位相比較が行なわれると、このときの位相
差に応じた出力がフィルタ１５を介して繰返し発生し、
この出力が帰還信号として電圧制御発振器１４に与えら
れる。

これにより電圧制御発振器１４はこのときの帰還信号に
より出力周波数信号ｆｏｕｔが制御され、最終的にｆｏ
ｕ ｔ ＝Ｎ−ｆ Ｒの関係に安定され位相ロックされ
ることになる。

また、このときの位相ロックに第３図および第５図に示
す出力特性の傾斜範囲を使用すると、位相差に対応する
出力を安定して得られるので電圧制御発振器１４にＣ／
Ｎ比の良好な出力周波数信号ｆｏｎｔも得られる。

尚、この発明は上記実施例にのみ限定されず要旨を変更
しない範囲で適宜変形して実施できる。

例えばトランジスタＴ４のエミッタフォロアをダーリン
トントランジスタで構成するものでもよい。

また位相差信号に続くトランジスタＴ５．Ｔ６の制御信
号の作り方は既知の種々の方法が考えられる。

以上述べたようにこの発明によれば位相差に対応する出
力特性を直線性よく対応させることができ、しかも不連
続点を生じないようにもでき位相ロック特性の向上を図
ることができる位相比較装置を提供できる。

【図面の簡単な説明】 第１図はこの発明の一実施例を示す回路図、第２図は同
実施例を説明するための波形図、第３図は同実施例の出
力特性図、第４図はこの発明の他の実施例を示す回路図
、第５図は同地の実施例の特性図、第６図はこの発明に
よる位相比較装置を位相ロック式周波数シンセサイザー
に適用した一例を時すブロック図である。 ＦＦ１．ＦＦ２・・・・・・フリップフロップ、ＡＮＤ
ｌ。 ＡＮＤ２．ＡＮＤ３・・・・・・アンド回路、ＮＯＲ・
・・・・・ノア回路、ＩＮＶ・・・・・・インバータ、
ＯＲ・・・・・・オア回路、Ｄｌ、Ｄ２・・・・・・遅
延回路、Ｔ１〜Ｔ６・・・・・・トランジスタ、Ｒ１−
Ｒ３・・・・・・抵抗、Ｃ１〜ｃ２・・・・・・コンデ
ンサ、１１・・・・・・位相比較装置、１２・・・・・
・基準発振器、１３・・・・・・１／Ｎ分周器、１４・
・・・・・電圧制御発振器、１５・・・・・・フィルタ
。

Claims (1)

【特許請求の範囲】
1. １ 基本周波数信号に対し可変周波数信号の位相を比較
   しこのときの進み又は遅れに対応する位相差信号を発生
   する手段と、この位相差信号を充電しこのときの位相差
   に対応した電位を発生する電位発生手段と、この手段の
   電位がトランジスタのベースに与えられエミッタよりフ
   ィルタ機能を有する外部負荷を介して出力電位をとり出
   す手段と、上記電位発生手段での充電完了後出力電位を
   とり出す手段と、上記電位発生手段での充電完了後上記
   トランジスタのエミッタを抵抗を介して所定期間接地す
   る手段と、この手段での接地期間後上記電位発生手段の
   電位を下げる手段とを具備したことを特徴とする位相比
   較装置。