JP3167333B2 - 周波数合成器のロックアラーム回路 - Google Patents

周波数合成器のロックアラーム回路

Info

Publication number
JP3167333B2
JP3167333B2 JP51296396A JP51296396A JP3167333B2 JP 3167333 B2 JP3167333 B2 JP 3167333B2 JP 51296396 A JP51296396 A JP 51296396A JP 51296396 A JP51296396 A JP 51296396A JP 3167333 B2 JP3167333 B2 JP 3167333B2
Authority
JP
Japan
Prior art keywords
state
detector
alarm
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51296396A
Other languages
English (en)
Other versions
JPH09507365A (ja
Inventor
オリ ペッカ ライカー
Original Assignee
ノキア テレコミュニカシオンス オサケ ユキチュア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノキア テレコミュニカシオンス オサケ ユキチュア filed Critical ノキア テレコミュニカシオンス オサケ ユキチュア
Publication of JPH09507365A publication Critical patent/JPH09507365A/ja
Application granted granted Critical
Publication of JP3167333B2 publication Critical patent/JP3167333B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Emergency Alarm Devices (AREA)
  • Alarm Systems (AREA)
  • Burglar Alarm Systems (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、ロック検出器を備えた合成器のロックアラ
ーム回路であって、電圧制御発振器及びバッファからの
動作電圧をオフに切り換えることにより合成器を不作動
にすることのできるロックアラーム回路に係る。
先行技術の説明 合成器は、一般に、制御可能な位相固定ループPLLを
備えている。このPLLは、電圧制御発振器VCOと、位相検
出器と、ローパスフィルタとを備えている。位相検出器
の第１入力には基準周波数信号が付与され、そしてルー
プの出力信号でもある発振器のフィードバック出力信号
が位相検出器の第２入力に付与される。周波数合成器の
ような多数の用途において、フィードバック岐路にはル
ープ分割器が設けられ、その分割比がソフトウェアによ
って変えられる。従って、出力信号の周波数は、位相検
出器へ付与する前に分割され、これは、基準周波数より
著しく高いがそれに関連している周波数を形成すること
ができる。
位相検出器は、入力信号間の位相差を検出してその位
相差に比例した出力信号を発生し、これは、ループフィ
ルタとして働くローパスフィルタへ付与される。その出
力電圧は、次いで、電圧制御発振器の出力電圧となる。
ループがバランスするときは、出力周波数信号の位相が
基準周波数信号の位相にロックされる。
位相固定は、そのバランスを維持すると共に、いずれ
かの入力信号に生じるジッタのような迅速な変動がある
にも関わりなく出力信号が変調されるのを防止する一
方、出力周波数が変化するときに信号収集時間を最小に
できるように設計されねばならない。従って、ループフ
ィルタには大きな需要があるが、これら需要は互いに矛
盾するものである。ループがロックされたときには、フ
ィルタのカットオフ周波数は、入力信号のノズルが出力
における変調として現れないように低くなければなら
ず、一方、設定中に、出力周波数が変化する場合には、
ループのカットオフ周波数は、短い信号収集時間を可能
にするために高くなければならない。
ループがロックされるかどうかの情報は、ほとんどの
用途で重要である。それ故、ループには、ループがバラ
ンス状態にないときにアラーム信号を発生するいわゆる
ロック検出器が設けられる。１つの検出器が、例えば、
米国特許第4,135,165号に開示されている。この検出器
自体は、本発明の範囲を越えるものである。
合成器の周波数の変化は、上記のように、主として多
数の分割器で構成されるループ分割器の分割比を変える
ことにより得られる。これらの比は、ソフトウェアによ
って変えられ、即ち合成器には、回路の外部から、例え
ば、マイクロプロセッサからコードが供給され、このコ
ードは、ある分割比に対応している。多数の実施形態が
存在する。米国特許第4,330,758号に開示された１つの
実施形態では、アドレスでもあるコードは、アドレスに
記憶された分割比に対応するデータをPROMメモリから読
み取り、そしてそのデータをサンプル・ホールド回路へ
送り、そこから所与に瞬間に分割器へ送ることによりデ
コードされる。合成回路の動作電圧が、ある理由又は別
の理由で消失した場合には、サンプル・ホールド回路に
記録されたデータも消失する。この場合に、合成器を再
びオンに切り換えると、分割比を分割器に供給するため
の全プロセスが繰り返されねばならない。
電源をオンに切り換えて合成器を作動することは、こ
の分野で良く知られている。むしろ、問題は、合成器を
ある時間スリープ状態に入れ、即ち不動作にし、そして
アラーム回路が不要なアラームを発することなくそれを
作動することにある。合成器が時々使用されるだけの装
置構成においては、合成器を不作動にし、即ち合成器を
使用しないときに合成器から電源をオンに切り換えるこ
とができれば便利であろう。従って、電気を消費するこ
ともないし、それが設けられた環境が高周波回路である
場合に他の電気回路に干渉することもない。合成器が再
びオンに切り換えられるときは、迅速にオンに切り換え
ると共に、ロックが正常に行われた場合に不要なアラー
ムを与えないようにしなければならない。多くの用途で
は、装置の多数の電気回路が合成器により発生された周
波数に結合され、制御プロセッサが合成器からアラーム
を受け取った場合は、プロセッサが例えば割り込み又は
待機コマンドを他の回路へ与え、これが装置全体の動作
を送らせるために、アラームは有害である。
発明の要旨 本発明の目的は、合成器のアラーム用の制御回路であ
って、不作動状態の間に不要なアラーム「ループロック
せず」を与えることのない制御回路を提供することであ
る。不作動にすることは、合成器から電源をオフに切り
換えることにより行われる。しかしながら、オンの切り
換えは迅速に進行するので、ループ分割器及びこれに接
続された分割比の供給回路から電源をオフに切り換える
ことはできない。というのは、上記のように、分割比に
関連した全てのデータが消失し、分割比の全供給プロセ
スを繰り返さねばならないからである。むしろ、電源
は、ループ内におそく配置される電圧制御発振器VCO及
びバッファからオフに切り換えられる。従って、本発明
の特定の目的は、合成器のVCOを制御し、そしてバッフ
ァの不作動化を制御することである。
この目的は、請求項１に記載の回路によって達成され
る。
本発明によれば、２つの個別の識別回路が使用され
る。合成器のロック検出器から得られる情報「ループロ
ック／非ロック」は、第１識別回路の入力となる。この
識別回路の出力は、入力の状態遷移に応答して、ある遅
延でその状態を変える。この遅延は、入力信号の情報が
「ロック」情報から「非ロック」情報へ変化するとき
と、入力信号の情報が「非ロック」情報から「ロック」
情報へ変化するときとで巾が異なる。この識別回路Ｉの
出力は、２状態信号であり、第１の状態は「非アラーム
阻止」であり、そして第２の状態は「アラーム阻止」で
ある。
合成器の動作電圧の状態を与える情報「電源オン／電
源オフ」は、第２の識別回路の入力である。この識別回
路も、入力の状態遷移に応答して、ある遅延でその状態
を変え、そしてこの遅延は、入力の状態が「電源オン」
状態から「電源オフ」状態へ変化するか又はそれとは逆
に変化するかに基づいて巾が異なる。この識別回路IIの
出力は、２状態信号であり、第１の状態は「識別回路II
アラーム作動」であり、そして第２の状態は「識別回路
II非アラーム作動」である。
これらの識別回路の出力信号は、アラーム信号を発生
する要素において比較され、該要素は、第１識別回路の
出力が「非アラーム阻止」状態であると同時に、第２識
別回路の出力が「識別回路IIアラーム作動」状態である
ときだけ、回路の出力信号として「合成器アラーム」を
発生する。本発明の基本的な考え方は、第１及び第２の
識別回路の遅延を特に互いに適当な割合の異なる値にセ
ットし、合成器が不作動にされたり作動されたりする間
はアラームを与えないが、ループの信号収集時間が所定
時間を越えたときにアラームを与えるように出力信号が
回路に対して得られるようにする。所定時間は、第２の
識別回路のある遅延で決定される。
本発明の回路の好ましい実施形態は、請求の範囲から
明らかとなろう。
図面の簡単な説明 以下、添付図面を参照し、本発明の好ましい実施形態
を詳細に説明する。
図１は、本発明の回路の原理を示すブロック図であ
る。
図２は、検出器の入力及び出力の状態と、回路の出力
の状態を互いに上下に示す図である。
図３は、１つの好ましい実施形態を示す図である。
図面の簡単な説明 図１に示した本発明の原理によれば、検出器Ｉ及び検
出器IIの２つの検出器が使用される。合成器のロック検
出器（図示せず）から得られる信号LOCK ALARMが検出
器Ｉの入力となる。この信号は、ループがロックされた
ときに情報「ロック」を与え、そして設定の後に何らか
の理由でループ等ロックされないとき又はロックが失わ
れたときに情報「非ロック」を与える。信号LOCK ALAR
Mは、２状態信号であり、即ち２つの状態へのスレッシ
ュホールド動作が食い違っている。入力信号の状態遷移
を、以下「縁」と称する。検出器Ｉは、時間T1に入力信
号の立上り縁を遅延させそして時間T2に立下り縁を遅延
させるための回路を備えている。検出器の出力は、信号
「非アラーム阻止」であるか又は信号「アラーム阻止」
である。
対応的に、信号CNTRLは、検出器IIの入力となり、VC
O、合成器及びバッファの電源の状態に関する情報を与
える。又、この信号も、２状態信号であり、即ち２状態
情報ロック／非ロックへのスレッシュホールド動作が食
い違っている。状態の遷移は、上記のように「縁」と称
する。この検出器の入力は、VCO及びバッファの電源ラ
インに直結される。この検出器は、T3の間に入力信号の
立上り縁を遅延させそしてT4の間に立下り縁を遅延させ
るための回路を備えている。この検出器の出力信号の情
報は、「検出器II非アラーム作動」であるか又は「検出
器IIアラーム作動」である。
これら検出器の出力は、アラーム信号を発生する装置
３へ接続され、この装置は、以下に述べるように、入力
信号の状態に基づいて「アラーム」信号又は「非アラー
ム」信号を出力信号SYNTE ALARMとして発生する。
図２は、検出器の入力及び出力の状態と、アラーム信
号を発生する装置３の出力の状態を互いに上下に示して
いる。合成器のアラーム回路の動作は、この図に基づい
て説明する。時間０において、合成器は、信号CNTRLを
「電源オン」状態に入れて電源をオンに切り換えること
により始動される。同時に、分割比がループ分割器に送
られる。合成器のロック検出器から得られた信号LOCK
ALRMは、位相固定ループがまだロックされないときに
「非ロック」情報を与える。ロック時間TSの後に、ルー
プがロックされ、信号LOCK ALARMがその状態を「ロッ
ク」状態に変える。現在時間まで信号を「アラーム」に
することを許した検出器Ｉは、状態の遷移、即ち信号LO
CK ALARMの縁を検出し、その結果、検出器の出力信号
は、上記縁から遅延時間T1の後にその状態を変える。状
態は「非アラーム作動」状態に変わる。同時に、検出器
IIは、電源がオンであることを検出し、その結果、回路
の出力信号の状態は、「非アラーム阻止」状態を与え
る。全時間周期０・・・１の間に、識別回路IIは、「非
アラーム阻止」状態にあり、識別回路Ｉは、この時間周
期の始めに「アラーム作動」状態にあるが、合成器がい
ったん設定されると、その時間周期の残りの間は「非ア
ラーム作動」状態に保たれる。アラーム信号を発生する
状態は、両方の識別回路の出力の状態を検査し、そして
識別回路IIがアラーム阻止を設定しないことを検出す
る。次いで、アラーム信号を発生する装置は、合成器の
ループが設定されたときに、回路の出力信号SYNTE ALA
RMをその時間周期の始めにアラーム状態に設定する。
時間周期１−２の間に、合成器は、信号CNTRLで電源
をオフに切り換えることによって不作動にされる。時間
１に生じる信号CNTRLの状態遷移即ち縁は、ある遅延を
伴い時間T4の後に、識別回路IIの出力の「非アラーム阻
止」状態から「アラーム阻止」状態への状態遷移として
現れる。時間１において、合成器のロック状態を現す信
号LOCK ALARMは、「非ロック」状態に変化し、この変
化（縁）は、遅延時間T2の後に識別回路Ｉの出力に現れ
る。ここで識別回路Ｉはアラームを発するが、T4＜T2で
あるから、識別回路IIの状態は、その前に状態「アラー
ム阻止」へ変化する。その結果、識別回路Ｉにより発生
されるアラームは、アラーム信号を発生する装置の出力
信号SYNTE ALARMには現れない。従って、アラームは時
間周期１−２内には生じないが、合成器は不作動にされ
る。しかしながら、T4＜T2であることが必要である。
時間２に合成器において信号CNTRLで電源がオンに切
り換えられる。信号LOCK ALARMは、ループのロック時
間TSの後にその状態を変え、その後、遅延時間T1が経過
しなければならず、そしてその後にのみ、識別回路Ｉが
「アラーム作動」状態から「非アラーム作動」状態へと
状態を変える。しかしながら、アラーム信号を発生する
装置３は、電源オンに切り換わった後にその出力SYNTE
ALARMをアラーム作動状態に設定しない。というの
は、識別回路IIの状態が、更に後に、即ち遅延時間T3は
後に「アラーム阻止」状態から「非アラーム阻止」状態
に変化するからである。この遅延時間T3は、合成器の設
定時間TS＋遅延時間T1より長い。従って、電源をオンに
切り換えることによりアラームが生じることはない。し
かしながら、T3＞TS＋T1の必要がある。合成器が時間T3
内に設定されない場合は、予想通りにアラームが生じ
る。従って、T3が設定されるのと同時に、ロック状態が
フェイルした後にアラームを発するまでの時間巾である
時間が設定される。
本発明による回路の動作は、一般に上記で述べた。こ
こに開示する動作を遂行する回路は、アナログ及びデジ
タルの両方の種々の仕方で構成できる。
図３は、考えられるアナログ実施形態を示す。識別回
路Ｉは、比較器A1を備え、その反転入力は正の基準電圧
Vrefに接続される。直列抵抗及び分路キャパシタンスで
形成されたRC回路を経て合成器のロック検出器から得ら
れる信号LOCK ALARMは、非反転入力に作用する。LOCK
ALARMが正である場合には、RC回路は、抵抗器R1及び
キャパシタC1で構成され、回路の時定数は、T1である。
LOCK ALARMがVerfより小さく、例えば、0V又は負の値
であるときは、RC回路が抵抗器R2及びキャパシタC1で構
成され、回路の時定数は、T2である。対応的に、識別回
路IIは、比較的A2を備え、その非反転入力は正の基準電
圧Vrefに接続される。合成器の電源のスイッチング信号
CNTRLは、その反転入力に作用する。電源がオンに切り
換わると、スイッチング信号は、Vrefより大きな正の値
となる。次いで、比較器の入力の電圧が、R3・C2回路の
時定数T3により決定された率で上昇する。対応的に、電
源がオフに切り換わると、CNTRLがVrefより小さくな
り、キャパシタはダイオードD2を通して放電する。この
ときの時定数は、T4である。
アラーム信号を発生する装置は、スイッチトランジス
タTr1及びTr2と、プルアップ抵抗器R8とを備えている。
動作は、次の通りである。合成器を初期化すると、CN
TRLは、高レベル、例えば5Vである。次いで、VCOには電
力が供給され、発振を開始する。識別回路IIの比較器の
出力は低レベルであり、従って、Tr2は、非導通状態で
ある。ロックの識別回路の出力LOCK ALARMは、低レベ
ル、例えば0Vであり、これは合成器が非ロック状態であ
ることを指示する。従って、識別回路の比較器A1の出力
は低レベルであり、それ故、Tr1は、非導通状態であ
る。アラーム信号を発生する装置の出力電圧SYNTE ALA
RMは、高レベルであり、これは、合成器のアラームを指
示する。データが合成器に送られると、合成器はロック
され、ALARMは高レベルとなる。時定数T1の後に比較器A
1の出力に変化が現れ、トランジスタTr1は導通状態に移
行し、アラームが除去される。その後に、VCOの電源を
オフに切り換え、換言すれば、CNTRLが低レベルになる
ことにより、合成器が不作動にされる。時定数T4の後に
比較器A2の出力に変化が現れ、この出力は、時間T4の後
に正に変化し、これにより、Tr2が導通状態に入る。動
作電圧が消失すると、合成器のロックアラームLOCK AL
ARMが低レベルになり、これにより、比較器A1の出力
は、遅延時間T2（経路R2・C1に沿った放電）の後に低レ
ベルになる。しかしながら、SYNTE ALARMはアラームを
与えない。というのは、比較器A2が比較器A1の前にその
状態を変更し、即ちT4＜T2であり、従って、識別回路II
は、識別回路Ｉがアラームを生じるのを防止するからで
ある。
不作動が終わると、CNTRLを高レベルに持ち上げるこ
とによりVCOへの電源がオンに切り換えられる。時定数T
3は、合成器をロックしなければならない時間を決定す
る。これは、比較器A2がその出力の状態を変えてSYNTE
ALARMの出力にアラームを生じさせる前に比較器A1の
出力がその状態を変えねばならないことを意味する。従
って、識別回路Ｉの遅延時間T1と、合成器の設定時間TS
との和は、識別回路IIの遅延時間T3より小さくなければ
ならない。合成器が時間T3の間に設定されない場合に
は、予想通りにSYNTE ALARMの出力にアラームを生じさ
せる。
従って、合成器は、不要なアラームを生じさせること
なく、繰り返し不作動にしそして再作動することができ
る。
以上の説明及び添付図面は、単に本発明を説明するも
のに過ぎないことを理解されたい。当業者であれば、請
求の範囲に規定する本発明の精神及び範囲から逸脱せず
に、異なる種々の変更や修正が明らかであろう。識別回
路は、上記の例に示したように個別のものでもよいし、
共通部品を使用してもよい。アラーム信号を発生する装
置は、デジタル用途では単純なロジックゲートであっ
て、その出力が、直接、合成器のアラーム信号となって
もよい。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】位相固定ループのロック検出器信号（LOCK
    ALRM）がループがロックされたことを弟１状態におい
    て指示し、そしてループが非ロック、すなわちロック解
    除であることを第２状態において指示し、そして作動及
    び一時的に不作動にするために、少なくとも電圧制御発
    振器の動作電圧が動作電圧のスイッチング信号（CNTR
    L）の第１状態に応答してオンに切り替えられ、そして
    スイッチング信号（CNTRL）の第２状態に応答してオフ
    に切り替えられるようにした周波数合成器のアラーム回
    路において、 第１検出器（１）、第２検出器（２）そしてアラーム信
    号発生装置（３）を備え、 前記の第１検出器はこれに送られる前記のロック検出器
    信号（LOCK ALRM）の変化に応答して、ある遅延を伴っ
    て検出器出力の状態を変える第１手段を備え、 前記の第２検出器（２）は、これに送られるスイッチン
    グ信号（CNTRL）の変化に応答して、ある遅延を伴って
    検出器出力の状態を変える第２手段を備え、 前記のアラーム信号発生装置（３）は前記の第１検出器
    （１）の出力信号と前記の第２検出器（２）の出力信号
    とに応答してアラーム回路の出力信号を与えることを特
    徴とするアラーム回路。
  2. 【請求項２】前記の第１手段は、遅延時間T1を有する第
    １遅延手段と、遅延時間T2を有する第２遅延手段とを備
    え、 前記の第１検出器の出力の状態は、前記の検出器の信号
    （LOCK ALRM）が第１状態から第２状態に変化するのに
    応答して、第２遅延時間T2の後に、検出器がアラームを
    与える状態へと変化し、そして 前記の検出器の出力の状態は、前記の検出器の信号（LO
    CK ALRM）が第２状態から第１状態に変化するのに応答
    して、第１遅延時間T1の後に、検出器がアラームを与え
    ない状態へと変化する請求項１に記載の回路。
  3. 【請求項３】前記の第２手段は、第３の遅延時間T3を有
    する第３遅延手段と、第４の遅延時間T4を有する第４遅
    延手段とを備え、 前記の第２検出器の出力の状態は、前記の動作電圧のス
    イッチング信号（CNTRL）が第１状態から第２状態に変
    化するのに応答して、第４の遅延時間T4の後に、前記の
    アラーム信号発生装置（３）がアラームを与えるのを検
    出器が阻止する状態へと変化し、そして 前記の第２検出器の出力の状態は、前記の動作電圧のス
    イッチング信号（CNTRL）が第２状態から第１状態に変
    化するのに応答して、第３遅延時間T3の後に、前記のア
    ラーム信号発生装置（３）がアラームを与えるのを検出
    器が阻止しない状態へと変化する請求項１に記載の回
    路。
  4. 【請求項４】前記の第４遅延手段の遅延時間T4は、前記
    の第２遅延手段の遅延時間T2より短く、そして 前記の第３遅延手段の遅延時間T3は、第１遅延手段の遅
    延時間T1と周波数合成器の位相固定ループのロック時間
    との和より長くするこれにより、アラーム回路は周波数
    合成器を不作動にしたり作動したりする際にアラームを
    発生しないようにした請求項２または３に記載の回路。
  5. 【請求項５】前記の第１の検出器は第１の遅延手段（R
    1、C1）と第２の遅延手段（R2、D1、C1）と比較器（A
    1）とを備え、前記の遅延手段は、前記の比較器の非反
    転入力に接続され、それにより前記の遅延手段に加えら
    れた周波数合成器のロック信号（LOCK ALRM）の変化に
    応答して、前記の比較器の出力が遅延を伴ってそれの状
    態を変える請求項２に記載の回路。
  6. 【請求項６】前記の第２の検出器は、第３の遅延手段
    （R3、C2）と第２の遅延手段（D2、C1）と比較器（A2）
    とを備え、前記の遅延手段は前記の比較器の反転入力に
    接続され、それにより前記の遅延手段に加えられた動作
    電圧のスイッチング信号（CNTRL）の変化応答して、前
    記の比較器が遅延を伴ってそれの状態を変える請求項３
    に記載の回路。
  7. 【請求項７】前記のアラーム信号発生装置は、第１検出
    器の出力信号により制御される第１スイッチトランジス
    タ（Tr1）と、第２検出器の出力信号により制御される
    第２スイッチトランジスタ（Tr2）とを備え、それによ
    り何れかのトランジスタが、導通状態に切り替えられた
    ときに、前記のアラーム信号発生装置がアラームを与え
    るのを阻止する請求項４または５に記載の回路。
JP51296396A 1994-10-14 1995-10-11 周波数合成器のロックアラーム回路 Expired - Fee Related JP3167333B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI944856 1994-10-14
FI944856A FI97578C (fi) 1994-10-14 1994-10-14 Syntesoijan lukkiutumisen hälytyskytkentä
PCT/FI1995/000564 WO1996012348A1 (en) 1994-10-14 1995-10-11 A lock alarm circuit for a frequency synthesizer

Publications (2)

Publication Number Publication Date
JPH09507365A JPH09507365A (ja) 1997-07-22
JP3167333B2 true JP3167333B2 (ja) 2001-05-21

Family

ID=8541594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51296396A Expired - Fee Related JP3167333B2 (ja) 1994-10-14 1995-10-11 周波数合成器のロックアラーム回路

Country Status (11)

Country Link
US (1) US5625326A (ja)
EP (1) EP0734616B1 (ja)
JP (1) JP3167333B2 (ja)
CN (1) CN1062397C (ja)
AT (1) ATE220264T1 (ja)
AU (1) AU699831B2 (ja)
DE (1) DE69527274T2 (ja)
ES (1) ES2178679T3 (ja)
FI (1) FI97578C (ja)
NO (1) NO962511D0 (ja)
WO (1) WO1996012348A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583675B2 (en) * 2001-03-20 2003-06-24 Broadcom Corporation Apparatus and method for phase lock loop gain control using unit current sources
US7027796B1 (en) * 2001-06-22 2006-04-11 Rfmd Wpan, Inc. Method and apparatus for automatic fast locking power conserving synthesizer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034310A (en) * 1977-01-05 1977-07-05 Coe Thomas F Phase-locked loop oscillator
US4330758A (en) * 1980-02-20 1982-05-18 Motorola, Inc. Synchronized frequency synthesizer with high speed lock
US4499434A (en) * 1982-07-19 1985-02-12 Rockwell International Corporation PLL Phase error alarm related to associated receiver
JPH0214589A (ja) * 1988-06-30 1990-01-18 Hoya Corp レーザ発振方法及びレーザ装置
ATE111660T1 (de) * 1989-01-31 1994-09-15 Siemens Ag Verfahren zur überwachung der regelfähigkeit eines phasenregelkreises.
CA2054599C (en) * 1990-10-31 1996-02-20 Nozomu Watanabe Radio transceiver having pll synthesizer
JP2638286B2 (ja) * 1990-10-31 1997-08-06 日本電気株式会社 位相比較回路
US5304953A (en) * 1993-06-01 1994-04-19 Motorola, Inc. Lock recovery circuit for a phase locked loop

Also Published As

Publication number Publication date
US5625326A (en) 1997-04-29
WO1996012348A1 (en) 1996-04-25
FI944856A (fi) 1996-04-15
EP0734616B1 (en) 2002-07-03
ES2178679T3 (es) 2003-01-01
FI944856A0 (fi) 1994-10-14
CN1136868A (zh) 1996-11-27
EP0734616A1 (en) 1996-10-02
NO962511L (no) 1996-06-13
NO962511D0 (no) 1996-06-13
AU3655895A (en) 1996-05-06
DE69527274T2 (de) 2002-11-21
FI97578B (fi) 1996-09-30
CN1062397C (zh) 2001-02-21
ATE220264T1 (de) 2002-07-15
AU699831B2 (en) 1998-12-17
FI97578C (fi) 1997-01-10
JPH09507365A (ja) 1997-07-22
DE69527274D1 (de) 2002-08-08

Similar Documents

Publication Publication Date Title
US4893094A (en) Frequency synthesizer with control of start-up battery saving operations
US6731709B2 (en) Phase locked loop and method that provide fail-over redundant clocking
KR940005934B1 (ko) 위상차 검출회로
US4926141A (en) Frequency synthesizer with improved automatic control of loop bandwidth selection
US6222420B1 (en) Minimizing recovery time
JPH07202690A (ja) クロック信号発生回路
US6111442A (en) Phase-locked loop circuit with dynamic backup
US6133769A (en) Phase locked loop with a lock detector
KR20000025981A (ko) 리셋신호 발생회로
WO1990013948A1 (en) Frequency synthesizer with dynamically programmable frequency range of selected loop bandwidth
JP3167333B2 (ja) 周波数合成器のロックアラーム回路
KR20010031978A (ko) 동기화 기준 클럭을 위한 위상 동기 루프
JPH07283727A (ja) 位相同期検出器
US6121845A (en) Phase-locked loop system and method for modifying an output transition time
KR0172400B1 (ko) 주파수 검출회로
US6931087B1 (en) Feedforward clock switching circuit
US5764108A (en) Apparatus for reducing power consumption of device controlled by counter and noise due to counter reload
JP2976723B2 (ja) 半導体装置
US5214681A (en) Frequency-divider circuit with input signal level offset control
JP2000278120A (ja) ミスロック防止機能を有するｄｌｌ回路
JPH07273643A (ja) 位相同期回路
JPH09331254A (ja) Ｐｌｌ回路
JPS6029258B2 (ja) Ｐｌｌシンセサイザ用アンロック検出回路
JPH06284002A (ja) Ｐｌｌ回路
KR0176208B1 (ko) 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees