CN113629051A - 一种防静电结构、mosfet器件及其制造方法 - Google Patents
一种防静电结构、mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN113629051A CN113629051A CN202111010257.1A CN202111010257A CN113629051A CN 113629051 A CN113629051 A CN 113629051A CN 202111010257 A CN202111010257 A CN 202111010257A CN 113629051 A CN113629051 A CN 113629051A
- Authority
- CN
- China
- Prior art keywords
- region
- polysilicon
- photoetching
- oxide layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000001259 photo etching Methods 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 229920005591 polysilicon Polymers 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 7
- 230000006872 improvement Effects 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种防静电结构、MOSFET器件及其制造方法，将ESD保护结构区域内的二极管组从方形直线分布做成方形弯曲分布，在不改变原ESD保护结构区域大小的前提下，更大限度的提高静电泄放的有效通道，提高器件的抗静电极限能力，静电泄放通道可变为原来的3‑4倍，其抵抗静电的能力极限也可以提高至原来的3‑4倍，效果非常明显，相比普通方案，并没有增加光刻版的数量，没有增加任何多余的工艺步骤，也不会影响器件的整体功能，但对防静电能力的提升效果明显。
Description
技术领域
本发明主要涉及半导体技术领域，特别涉及一种防静电结构、MOSFET器件及其制造方法。
背景技术
功率MOSFET器件是功率器件的一种，由于其开关速度快、输入阻抗高、高温特性好、易于驱动等优点，在现代电子产业中发挥着重要的作用，随着器件应用范围的扩展，一些对环境要求更苛刻的场合会考核MOSFET的抗静电能力。然而由MOSFET的器件结构可知，MOSFET栅极和源极之间有一层很薄的氧化层，此氧化层起到栅极和源极绝缘的作用，通常厚度在100nm之内，最薄可能在15nm左右，在MOS器件没有特殊结构保护时，其抗ESD能力很低，一般人体模式在500V以内，其远低于常见人体产生的静电值，极易造成器件的永久损坏。
MOSFET器件虽小，但一般应用于电路主回路里面，主回路MOSFET一旦损坏，会导致整个电路的损坏，后期的维修和更换成本很高，为了让MOSFET器件具有更高的抗静电能力，提高器件乃至整个电路的可靠性，工程师们想过各种办法，比如在器件封装时，让MOSFET和ESD防护器件合封，甚至在外围电路中增加ESD保护单元。这样做虽然解决了问题，但复杂度提高了，芯片尺寸也增大不少，成本也大大提高。
其实最好的办法还是在保证器件功能的前提下提高此两极之间的抗静电能力（栅极和源极），也就是在制造MOSFET的同时附带有ESD保护模块单元。现今流行的做法是在原有MOSFET制造工艺流程的基础上设置若干组多晶硅PN结结构（至少为一对），然后将其并联在功率MOSFET器件的栅极和源极之间。其大概的原理图如图1所示，其制造方法为：在设计芯片时专门规划某个区域出来，通过热生长场氧化层形成ESD结构氧化层隔离层、淀积并刻蚀多晶硅图形、间隔性离子注入等一系列步骤形成ESD的PN结。规划出的区域可以位于芯片的栅极区，终端区或其他区域，形状也可因设计而变动。假设设计N型MOS类型,在器件栅极区设置ESD保护结构，其PN结的个数为两组，其大致的ESD结构以及芯片排布如图2所示。
此种ESD保护结构的原理如下：多晶硅背靠背的PN结可以截止电流，根据经验，每组PN结的承压范围在5-8V左右，也就是2-3组就可以满足栅极耐压的需要；因为并联了多晶硅PN结，一旦栅极和源极之间有较大的静电出现时，一周的PN结都可以起到泄放ESD电流的作用，也就是通过A区与B区之间的多组NPN结构泄放ESD电流，此NPN结构的长度决定了ESD电流泄放的有效长度，同时也决定了ESD极限能力的大小。但是该ESD保护结构多为在栅极区域形成的正方形的多晶硅结构，其上面的NPN二极管对也是呈现方形直线分布，这样比较简单单一的结构使得静电保护的有效区周长太短，无法起到较好静电的保护作用。想要提高静电保护能力时只能增大栅极区域的面积，也就增加了整个芯片的面积，提高了成本。
发明内容
本发明要解决的技术问题
本发明提供一种MOSFET器件的防静电结构及制造方法，在不改变原静电防护区域大小的前提下，将现有的方形直线分布的二极管做成方形弯曲状的结构，解决原有器件抗静电极限能力弱的问题。
技术方案
为了实现上述目的，本发明采用的技术方案为：一种防静电结构，包括氧化层隔离层，所述氧化层隔离层上淀积有多晶硅区域，多晶硅区域内注入掺杂类型不同的离子以形成多晶硅PN结，多晶硅PN结形成的多晶硅二极管组为弯曲结构。
进一步的，多晶硅区域边界分布在所述氧化层隔离层的边界之内，且留少量余量。
进一步的，所述多晶硅二极管组弯曲形状为多个“几”字形结构连续连接形成，且所述多晶硅二极管组整体呈方形分布。
进一步的，所述多晶硅区域上设有介质层，所述多晶硅区域和所述介质层上均匀分布多个接触孔。
进一步的，所述多晶硅区域包括第一区域、第二区域和第三区域，所述第一区域、所述第二区域和所述第三区域为N+区域，所述第一区域和第三区域之间以及第二区域和所述第三区域之间均设有P+区域，从外至内形成掺杂类型依次为N-P-N-P-N结构。
进一步的，一种MOSFET器件，包括上述所述的防静电结构。
进一步的，一种MOSFET器件的制造方法，包括以下步骤：采用光刻和刻蚀方式在硅外延片上形成沟槽，在沟槽内热氧化形成栅氧化层；淀积栅极多晶硅并回刻，在沟槽内填充栅极多晶硅形成MOSFET栅极；淀积氧化层，采用光刻方式形成用于制作静电防护结构的氧化层隔离层；在氧化层隔离层上进行多晶硅淀积、光刻和刻蚀，形成ESD保护结构的多晶硅区域；在多晶硅区域内先注入P型掺杂离子，然后利用NSD光刻版选择性注入N型掺杂离子，制作出弯曲状NPNPN结构，即二极管组；在多晶硅区域上部沉积介质层，并采用光刻和刻蚀方式形成接触孔；采用光刻和刻蚀方式形成金属层。
有益效果
与现有技术相比，本发明的有益效果为：
本发明将ESD保护结构区域内的二极管组从方形直线分布做成方形弯曲分布，在不改变原ESD保护结构区域大小的前提下，更大限度的提高静电泄放的有效通道，提高器件的抗静电极限能力，静电泄放通道可变为原来的3-4倍，其抵抗静电的能力极限也可以提高至原来的3-4倍，效果非常明显。
应了解的是，上述一般描述及以下具体实施方式仅为示例性及阐释性的，其并不能限制本发明所欲主张的范围。
附图说明
下面的附图是本发明的说明书的一部分，其绘示了本发明的示例实施例，所附附图与说明书的描述一起用来说明本发明的原理。
图1是现有ESD保护结构使用示意图；
图2是现有ESD保护结构在MOSFET器件上的位置示意图；
图3是现有ESD保护结构的俯视图；
图4是本发明的俯视图；
图5是本发明结构的剖视图。
附图标记
1-氧化层隔离层；2-多晶硅区域；21-第一区域；22-第二区域；23-第三区域；24-第四区域；3-介质层；4-接触孔；5-金属层；51-栅极金属；52-源极金属。
具体实施方式
现详细说明本发明的多种示例性实施方式，该详细说明不应认为是对本发明的限制，而应理解为是对本发明的某些方面、特性和实施方案的更详细的描述。
在不背离本发明的范围或精神的情况下，可对本发明说明书的具体实施方式做多种改进和变化，这对本领域技术人员而言是显而易见的。由本发明的说明书得到的其他实施方式对技术人员而言是显而易见得的。本申请说明书和实施例仅是示例性的。
实施例一：参照附图4-5，一种防静电结构，包括氧化层隔离层1，在氧化层隔离层上淀积多晶硅形成ESD保护结构的多晶硅区域2，所述多晶硅区域2包括第一区域21、第二区域22和第三区域23，所述第一区域21和第三区域23之间以及第二区域22和所述第三区域23之间均设有第四区域24。
具体的，所述第一区域21、所述第二区域22和所述第三区域23均为N+区域，第四区域24为P+区域，从外至内形成掺杂类型依次为N-P-N-P-N结构，其中P+区域和N+区域二者相连的接触面形成PN结，多晶硅PN结呈弯曲状，即形成NPN二极管组呈弯曲结构，其弯曲形状为多个“几”字形结构连续连接形成，且NPN二极管组整体呈方形分布，即二极管组呈方形弯曲结构分布。
其中，所述多晶硅区域2上部设有介质层3，所述多晶硅区域2和所述介质层3上均匀分布多个接触孔4，第一区域21通过接触孔4与MOSFET器件栅极金属51连接，第二区域22通过接触孔4与MOSFET器件源极金属52连接。
在本实施例中，多晶硅PN结漏电流更大，一旦栅极和源极之间有较大的静电出现时，一周的PN结都可以起到泄放ESD电流的作用，也就是通过NPN二极管泄放ESD电流，此NPN二极管的长度决定了ESD电流泄放的有效长度，同时也决定了ESD极限能力的大小；
本方案将NPN多晶硅二极管组做成弯曲状，在不改变原静电防护区域大小的前提下，更大限度的提高静电泄放的有效通道，提高器件的抗静电极限能力，这样静电泄放通道可变为原理的3-4倍，其抵抗静电的能力极限也可以提高至原来的3-4倍，效果非常明显。
实施例二：一种MOSFET器件，将实施例一所述的防静电结构设置在栅极区域，可参照附图2所示的位置分布。
实施例三：在本实例中，提供一种MOSFET器件的制造方法，即实施例二所述的一种MOSFET器件的制造方法，包括以下步骤：
采用光刻和刻蚀方式在硅外延片上形成沟槽，在沟槽内热氧化形成栅氧化层（光刻版1）；
淀积栅极多晶硅并回刻，在沟槽内填充栅极多晶硅形成MOSFET栅极；
淀积氧化层，采用光刻方式形成用于制作静电防护结构的氧化层隔离层1（光刻版2）；
在氧化层隔离层上进行多晶硅淀积、光刻和刻蚀，形成ESD保护结构的多晶硅区域2；
在多晶硅区域2内先注入P型掺杂离子，然后利用NSD光刻版选择性注入N型掺杂离子，制作出弯曲状NPNPN结构，即弯曲的二极管组（光刻版3），此步通常和器件源极区的注入共同形成以节省光刻次数；
在多晶硅区域2上部沉积介质层3，并采用光刻和刻蚀方式形成接触孔4（光刻版4），这一层孔光刻版相对于原有要缩减接触孔3的数量，使得接触孔3在静电防护结构的第一区域21和第二区域22内均匀合理分布；
采用光刻和刻蚀方式形成金属层5（光刻版5），金属层5包括栅极金属51和源极金属52，完成制作。
在本实施例中，本制作方法相比普通方案，并没有增加光刻版的数量，没有增加任何多余的工艺步骤，也不会影响器件的整体功能，但对防静电能力的提升效果明显。
以上所述仅为本发明示意性的具体实施方式，在不脱离本发明的构思和原则的前提下，任何本领域的技术人员所做出的等同变化与修改，均应属于本发明保护的范围。
Claims (6)
1.一种防静电结构，其特征在于：包括氧化层隔离层，所述氧化层隔离层上淀积有多晶硅区域，多晶硅区域内注入掺杂类型不同的离子以形成多晶硅PN结，多晶硅PN结形成的多晶硅二极管组为弯曲结构。
2.根据权利要求1所述的一种MOSFET器件的防静电结构，其特征在于，所述多晶硅二极管组弯曲形状为多个“几”字形结构连续连接形成，且所述多晶硅二极管组整体呈方形分布。
3.根据权利要求1所述的一种MOSFET器件的防静电结构，其特征在于，所述多晶硅区域上设有介质层，所述多晶硅区域和所述介质层上均匀分布多个接触孔。
4.根据权利要求3所述的一种MOSFET器件的防静电结构，其特征在于，所述多晶硅区域包括第一区域、第二区域和第三区域，所述第一区域、所述第二区域和所述第三区域为N+区域，所述第一区域和第三区域之间以及第二区域和所述第三区域之间均设有P+区域。
5.一种MOSFET器件，其特征在于，包括如权利要求1至4任一项所述防静电结构。
6.一种基于权利要求5所述的MOSFET器件的制造方法，其特征在于，包括以下步骤：
采用光刻和刻蚀方式在硅外延片上形成沟槽，在沟槽内热氧化形成栅氧化层；
淀积栅极多晶硅并回刻，在沟槽内填充栅极多晶硅形成MOSFET栅极；
淀积氧化层，采用光刻方式形成用于制作静电防护结构的氧化层隔离层；
在氧化层隔离层上进行多晶硅淀积、光刻和刻蚀，形成ESD保护结构的多晶硅区域；
在多晶硅区域内先注入P型掺杂离子，然后利用NSD光刻版选择性注入N型掺杂离子，制作出弯曲状NPNPN结构，即二极管组；
在多晶硅区域上部沉积介质层，并采用光刻和刻蚀方式形成接触孔；
采用光刻和刻蚀方式形成金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010257.1A CN113629051A (zh) | 2021-08-31 | 2021-08-31 | 一种防静电结构、mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111010257.1A CN113629051A (zh) | 2021-08-31 | 2021-08-31 | 一种防静电结构、mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113629051A true CN113629051A (zh) | 2021-11-09 |
Family
ID=78388495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111010257.1A Pending CN113629051A (zh) | 2021-08-31 | 2021-08-31 | 一种防静电结构、mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113629051A (zh) |
-
2021
- 2021-08-31 CN CN202111010257.1A patent/CN113629051A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988871B2 (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| CN112820776A (zh) | 一种提高防静电能力的mosfet器件及制造方法 | |
| CN106024634B (zh) | 带静电放电保护二极管结构的功率晶体管及其制造方法 | |
| CN115332244B (zh) | 一种小尺寸沟槽Mosfet的ESD结构及其制造方法 | |
| CN110739303B (zh) | 集成ESD防护的Trench VDMOS器件及制造方法 | |
| CN113764527B (zh) | 一种mosfet器件沟槽终端及制备方法 | |
| CN104465628A (zh) | 一种沟槽功率mosfet器件及其制作方法和静电保护结构 | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| CN215911428U (zh) | 一种防静电结构及mosfet器件 | |
| CN114709210B (zh) | 适用纳米级FinFET工艺的低钳位电压静电保护器件 | |
| CN113629051A (zh) | 一种防静电结构、mosfet器件及其制造方法 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN214279985U (zh) | 一种提高防静电能力的mosfet器件 | |
| CN114023737B (zh) | 一种基于电源管理的静电防护芯片及其制备方法 | |
| KR0175402B1 (ko) | 전력반도체 소자 및 그 제조방법 | |
| CN112002691B (zh) | 半导体器件 | |
| CN220065697U (zh) | 一种瞬态抑制二极管芯片 | |
| CN113497025B (zh) | 用于静电防护的soi栅极接地mos器件结构及其制造方法 | |
| CN212033028U (zh) | 高可靠性高密度元胞功率半导体器件结构 | |
| CN214152910U (zh) | 一种集成esd结构的高压平面vdmos器件 | |
| CN216793695U (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN110911495B (zh) | 集成esd防护的沟槽vdmos器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |