CN212033028U - 高可靠性高密度元胞功率半导体器件结构 - Google Patents

Abstract

本实用新型涉及一种高可靠性高密度元胞功率半导体器件结构，包括漏极金属、第一导电类型衬底、外延层、沟槽、栅氧层、栅极导电多晶硅、绝缘介质层与源极金属，第二导电类型体区被沟槽切割成条状并且互相平行，在第二导电类型体区的上表面两侧均设有在沟槽的延伸方向上呈间隔设置的第一导电类型源区，在第二导电类型体区的上表面中部设有第二导电类型阱区，第一导电类型源区的下表面低于第二导电类型阱区的下表面，块状第二导电类型阱区沿着沟槽的延伸方向上呈间隔设置在第二导电类型阱区上，第一导电类型源区被块状第二导电类型阱区断开。本实用新型减小了寄生积极电阻，在器件击穿时，寄生三极管不容易开启，避免了发生回跳现象。

Description

高可靠性高密度元胞功率半导体器件结构

技术领域

本实用新型属于功率半导体器件技术领域，本实用新型具体地说是一种高可靠性高密度元胞功率半导体器件结构。

背景技术

随着移动设备的普及，与向移动设备供电的电池相关的技术变得越来越重要。近年来，根据向移动设备供电的目的，通常使用能够放电或充电的二次电池。因此，根据电池规范，应该在二次电池中设置电池保护电路，该电池保护电路被配置成管理电池的放电和充电所需的电压和电流。

因此，电池保护电路还可以执行例如运行时间预测的功能和其他类似的功能，以及控制电压和电流的充电和放电的功能。为了实现上述功能，可以通过串联或并联地连接一个或更多个电池单元来配置电池保护电路。

因为电池保护电路用作为用于使电流通过或阻挡的闸，根据是否正在进行二次电池的充电或放电，要求电池保护电路在被激活时具有相对低的电阻值以允许电流通过，并且要求其在未被激活时具有高的击穿电压性能以阻挡电流，从而即使在高操作电压下也防止击穿。

具有沟槽并且在这样的电池保护电路中采用的功率半导体器件被广泛地用作为构成电池保护电路的部件，原因是通过这样的高密度元胞可以实现低导通电阻(Ron)。然而，由于寄生NPN三极管的存在，在功率半导体器件中可能会出现回跳现象，这种回跳现象会使得击穿电压(BVdss)严重下降。

传统的尚未形成源极金属的高密度元胞功率半导体器件结构如附图13所示，包括漏极金属1、位于漏极金属上的第一导电类型衬底2及位于第一导电类型衬底2上的第一导电类型外延层3，在第一导电类型外延层3的表面设置第二导电类型体区8，在第二导电类型体区8的表面设置互相平行的沟槽4，沟槽4穿透第二导电类型体区8进入第一导电类型外延层3内，漏极金属1指向第一导电类型外延层3的方向为从下方指向上方，在第二导电类型阱区10的两侧表面和顶部表面设有重掺杂的第一导电类型源区9，第一导电类型源区9的下方设有重掺杂的第二导电类型阱区10，在第一导电类型源区9内间隔设置块状的窗口，露出第一导电类型源区9下方的第二导电类型阱区10，在沟槽4的下段设置有栅极导电多晶硅6，在栅极导电多晶硅6与第二导电类型体区8、第一导电类型外延层3之间设有栅氧层5，在栅氧层5与栅极导电多晶硅6的上方设有绝缘介质层7，在绝缘介质层7与第一导电类型源区9的上表面设有源极金属，源极金属与第一导电类型源区9、第二导电类型阱区10和绝缘介质层7接触。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种可以避免发生回跳现象的高可靠性高密度元胞功率半导体器件结构。

按照本实用新型提供的技术方案，所述高可靠性高密度元胞功率半导体器件结构，包括漏极金属、位于漏极金属上的第一导电类型衬底及位于第一导电类型衬底上的第一导电类型外延层，在第一导电类型外延层的上表面设置第二导电类型体区，在第二导电类型体区的上表面设置互相平行的沟槽，沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述第二导电类型体区被沟槽切割成条状并且互相平行，在第二导电类型体区的上表面两侧均设有在沟槽的延伸方向上呈间隔设置的第一导电类型源区，在第二导电类型体区的上表面中部设有第二导电类型阱区，所述第一导电类型源区的下表面低于第二导电类型阱区的下表面，块状第二导电类型阱区沿着沟槽的延伸方向上呈间隔设置在第二导电类型阱区上，第一导电类型源区被块状第二导电类型阱区断开；

在所述沟槽的侧壁与底面设有栅氧层，在栅氧层内设有栅极导电多晶硅，在栅氧层与栅极导电多晶硅的上表面设有绝缘介质层，在绝缘介质层、第一导电类型源区与第二导电类型阱区的上表面设有源极金属。

作为优选，所述第一导电类型源区的上表面与第二导电类型阱区的上表面平齐，第一导电类型源区的下表面位于第二导电类型阱区的下表面的下方。

作为优选，所述栅氧层的上表面与栅极导电多晶硅的上表面平齐，且栅氧层的上表面、栅极导电多晶硅的上表面位于第一导电类型源区的下表面的上方。

作为优选，所述第二导电类型阱区的杂质掺杂浓度低于第一导电类型源区的杂质掺杂浓度。

作为优选，对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

作为优选，所述绝缘介质层的上表面位于第二导电类型阱区的上表面的下方或两者平齐。

本实用新型减小了寄生积极电阻，在器件击穿时，寄生三极管不容易开启，避免了发生回跳现象。

附图说明

图1为本实用新型形成沟槽的三维结构示意图。

图2为本实用新型形成栅氧层的三维结构示意图。

图3为本实用新型淀积导电多晶硅的三维结构示意图。

图4为本实用新型形成栅极导电多晶硅的三维结构示意图。

图5为本实用新型刻蚀掉平台区上方的绝缘介质层的三维结构示意图。

图6为本实用新型形成第二导电类型体区的三维结构示意图。

图7为本实用新型形成第二导电类型阱区的三维结构示意图。

图8为本实用新型刻蚀掉绝缘介质层的三维结构示意图。

图9为本实用新型形成第一导电类型源区的三维结构示意图。

图10为本实用新型淀积绝缘介质层的三维结构示意图。

图11为本实用新型刻蚀部分绝缘介质层的三维结构示意图。

图12为本实用新型形成源极金属与漏极金属的三维结构示意图。

图13为传统结构去除源极金属后的三维结构示意图。

具体实施方式

下面结合具体实施例对本实用新型作进一步说明。

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

实施例1

高可靠性高密度元胞功率半导体器件结构，如图11和图12，包括漏极金属1、位于漏极金属1上的N型第一导电类型衬底2及位于第一导电类型衬底2上的N型第一导电类型外延层3，在第一导电类型外延层3的上表面设置P型第二导电类型体区8，在第二导电类型体区8的上表面设置互相平行的沟槽4，沟槽4穿透第二导电类型体区8进入第一导电类型外延层3内，所述第二导电类型体区8被沟槽4切割成条状并且互相平行，在第二导电类型体区8的上表面两侧均设有在沟槽4的延伸方向上呈间隔设置的N型第一导电类型源区9，在第二导电类型体区8的上表面中部设有P型第二导电类型阱区10，所述第一导电类型源区9的下表面低于第二导电类型阱区10的下表面，P型块状第二导电类型阱区13沿着沟槽4的延伸方向上呈间隔设置在第二导电类型阱区10上，第一导电类型源区9被块状第二导电类型阱区13断开；

在所述沟槽4的侧壁与底面设有栅氧层5，在栅氧层5内设有栅极导电多晶硅6，在栅氧层5与栅极导电多晶硅6的上表面设有绝缘介质层7，在绝缘介质层7、第一导电类型源区9与第二导电类型阱区10的上表面设有源极金属11。

所述第一导电类型源区9的上表面与第二导电类型阱区10的上表面平齐，第一导电类型源区9的下表面位于第二导电类型阱区10的下表面的下方。

所述栅氧层5的上表面与栅极导电多晶硅6的上表面平齐，且栅氧层5的上表面、栅极导电多晶硅6的上表面位于第一导电类型源区9的下表面的上方。

所述第二导电类型阱区10的杂质掺杂浓度低于第一导电类型源区9的杂质掺杂浓度。

对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

所述绝缘介质层7的上表面位于第二导电类型阱区10的上表面的下方或两者平齐。

高可靠性高密度元胞功率半导体器件结构的制造方法包括以下步骤：

步骤一：如图1所示，在第一导电类型衬底2的上表面形成第一导电类型外延层3，然后选择性刻蚀出沟槽4；

步骤二：如图2所示，在沟槽4的侧壁与底面以及第一导电类型外延层3的上表面形成栅氧层5；

步骤三：如图3所示，在栅氧层5的上表面淀积导电多晶硅；

步骤四：如图4所示，刻蚀第一导电类型外延层3上方的导电多晶硅与沟槽4上段部分对应的导电多晶硅，形成栅极导电多晶硅6，然后淀积绝缘介质层7；

步骤五：如图5所示，刻蚀掉第一导电类型外延层3上方的绝缘介质层7；

步骤六：如图6所示，在相邻沟槽4之间的第一导电类型外延层3上注入第二导电类型杂质，第二导电类型杂质的注入最低点低于栅极导电多晶硅6的上表面且高于沟槽4的底面，退火后形成第二导电类型体区8；

步骤七：如图7所示，在第二导电类型体区8的上段注入大剂量的第二导电类型杂质，激活后形成第二导电类型阱区10；

步骤八：如图8所示，刻蚀去除栅极导电多晶硅6上方的绝缘介质层7；

步骤九：如图9所示，淀积光刻胶12，选择性刻蚀去除光刻胶12，留下的光刻胶12呈网格状分布，在第二导电类型阱区10的上表面中部留下了互相平行的第一类光刻胶条14，第一类光刻胶条14的长度方向与沟槽4的延伸方向平行，第一类光刻胶条14的宽度小于第二导电类型阱区10的宽度，在与沟槽4的延伸方向垂直的方向上留下了互相平行的第二类光刻胶条15，以第一类光刻胶条14与第二类光刻胶条15为阻挡，注入第一导电类型杂质，第一导电类型杂质的注入最低点低于栅极导电多晶硅6的上表面且高于第二导电类型体区8的下表面，激活后形成第一导电类型源区9，最后去除光刻胶12，在第二类光刻胶条15阻挡处形成了块状第二导电类型阱区13；

步骤十：如图10所示，淀积绝缘介质层7；

步骤十一：如图11所示，刻蚀部分绝缘介质层7，使得绝缘介质层7的上表面不高于第二导电类型阱区10的上表面；

步骤十二：如图12所示，在绝缘介质层7、第一导电类型源区9与第二导电类型阱区10的上表面形成源极金属11，在第一导电类型衬底2的下表面形成漏极金属1。

本实用新型与图13所示的传统结构相比，源极金属与第二导电类型阱区接触的面积增大，器件存在较小的寄生积极电阻，在器件击穿时，使得寄生三极管不容易开启。

如图9所示，第一类光刻胶条14非常的纤细，非常容易漂移改变位置，因此本实用新型添加了较粗的第二类光刻胶条15对第一类光刻胶条14进行固定，这样在器件的中心位置不会存在第一导电类型源区9，器件的中心位置会暴露出第二导电类型阱区10，这使得源极金属11与第二导电类型阱区10的接触面积明显增加，减小了寄生积极电阻，在器件击穿时，寄生三极管不容易开启，避免了发生回跳现象(snapback phenomenon)。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种高可靠性高密度元胞功率半导体器件结构，包括漏极金属（1）、位于漏极金属（1）上的第一导电类型衬底（2）及位于第一导电类型衬底（2）上的第一导电类型外延层（3），在第一导电类型外延层（3）的上表面设置第二导电类型体区（8），在第二导电类型体区（8）的上表面设置互相平行的沟槽（4），沟槽（4）穿透第二导电类型体区（8）进入第一导电类型外延层（3）内，所述第二导电类型体区（8）被沟槽（4）切割成条状并且互相平行，其特征是：在第二导电类型体区（8）的上表面两侧均设有在沟槽（4）的延伸方向上呈间隔设置的第一导电类型源区（9），在第二导电类型体区（8）的上表面中部设有第二导电类型阱区（10），所述第一导电类型源区（9）的下表面低于第二导电类型阱区（10）的下表面，块状第二导电类型阱区（13）沿着沟槽（4）的延伸方向上呈间隔设置在第二导电类型阱区（10）上，第一导电类型源区（9）被块状第二导电类型阱区（13）断开；

在所述沟槽（4）的侧壁与底面设有栅氧层（5），在栅氧层（5）内设有栅极导电多晶硅（6），在栅氧层（5）与栅极导电多晶硅（6）的上表面设有绝缘介质层（7），在绝缘介质层（7）、第一导电类型源区（9）与第二导电类型阱区（10）的上表面设有源极金属（11）。

2.根据权利要求1所述的高可靠性高密度元胞功率半导体器件结构，其特征是：所述第一导电类型源区（9）的上表面与第二导电类型阱区（10）的上表面平齐，第一导电类型源区（9）的下表面位于第二导电类型阱区（10）的下表面的下方。

3.根据权利要求1所述的高可靠性高密度元胞功率半导体器件结构，其特征是：所述栅氧层（5）的上表面与栅极导电多晶硅（6）的上表面平齐，且栅氧层（5）的上表面、栅极导电多晶硅（6）的上表面位于第一导电类型源区（9）的下表面的上方。

4.根据权利要求1所述的高可靠性高密度元胞功率半导体器件结构，其特征是：所述第二导电类型阱区（10）的杂质掺杂浓度低于第一导电类型源区（9）的杂质掺杂浓度。

5.根据权利要求1所述的高可靠性高密度元胞功率半导体器件结构，其特征是：对于N型功率半导体器件，所述第一导电类型为N型导电，所述第二导电类型为P型导电；对于P型功率半导体器件，所述第一导电类型为P型导电，所述第二导电类型为N型导电。

6.根据权利要求1所述的高可靠性高密度元胞功率半导体器件结构，其特征是：所述绝缘介质层（7）的上表面位于第二导电类型阱区（10）的上表面的下方或两者平齐。

Images