CN113571657A - 显示面板和包括其的显示设备 - Google Patents

显示面板和包括其的显示设备 Download PDF

Info

Publication number
CN113571657A
CN113571657A CN202110360508.2A CN202110360508A CN113571657A CN 113571657 A CN113571657 A CN 113571657A CN 202110360508 A CN202110360508 A CN 202110360508A CN 113571657 A CN113571657 A CN 113571657A
Authority
CN
China
Prior art keywords
layer
display
region
thin film
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110360508.2A
Other languages
English (en)
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113571657A publication Critical patent/CN113571657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/221—Changing the shape of the active layer in the devices, e.g. patterning by lift-off techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示面板和包括其的显示设备。该显示面板包括：基底，包括开口区域、显示区域和非显示区域，显示区域围绕开口区域，并且非显示区域位于开口区域与显示区域之间；多个显示元件，位于基底的显示区域处，多个显示元件中的每个包括像素电极、像素电极上的发射层和发射层上的对电极；薄膜封装层，覆盖多个显示元件；坝，位于非显示区域处，并且从第一绝缘层的顶表面突出；以及凹部，位于开口区域与坝之间，并且在第一绝缘层的深度方向上凹入。坝的侧壁与凹部的侧壁之中的第一侧壁会合，第一侧壁与显示区域相邻。

Description

显示面板和包括其的显示设备
本申请要求于2020年4月29日在韩国知识产权局提交的第10-2020-0052889号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用包含于此。
技术领域
一个或更多个实施例的方面涉及一种其中通过使用激光剥离工艺去除有机材料的显示面板以及包括该显示面板的显示设备。
背景技术
最近，显示设备的用途已经多样化。另外，随着显示设备变得更薄和更轻，它们的使用范围已经逐渐扩大。
随着显示设备中被显示区域占据的区域的扩展，已经添加了与显示设备组合或关联的各种功能。为了在扩展显示区域的同时添加各种功能，已经对在显示区域中包括开口的显示设备进行了研究。
在该背景技术部分中公开的以上信息是为了增强对本公开的背景的理解，因此，其可能包含不构成现有技术的信息。
发明内容
在显示设备包括开口的情况下，诸如湿气的异物会渗透通过开口的侧表面。在这种情况下，围绕开口的显示元件会被损坏。本公开的一个或更多个示例实施例涉及一种具有可以防止或基本上防止湿气通过开口传播的结构的显示面板以及包括该显示面板的显示设备。然而，应当理解的是，在此描述的实施例应仅以描述性意义来考虑，而不是为了限制本公开。
附加的方面将在下面的描述中部分地阐明，并且部分地将通过描述而明显，或者可以通过本公开的一个或更多个所呈现的实施例的实践来获知。
根据本公开的一个或更多个示例实施例，显示面板包括：基底，包括开口区域、显示区域和非显示区域，显示区域围绕开口区域，并且非显示区域位于开口区域与显示区域之间；多个显示元件，位于基底的显示区域处，多个显示元件中的每个包括像素电极、像素电极上的发射层和发射层上的对电极；薄膜封装层，覆盖多个显示元件，并且包括第一无机封装层、有机封装层和第二无机封装层；坝，位于非显示区域处，并且从第一绝缘层的顶表面突出；以及凹部，位于开口区域与坝之间，并且在第一绝缘层的深度方向上凹入。坝的侧壁与凹部的侧壁之中的第一侧壁会合，第一侧壁与显示区域相邻。
在示例实施例中，显示面板还可以包括：位于像素电极与发射层之间的第一功能层和位于发射层与对电极之间的第二功能层中的至少一个。对电极以及第一功能层和第二功能层中的至少一个可以从显示区域延伸到非显示区域以定位在凹部内部，并且可以包括暴露非显示区域的一部分的透射孔。
在示例实施例中，透射孔的侧壁可以与凹部的侧壁之中的第二侧壁会合，第二侧壁与开口区域相邻。
在示例实施例中，显示面板还可以包括位于对电极上的覆盖层，并且覆盖层可以位于坝的顶部部分上，并且可以位于凹部内部。
在示例实施例中，显示面板还可以包括像素电路，像素电路包括位于基底的显示区域处的至少一个薄膜晶体管，并且电连接到像素电极。
在示例实施例中，至少一个薄膜晶体管可以包括包含多晶硅的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管。
在示例实施例中，第二薄膜晶体管的第二栅电极可以包括彼此堆叠的第一层和第二层，第一层包括钛(Ti)，并且第二层包括钼(Mo)。
在示例实施例中，至少一个薄膜晶体管的栅电极可以包括第一层和堆叠在第一层上的第二层。
在示例性实施例中，第一层可以包括钛(Ti)，并且第二层可以包括钼(Mo)。
在示例性实施例中，第一层的厚度可以在从约
Figure BDA0003005361090000021
至约
Figure BDA0003005361090000022
的范围内。
根据本公开的一个或更多个示例实施例，显示设备包括：显示面板，显示面板包括：基底，包括开口区域、显示区域和非显示区域，开口区域与显示面板的第一开口对应，显示区域围绕开口区域，并且非显示区域位于开口区域与显示区域之间；多个显示元件，位于基底的显示区域处，多个显示元件中的每个包括像素电极、像素电极上的发射层和发射层上的对电极；薄膜封装层，覆盖多个显示元件，并且包括第一无机封装层、有机封装层和第二无机封装层；坝，位于非显示区域处，并且从第一绝缘层的顶表面突出；以及凹部，位于开口区域与坝之间，并且在第一绝缘层的深度方向上凹入；以及组件，定位为与第一开口对应。坝的侧壁与凹部的侧壁之中的第一侧壁会合，第一侧壁与显示区域相邻。
在示例实施例中，显示设备还可以包括：输入感测构件，位于显示面板之上；以及光学功能构件，位于输入感测构件上，并且输入感测构件和光学功能构件中的至少一个可以包括与第一开口对应的开口。
在示例性实施例中，组件可以定位在第一开口内部。
在示例实施例中，组件可以包括相机。
在示例实施例中，显示设备还可以包括：位于像素电极与发射层之间的第一功能层和位于发射层与对电极之间的第二功能层中的至少一个。对电极以及第一功能层和第二功能层中的至少一个可以从显示区域延伸到非显示区域以定位在凹部内部，并且可以包括暴露非显示区域的一部分的透射孔。
在示例实施例中，显示设备还可以包括位于对电极上的覆盖层，并且覆盖层可以连续地定位在坝和凹部之上。
在示例实施例中，显示设备还可以包括像素电路，像素电路包括位于基底的显示区域处的至少一个薄膜晶体管，并且电连接到像素电极。
在示例实施例中，至少一个薄膜晶体管的栅电极可以包括第一层和第二层，第一层包括钛(Ti)，并且第二层包括钼(Mo)。
在示例性实施例中，第一层的厚度可以在从约
Figure BDA0003005361090000031
至约
Figure BDA0003005361090000032
的范围内。
在示例实施例中，至少一个薄膜晶体管可以包括包含多晶硅的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管。
附图说明
通过参照附图对示例实施例的以下详细描述，本公开的以上和其它方面和特征对于本领域技术人员将变得更加明显，在附图中：
图1是根据实施例的显示设备的透视图；
图2是根据实施例的显示设备的剖视图；
图3是根据实施例的显示面板的平面图；
图4是显示面板的像素的等效电路图；
图5是根据实施例的布置在显示面板的第一非显示区域中的信号线的图；
图6是根据实施例的布置在显示面板的第一非显示区域中的凹部的图；
图7A和图7B是根据一个或更多个示例实施例的显示面板的像素的剖视图；
图8是根据实施例的显示面板的剖视图；
图9是图8的区域X的放大剖视图；以及
图10A至图10H是顺序地示出根据实施例的制造显示面板的方法的剖视图。
具体实施方式
在下文中，将参照附图更详细地描述示例实施例，在附图中，同样的附图标记始终指同样的元件。然而，本公开可以以各种不同的形式实施，并且不应被解释为仅限于在此示出的实施例。相反，这些实施例是作为示例提供的，使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员来说用于完全理解本公开的方面和特征不是必需的工艺、元件和技术。此外，当可以不同地实施某个实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。除非另有说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，因此，可以不重复其描述。
在附图中，为了清楚起见，可以夸大和/或简化元件、层和区域的相对尺寸。换句话说，因为为了便于说明而可以任意地示出附图中的组件的尺寸和厚度，所以本公开的示例实施例不限于此。为了易于解释，诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”、“上”等空间相对术语在此可以用于描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语旨在涵盖装置在使用或操作中的除图中描绘的方位以外的不同方位。例如，如果图中的装置翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以涵盖上方和下方两个方位。装置可以被另外定位(例如，旋转90度或处于其它方位)，并且应相应地解释在此所使用的空间相对描述语。
将理解的是，尽管在此可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本公开的精神和范围的情况下，下面描述的第一元件、组件、区域、层或部分可以被命名为第二元件、组件、区域、层或部分。
将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或层。类似地，将理解的是，当层、区域或组件被称为“电连接”到另一层、区域或组件时，所述层、区域或组件可以“直接电连接”到所述另一层、区域或组件，并且/或者可以“间接电连接”到另一层、区域或组件且一个或更多个中间层、区域或组件插置在其间。另外，也将理解的是，当元件或层被称为“在”两个元件或层“之间”时，所述元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
在此所使用的术语是为了描述特定实施例的目的，而不旨在限制本公开。如在此所使用的，除非上下文另外明确指出，否则单数形式“一”和“一个(种/者)”也旨在包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”及其变型用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。诸如“……中的至少一个(种/者)”的表达在一列元件之后时修饰整列元件，而不修饰所述列中的个别元件。例如，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c全部或它们的变型。
如在此所使用的，术语“基本上”、“约(大约)”和类似术语用作近似术语而不用作程度术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值中的固有偏差。此外，当描述本公开的实施例时，“可以”的使用指“本公开的一个或更多个实施例”。如在此所使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”旨在指示例或说明。
除非另外定义，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下和/或本说明书中的含义相一致的含义，并且不应以理想化或过于正式的意思来进行解释，除非在此被明确地这样定义。
图1是根据实施例的显示设备1的透视图。
参照图1，显示设备1包括显示区域DA和非显示区域NDA。光可以从显示区域DA发射，光可以不从非显示区域NDA发射。非显示区域NDA可以与显示区域DA相邻(例如，可以邻近显示区域DA)。显示设备1通过使用从布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)的多个像素发射的光来显示图像。
显示设备1包括被显示区域DA至少部分地围绕的开口区域OA(例如，显示区域DA在开口区域OA的外围周围至少部分地围绕开口区域OA)。在实施例中，如图1中所示，开口区域OA可以被显示区域DA完全地围绕(例如，显示区域DA在开口区域OA的外围周围完全地围绕开口区域OA)。非显示区域NDA可以包括第一非显示区域NDA1和第二非显示区域NDA2。第一非显示区域NDA1可以围绕开口区域OA(例如，围绕在开口区域OA的外围周围)，第二非显示区域NDA2可以围绕显示区域DA(例如，围绕在显示区域DA的外围周围)。在实施例中，第一非显示区域NDA1可以完全地围绕开口区域OA(例如，围绕在开口区域OA的外围周围)，显示区域DA可以完全地围绕第一非显示区域NDA1(例如，围绕在第一非显示区域NDA1的外围周围)，第二非显示区域NDA2可以完全地围绕显示区域DA(例如，围绕在显示区域DA的外围周围)。
在实施例中，显示设备1可以是有机发光显示设备，但是本公开不限于此。例如，在其它实施例中，显示设备1可以包括(或者可以是)各种合适的显示设备，例如，诸如无机发光显示设备或量子点发光显示设备。
图2是沿着图1的线II-II’截取的根据实施例的显示设备1的剖视图。
参照图2，显示设备1可以包括显示面板10、显示面板10上的输入感测构件(例如，输入感测层)20和光学功能构件(例如，光学功能层)30。窗40可以覆盖显示面板10、输入感测构件20和光学功能构件30。显示设备1可以包括各种合适的电子设备(或者可以包括在各种合适的电子设备中)，例如，诸如移动电话、笔记本计算机、智能手表等。
显示面板10显示图像。显示面板10包括布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)的像素。像素中的每个可以包括显示元件和连接到显示元件的像素电路。显示元件可以包括有机发光二极管、无机发光二极管或量子点发光二极管。
输入感测构件20获得与外部输入(例如，诸如触摸事件)对应的坐标信息。输入感测构件20可以包括感测电极(或触摸电极)和连接到感测电极的迹线。输入感测构件20可以布置在显示面板10上。
输入感测构件20可以直接形成在显示面板10上，或者可以单独地形成然后通过粘合层(例如，诸如光学透明粘合剂(OCA))结合到显示面板10。例如，输入感测构件20可以在形成显示面板10的工艺之后连续地形成。在这种情况下，粘合层可以不布置在输入感测构件20与显示面板10之间。虽然在图2中示出了输入感测构件20布置在显示面板10与光学功能构件30之间，但是在另一实施例中，输入感测构件20可以布置在光学功能构件30上。
光学功能构件30可以包括防反射层。防反射层可以减小从外部通过窗40朝向显示面板10入射的光(例如，外部光)的反射率。防反射层可以包括延迟器和偏振器。延迟器可以包括膜型延迟器或液晶型延迟器。延迟器可以包括半波(λ/2)延迟器和/或四分之一波(λ/4)延迟器。偏振器可以包括膜型偏振器或液晶型偏振器。膜型偏振器可以包括可拉伸的合成树脂膜，液晶型偏振器可以包括以合适的(例如，预定的)排列布置的液晶。延迟器和偏振器中的每个还可以包括保护膜。延迟器和偏振器本身或者延迟器和偏振器的保护膜可以被定义为防反射层的基体层。
在另一实施例中，防反射层可以包括黑矩阵和滤色器。可以通过考虑分别从显示面板10的像素发射的光的颜色来布置滤色器。在另一实施例中，防反射层可以包括相消干涉结构。相消干涉结构可以包括分别布置在不同层上的第一反射层和第二反射层。分别被第一反射层和第二反射层反射的第一反射光和第二反射光可以产生相消干涉，因此，可以减小外部光的反射率。
光学功能构件30可以包括透镜层。透镜层可以改善从显示面板10发射的光的发射效率，并且/或者可以减少颜色偏差。透镜层可以包括具有凹透镜形状或凸透镜形状的层，并且/或者可以包括彼此具有不同的折射率的多个层。光学功能构件30可以包括防反射层和透镜层两者，或者可以包括这些层中的一者。
显示面板10、输入感测构件20和光学功能构件30均可以包括开口。例如，如图2中所示，显示面板10、输入感测构件20和光学功能构件30可以分别包括第一开口至第三开口10H、20H和30H，第一开口至第三开口10H、20H和30H可以彼此叠置。第一开口至第三开口10H、20H和30H布置为与开口区域OA对应。在另一实施例中，显示面板10、输入感测构件20和光学功能构件30中的至少一个可以不包括开口。例如，显示面板10、输入感测构件20和光学功能构件30之中的一个或两个可以不包括开口。
组件50可以与开口区域OA对应。如图2中的实线所示，组件50可以布置在第一开口至第三开口10H、20H和30H内部，或者如图2中的虚线所示，组件50可以布置在显示面板10下方。
组件50可以包括电子元件。例如，组件50可以包括使用光或声音的电子元件。例如，电子元件可以包括诸如发射和/或接收光的红外传感器的传感器、接收光以捕获图像的相机、输出和感测光或声音以测量距离或识别指纹的传感器、输出光的小灯和/或输出声音的扬声器。在使用光的电子元件的情况下，电子元件可以使用各种波长带的光，例如，诸如可见光、红外线和/或紫外线。在实施例中，开口区域OA可以被理解为透射区域，从组件50输出到外部和/或从外部朝向电子元件行进的光和/或声音可以穿过透射区域。
在另一实施例中，在显示设备1用作智能手表或用于汽车的仪表板的情况下，组件50可以是例如诸如指示期望信息(例如，预定信息，例如，诸如车辆的速度等)的时钟指针或指针的构件。在显示设备1包括时钟指针或用于汽车的仪表板的情况下，组件50可以穿过窗40且可以暴露到外部，例如，使得窗40可以包括与开口区域OA对应的开口。
如上所述，组件50可以包括与显示面板10的各种功能相关的一个或更多个元件，或者可以包括诸如增加显示面板10的美感的附件的元件。
图3是根据实施例的显示面板10的平面图，图4是显示面板10的像素P的等效电路图。
参照图3，显示面板10包括显示区域DA、第一非显示区域NDA1和第二非显示区域NDA2。图3可以被理解为示出了显示面板10的基底100。例如，可以理解的是，基底100包括开口区域OA、显示区域DA、第一非显示区域NDA1和第二非显示区域NDA2。
显示面板10包括布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)的多个像素P。如图4中所示，每个像素P包括像素电路PC和连接到像素电路PC的作为显示元件的有机发光二极管OLED。像素电路PC包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。每个像素P可以从有机发光二极管OLED发射具有例如红光、绿光、蓝光或白光的光。
开关薄膜晶体管T2连接到扫描线SL和数据线DL，并且响应于通过扫描线SL输入的开关电压将数据电压传输到驱动薄膜晶体管T1。数据电压可以通过数据线DL输入。存储电容器Cst连接到开关薄膜晶体管T2和驱动电压线PL，并且存储与从开关薄膜晶体管T2传输的电压和供应到驱动电压线PL的第一电源电压ELVDD之间的差对应的电压。
驱动薄膜晶体管T1连接到驱动电压线PL和存储电容器Cst，并且可以响应于存储在存储电容器Cst中的电压来控制从驱动电压线PL流过有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流发射具有期望亮度(例如，某个亮度)的光。有机发光二极管OLED的对电极(例如，阴极)可以接收第二电源电压ELVSS。
虽然图4示出了像素电路PC包括两个薄膜晶体管和一个存储电容器的示例，但是本公开不限于此。例如，薄膜晶体管的数量和存储电容器的数量可以根据像素电路PC的结构或设计进行各种修改。
再次参照图3，第一非显示区域NDA1可以围绕开口区域OA(例如，围绕在开口区域OA的外围周围)。第一非显示区域NDA1包括其中未布置有诸如发光的有机发光二极管的显示元件的区域。信号线可以穿过第一非显示区域NDA1，或者下面更详细描述的凹部和坝可以布置在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)。信号线可以将信号提供到布置在开口区域OA周围(例如，围绕开口区域OA、与开口区域OA相邻或靠近开口区域OA)的像素P。扫描驱动器1100、数据驱动器1200、主电源线等可以布置在第二非显示区域NDA2处(例如，第二非显示区域NDA2中或第二非显示区域NDA2上)。扫描驱动器1100可以将扫描信号提供到每个像素P，数据驱动器1200可以将数据信号提供到每个像素P，主电源线可以提供第一电源电压ELVDD和第二电源电压ELVSS。虽然图3示出了数据驱动器1200布置为与基底100的一个侧面相邻，但是本公开不限于此，在另一实施例中，数据驱动器1200可以布置在与显示面板10的一侧上布置的垫(pad，或称为“焊盘”)电连接的柔性印刷电路板(FPCB)上。
图5是根据实施例的显示面板10的一部分的平面图，并且示出了布置在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)的信号线。
参照图5，像素P布置在开口区域OA周围(例如，围绕开口区域OA、与开口区域OA相邻或靠近开口区域OA)的显示区域DA处(例如，显示区域DA中或显示区域DA上)，第一非显示区域NDA1可以布置在开口区域OA与显示区域DA之间。
像素P可以彼此分隔开，并且开口区域OA位于像素P之间。像素P可以彼此竖直地(例如，在y方向上)分隔开，并且开口区域OA位于像素P之间，并且/或者像素P可以彼此水平地(例如，在x方向上)分隔开，并且开口区域OA位于像素P之间。
在被构造为将信号供应到像素P的信号线之中，与开口区域OA相邻(例如，邻近或围绕开口区域OA的外围)的信号线可以绕过开口区域OA(例如，可以在开口区域OA的外围周围延伸)。穿过显示区域DA的数据线DL中的一些可以在y方向上延伸以将数据信号提供到其间竖直地布置有开口区域OA的像素P，并且在第一非显示区域NDA1处(例如，在第一非显示区域NDA1中或在第一非显示区域NDA1上)可以沿着开口区域OA的边缘绕过(例如，可以在开口区域OA的外围的局部周围延伸)。穿过显示区域DA的扫描线SL中的一些可以在x方向上延伸以将扫描信号提供到其间水平地布置有开口区域OA的像素P，并且在第一非显示区域NDA1处(例如，在第一非显示区域NDA1中或在第一非显示区域NDA1上)可以沿着开口区域OA的边缘绕过(例如，可以在开口区域OA的外围的局部周围延伸)。
图6是根据实施例的显示面板10的一部分的平面图，并且示出了布置在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)的凹部R和坝DAM。另外，图6示出了布置在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)的对电极223。
至少一个坝DAM可以布置在开口区域OA与显示区域DA之间。凹部R可以布置在坝DAM与开口区域OA之间。在一些实施例中，坝DAM可以设置为多个，在这种情况下，凹部R可以布置在多个坝DAM之中的与开口区域OA相邻(例如，最靠近开口区域OA)的坝DAM的一侧上。如在本说明书中使用的，坝DAM表示相对于参考表面突出的元件，凹部R表示相对于参考表面凹入的元件。例如，参考表面可以包括布置在基底100上的绝缘层中的一个的顶表面。换句话说，坝DAM可以包括从第一绝缘层的顶表面突出的元件，凹部R可以包括在第一绝缘层的深度方向上凹入的元件。
因为凹部R与开口区域OA之间的区域是从其去除第一功能层222a和第二功能层222c(例如，见图7A)以及对电极223的区域，所以可以防止或基本上防止湿气、外部空气等通过开口区域OA的渗透。换句话说，第一功能层222a和第二功能层222c以及对电极223均可以包括透射孔TAH，透射孔TAH暴露开口区域OA和第一非显示区域NDA1的在开口区域OA周围(例如，围绕在开口区域OA的外围周围)的部分。例如，透射孔TAH可以暴露第一非显示区域NDA1的在凹部R与开口区域OA之间的部分。透射孔TAH的边界或侧壁可以被设计为与凹部R的内侧壁会合。
如下面更详细描述的，凹部R可以包括被构造为通过使用激光剥离工艺有效地去除第一功能层222a和第二功能层222c以及对电极223(例如，见图7A)的元件。
坝DAM和凹部R均可以具有在第一非显示区域NDA1处(例如，在第一非显示区域NDA1中或在第一非显示区域NDA1上)完全地围绕开口区域OA(例如，围绕在开口区域OA的外围周围)的环形形状。坝DAM和凹部R中的每个的直径可以比开口区域OA的直径大。在平面图中，均围绕开口区域OA(例如，围绕在开口区域OA的外围周围)的坝DAM和凹部R可以彼此相邻(例如，可以彼此邻近)。
图7A是沿着图6的线VII-VII'截取的根据实施例的显示面板10的像素P的剖视图。
参照图7A，像素电路PC和有机发光二极管OLED可以布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)。有机发光二极管OLED可以电连接到像素电路PC。
第一薄膜晶体管TFT和存储电容器Cst均可以定位在基底100之上，并且可以电连接到像素电极221。像素电路PC可以布置在基底100之上。有机发光二极管OLED可以布置在像素电路PC上。
基底100可以包括聚合物树脂或玻璃。在实施例中，基底100可以包括聚合物树脂(例如，诸如聚醚砜、聚芳酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚酰亚胺、聚碳酸酯、三乙酸纤维素和/或乙酸丙酸纤维素)，并且可以是柔性的。基底100可以包括具有SiO2作为主要成分的玻璃，或者可以包括树脂(例如，诸如增强塑料)，并且可以是刚性的。
缓冲层201可以形成在基底100上。缓冲层201可以防止或基本上防止杂质渗透到第一薄膜晶体管TFT的第一半导体层Act中。缓冲层201可以包括无机材料(例如，诸如氧化物或氮化物)、有机材料或有机/无机复合材料，并且可以具有包括无机材料和/或有机材料的单层结构或多层结构。在一些实施例中，阻挡层还可以包括在基底100与缓冲层201之间。在这种情况下，阻挡层可以阻挡或基本上阻挡外部空气的渗透。在实施例中，缓冲层201可以包括氧化硅(SiO2)或氮化硅(SiNx)。
像素电路PC可以布置在缓冲层201上。像素电路PC包括第一薄膜晶体管TFT和存储电容器Cst。第一薄膜晶体管TFT可以包括第一半导体层Act、第一栅电极GE、第一源电极SE和第一漏电极DE。图7A中所示的第一薄膜晶体管TFT可以与参照图4描述的驱动薄膜晶体管T1对应。虽然本实施例示出了其中第一栅电极GE布置在第一半导体层Act之上并且第一栅极绝缘层203位于第一栅电极GE与第一半导体层Act之间的顶栅型薄膜晶体管，但是在另一实施例中，第一薄膜晶体管TFT可以包括底栅型薄膜晶体管。
第一半导体层Act可以包括多晶硅(poly-Si)。然而，本公开不限于此，第一半导体层Act可以包括非晶硅、氧化物半导体或有机半导体。第一栅电极GE可以包括低电阻金属材料。第一栅电极GE可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。
第一半导体层Act与第一栅电极GE之间的第一栅极绝缘层203可以包括无机绝缘材料，例如，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。第一栅极绝缘层203可以包括包含上述材料中的一种或更多种的单层结构或多层结构。
第一源电极SE和第一漏电极DE可以包括具有合适的导电性(例如，优异的导电性)的材料。第一源电极SE和第一漏电极DE可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。在实施例中，第一源电极SE和第一漏电极DE可以包括Ti/Al/Ti的多层结构。
存储电容器Cst包括彼此叠置的底电极CE1和顶电极CE2，并且第二栅极绝缘层205位于底电极CE1与顶电极CE2之间。存储电容器Cst可以与第一薄膜晶体管TFT叠置。例如，如图7A中所示，第一薄膜晶体管TFT的第一栅电极GE可以用作存储电容器Cst的底电极CE1。然而，本公开不限于此，在另一实施例中，存储电容器Cst可以不与第一薄膜晶体管TFT叠置。
存储电容器Cst的顶电极CE2可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。在实施例中，顶电极CE2可以包括第一层和布置在第一层上的第二层，第一层包括钛(Ti)，第二层包括钼(Mo)。如下面更详细描述的，因为顶电极CE2的第一层可以与下面更详细描述的牺牲层并发地(例如，同时地)形成，并且可以包括与牺牲层的材料相同的材料，所以可以减少单独地形成牺牲层的附加工艺。
在另一实施例中，底电极CE1可以包括第一层和布置在第一层上的第二层，第一层包括钛(Ti)，第二层包括钼(Mo)。因为底电极CE1的第一层可以与下面更详细描述的牺牲层并发地(例如，同时地)形成，并且可以包括与牺牲层的材料相同的材料，所以可以减少单独地形成牺牲层的附加工艺。
第二栅极绝缘层205可以用作存储电容器Cst的电介质。第二栅极绝缘层205可以包括无机绝缘材料，例如，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。第二栅极绝缘层205可以包括包含上述材料中的一种或更多种的单层结构或多层结构。
存储电容器Cst可以被层间绝缘层207覆盖。层间绝缘层207可以包括无机绝缘材料，例如，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。层间绝缘层207可以包括包含上述材料中的一种或更多种的单层结构或多层结构。
包括第一薄膜晶体管TFT和存储电容器Cst的像素电路PC可以被平坦化层209覆盖。平坦化层209可以包括平坦或基本上平坦的(例如，近似平坦的)顶表面。平坦化层209可以包括有机绝缘材料，有机绝缘材料包括例如通用聚合物(诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。在实施例中，平坦化层209可以包括聚酰亚胺。在另一实施例中，平坦化层209可以包括无机绝缘材料，或者可以包括无机绝缘材料和有机绝缘材料。
像素电极221可以布置在平坦化层209上。像素电极221可以包括导电氧化物，例如，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)或氧化铝锌(AZO)。在另一实施例中，像素电极221可以包括反射层，反射层包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的复合物。在另一实施例中，像素电极221还可以包括在反射层上/下面的包括例如ITO、IZO、ZnO或In2O3的层。在这种情况下，例如，像素电极221可以具有ITO/Ag/ITO的堆叠结构。
像素限定层211可以布置在像素电极221上。像素限定层211可以包括暴露像素电极221的顶表面的开口，并且可以覆盖像素电极221的边缘(例如，相对边缘)。因此，像素限定层211可以限定像素P的发射区域。像素限定层211可以包括有机绝缘材料。例如，像素限定层211可以通过使用有机绝缘材料(例如，诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(HMDSO)和/或酚醛树脂)通过旋涂工艺等形成。
中间层222可以包括发射层222b。中间层222可以包括第一功能层222a和/或第二功能层222c，第一功能层222a在发射层222b下面，第二功能层222c在发射层222b上。发射层222b可以包括用于发射具有期望颜色(例如，某个颜色)的光的聚合物有机材料或低分子量有机材料。
第一功能层222a可以包括单层结构或多层结构。例如，在第一功能层222a包括聚合物材料的情况下，第一功能层222a可以包括具有单层结构的空穴传输层(HTL)，并且可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)或聚苯胺(PANI)。在第一功能层222a包括低分子量材料的情况下，第一功能层222a可以包括空穴注入层(HIL)和HTL。
可以省略第二功能层222c。例如，在第一功能层222a和发射层222b包括聚合物材料的情况下，可以形成第二功能层222c。第二功能层222c可以包括单层结构或多层结构。第二功能层222c可以包括电子传输层(ETL)和/或电子注入层(EIL)。
中间层222的发射层222b可以在显示区域DA处(例如，在显示区域DA中或在显示区域DA上)针对每个像素布置。发射层222b可以接触像素电极221的通过像素限定层211的开口暴露的顶表面。中间层222的第一功能层222a和第二功能层222c不仅可以形成在图7A的显示区域DA处(例如，图7A的显示区域DA中或图7A的显示区域DA上)，而且也可以形成在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)。
对电极223可以包括具有低逸出功的导电材料。例如，对电极223可以包括(半)透明层，(半)透明层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的合金。在另一实施例中，对电极223还可以包括在(半)透明层上的层，该层包括例如ITO、IZO、ZnO或In2O3。对电极223不仅可以形成在显示区域DA处(例如，显示区域DA中或显示区域DA上)，而且也可以形成在第一非显示区域NDA1处(例如，第一非显示区域NDA1中或第一非显示区域NDA1上)。中间层222和对电极223可以例如通过热沉积形成。
间隔件213可以形成在像素限定层211上。间隔件213可以包括例如诸如聚酰亚胺的有机绝缘材料。间隔件213可以包括与像素限定层211的材料不同的材料。在另一实施例中，间隔件213可以包括与像素限定层211的材料相同的材料。在这种情况下，像素限定层211和间隔件213可以在使用半色调掩模的掩模工艺期间并发地(例如，同时地)形成。在实施例中，像素限定层211和间隔件213可以包括聚酰亚胺。
覆盖层230可以布置在对电极223上。覆盖层230可以是被构造为保护对电极223的层，并且可以包括氟化锂(LiF)、无机材料和/或有机材料。然而，本公开不限于此，在另一实施例中，可以省略覆盖层230。
图7B是沿着图6的线VII-VII'截取的根据实施例的显示面板10的像素P的剖视图。在图7B中，因为相同的附图标记用于表示与图7A的元件相同或基本上相同的元件，所以可以不重复其冗余描述。
参照图7B，像素电路PC和有机发光二极管OLED可以布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)。有机发光二极管OLED可以电连接到像素电路PC。图7B的实施例与图7A的实施例的不同之处在于：像素电路PC包括包含氧化物半导体的薄膜晶体管和包含多晶硅的薄膜晶体管。
参照图7B，显示面板10的像素电路PC可以包括第一薄膜晶体管TFT和第二薄膜晶体管TFTo，第一薄膜晶体管TFT包括包含多晶硅的第一半导体层Act，第二薄膜晶体管TFTo包括包含氧化物半导体的第二半导体层Act'。
第一薄膜晶体管TFT包括第一半导体层Act、第一栅电极GE、第一源电极SE和第一漏电极DE。第一薄膜晶体管TFT与参照图7A描述的第一薄膜晶体管TFT相同或基本上相同，第一薄膜晶体管TFT的第一半导体层Act可以包括多晶硅。
本实施例包括第一层间绝缘层207a、第二层间绝缘层207b、第一平坦化层209a和第二平坦化层209b。另外，基底100可以具有多层结构。
基底100可以包括彼此顺序地堆叠的第一基体层101、第一无机阻挡层102、第二基体层103和第二无机阻挡层104。第一基体层101和第二基体层103均可以包括聚合物树脂。第一无机阻挡层102和第二无机阻挡层104可以包括被构造为防止或基本上防止杂质从外部的渗透的各种合适的阻挡层，可以包括例如诸如氧化硅(SiO2)、氮化硅(SiNx)和/或氮氧化硅(SiOxNy)的无机材料，并且可以具有单层结构或多层结构。
第二薄膜晶体管TFTo可以包括第二半导体层Act'、第二栅电极GE'、第二源电极SE'和第二漏电极DE'。第二薄膜晶体管TFTo还可以包括底栅电极GE”。
第二半导体层Act'可以布置在第一层间绝缘层207a上。换句话说，第二半导体层Act'可以布置在与第一半导体层Act的层不同的层处(例如，与第一半导体层Act的层不同的层中或与第一半导体层Act的层不同的层上)。第二半导体层Act'可以包括沟道区、源区和漏区。源区和漏区可以分别布置在沟道区的两个相对侧上。在实施例中，第二半导体层Act'可以包括氧化物半导体。例如，第二半导体层Act'可以包括诸如氧化Zn、氧化In-Zn和/或氧化Ga-In-Zn的氧化Zn类材料。作为另一示例，第二半导体层Act'可以包括在ZnO中包含金属(例如，诸如铟(In)、镓(Ga)和/或锡(Sn))的In-Ga-Zn-O(IGZO)、In-Sn-Zn-O(ITZO)或In-Ga-Sn-Zn-O(IGTZO)半导体。
第二半导体层Act'的源区和漏区可以通过调节氧化物半导体的载流子浓度并使源区和漏区导电来形成。例如，第二半导体层Act'的源区和漏区可以经由使用氢(H)类气体、氟(F)类气体或它们的组合在氧化物半导体上进行等离子体处理通过增加载流子浓度来形成。
第二栅电极GE'可以与第二半导体层Act'的沟道区叠置。第三栅极绝缘层206可以布置在第二半导体层Act'与第二栅电极GE'之间。换句话说，第二栅电极GE'可以通过第三栅极绝缘层206来与第二半导体层Act'绝缘。虽然图7B示出了第三栅极绝缘层206设置在基底100的整个顶表面之上，但是本公开不限于此，第三栅极绝缘层206可以沿着第二栅电极GE'的形状被图案化。
第二栅电极GE'可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。在本实施例中，第二栅电极GE'可以包括第一层GE1'和第二层GE2'。第一层GE1'可以包括钛(Ti)，第二层GE2'可以包括钼(Mo)。在这种情况下，第一层GE1'的厚度(例如，在与基底100的顶表面垂直或基本上垂直的方向上的厚度)可以比第二层GE2'的厚度小。在实施例中，第一层GE1'的厚度可以是约
Figure BDA0003005361090000171
至约
Figure BDA0003005361090000172
如下面更详细描述的，因为第一层GE1'可以通过使用与下面更详细描述的牺牲层的材料相同的材料与牺牲层并发地(例如，同时地)形成，所以可以减少单独地形成牺牲层的附加工艺。
第三栅极绝缘层206可以包括包含例如氧化物或氮化物的无机材料。例如，第三栅极绝缘层206可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。第二栅电极GE'可以布置在第三栅极绝缘层206上，可以包括钼(Mo)、铜(Cu)和钛(Ti)中的至少一种，并且可以包括单层结构或多层结构。
底栅电极GE”可以布置在第二半导体层Act'下方，以与第二半导体层Act'的沟道区叠置。底栅电极GE”可以布置在与存储电容器Cst的顶电极CE2的层相同的层处(例如，相同的层中或相同的层上)。第一层间绝缘层207a可以布置在底栅电极GE"与第二半导体层Act'之间。
第二层间绝缘层207b可以覆盖第二薄膜晶体管TFTo的第二栅电极GE'，并且可以布置在基底100的顶表面之上。第二源电极SE'和第二漏电极DE'可以布置在第二层间绝缘层207b上。
第一层间绝缘层207a和第二层间绝缘层207b可以包括包含例如氧化物或氮化物的无机材料。例如，第一层间绝缘层207a和第二层间绝缘层207b中的每个可以包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。
第二源电极SE'和第二漏电极DE'可以通过穿过第二层间绝缘层207b和第三栅极绝缘层206的接触孔分别接触第二半导体层Act'的源区和漏区。第二源电极SE'和第二漏电极DE'可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。
因为包括包含多晶硅的半导体层的薄膜晶体管具有高可靠性，所以薄膜晶体管可以用作驱动薄膜晶体管以实现高质量的显示面板。
因为氧化物半导体具有高载流子迁移率和低漏电流，所以即使当驱动时间长时，电压降也可以不大。换句话说，因为即使在低频驱动期间图像根据电压降的颜色变化也可以不大，所以显示面板可以以低频驱动。因为氧化物半导体可以如上所述地具有低漏电流，所以可以防止或基本上防止漏电流，因此，可以通过采用氧化物半导体作为除了驱动薄膜晶体管之外的其它薄膜晶体管中的至少一种来减小功耗。
第一平坦化层209a和第二平坦化层209b可以设置在第二层间绝缘层207b上。因此，因为诸如布线的导电图案可以形成在第一平坦化层209a与第二平坦化层209b之间，所以可以提供高集成度。
第一平坦化层209a可以布置为覆盖像素电路PC。第二平坦化层209b可以布置在第一平坦化层209a上，并且可以具有平坦或基本上平坦的顶表面，使得像素电极221可以形成为平坦或基本上平坦的。第一平坦化层209a和第二平坦化层209b可以包括有机材料或无机材料，并且可以具有单层结构或多层结构。第一平坦化层209a和第二平坦化层209b可以包括例如通用聚合物(诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物或乙烯醇类聚合物。第一平坦化层209a和第二平坦化层209b可以包括无机绝缘材料，例如，诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)。在形成第一平坦化层209a和第二平坦化层209b的同时，为了提供平坦或基本上平坦的顶表面，可以在形成第一平坦化层209a和第二平坦化层209b之后在其顶表面上进行化学机械抛光。
有机发光二极管OLED可以布置在第二平坦化层209b上。有机发光二极管OLED的像素电极221可以通过布置在第一平坦化层209a上的连接金属CM连接到像素电路PC。
连接金属CM可以布置在第一平坦化层209a与第二平坦化层209b之间。连接金属CM可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料，并且可以包括包含上述材料中的一种或更多种的单层结构或多层结构。例如，在一些实施例中，连接金属CM可以具有Ti/Al/Ti的多层结构。
图8是根据实施例的显示面板10的剖视图，图9是显示面板10的其处(例如，其中或其上)布置有凹部R的区域X的放大剖视图。图8可以与沿着图6的线IX-IX'截取的显示面板10的剖面对应，图9是图8的区域X的放大剖视图。
参照图8，显示面板10包括开口区域OA、显示区域DA以及位于开口区域OA与显示区域DA之间的第一非显示区域NDA1。显示面板10可以包括与开口区域OA对应的第一开口10H。
如图8中所示，在一些实施例中，显示面板10可以采用(例如，可以包括)图7B中所示的像素电路PC。虽然图8为了便于说明和其相关描述示出了采用(例如，包括)图7B中所示的像素电路PC的显示面板10的实施例，但是本公开不限于此。
参照图8的显示区域DA，第一薄膜晶体管TFT、第二薄膜晶体管TFTo和存储电容器Cst可以布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)。
绝缘层201至绝缘层209b可以布置在第一薄膜晶体管TFT和第二薄膜晶体管TFTo的半导体层和电极之间以及存储电容器Cst的电极之间。像素电极221、中间层222、对电极223和覆盖层230可以布置在显示区域DA处(例如，显示区域DA中或显示区域DA上)，像素电极221可以电连接到像素电路PC。上述元件与参照图7B描述的元件相同或基本上相同，因此，可以不重复其冗余描述。
包括像素电极221、中间层222和对电极223的显示元件可以被薄膜封装层300覆盖。薄膜封装层300可以包括至少一个有机封装层和至少一个无机封装层。例如，如图8中所示，在一些实施例中，薄膜封装层300可以包括第一无机封装层310和第二无机封装层330以及在第一无机封装层310与第二无机封装层330之间的有机封装层320。然而，本公开不限于此，在另一实施例中，有机封装层的数量、无机封装层的数量和堆叠顺序(例如，堆叠次序)可以根据需要或期望进行各种修改。
第一无机封装层310和第二无机封装层330可以包括例如诸如氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnO)的至少一种无机绝缘材料，并且可以通过化学气相沉积(CVD)等形成。有机封装层320可以包括例如聚合物类材料。聚合物类材料可以包括例如硅类树脂、丙烯酸类树脂、环氧类树脂、聚酰亚胺和/或聚乙烯。
参照图8的第一非显示区域NDA1，第一非显示区域NDA1可以包括第一子非显示区域SNDA1和第二子非显示区域SNDA2。第一子非显示区域SNDA1可以相对靠近(例如，可以邻近)显示区域DA，第二子非显示区域SNDA2可以相对靠近(例如，可以邻近)开口区域OA或第一开口10H。例如，第一子非显示区域SNDA1可以在第二子非显示区域SNDA2与显示区域DA之间，第二子非显示区域SNDA2可以在第一子非显示区域SNDA1与开口区域OA或第一开口10H之间。
第一子非显示区域SNDA1可以包括参照图5描述的数据线DL穿过(例如，延伸穿过)的区域。图8中所示的数据线DL可以与绕过开口区域OA(例如，在开口区域OA的外围周围延伸)的数据线对应。第一子非显示区域SNDA1可以包括数据线DL穿过的绕行区域或布线区域。
在一些实施例中，如图8所示，数据线DL可以交替地布置，并且绝缘层位于数据线DL之间。在另一实施例中，数据线DL可以布置在彼此相同的绝缘层处(例如，彼此相同的绝缘层中或彼此相同的绝缘层上)。在彼此相邻(例如，彼此邻近)的数据线DL竖直地布置并且绝缘层位于数据线DL之间的情况下，可以减小彼此相邻(例如，彼此邻近)的数据线DL之间的间隔(例如，间距)，并且可以减小第一非显示区域NDA1的宽度。虽然图8示出了数据线DL布置在第一子非显示区域SNDA1处(例如，第一子非显示区域SNDA1中或第一子非显示区域SNDA1上)，但是参照图5描述的绕过开口区域OA(例如，在开口区域OA的外围周围延伸)的扫描线SL也可以布置在第一子非显示区域SNDA1处(例如，第一子非显示区域SNDA1中或第一子非显示区域SNDA1上)。
第二子非显示区域SNDA2可以是其中去除基底100与薄膜封装层300之间的有机材料的区域，并且可以包括其处(例如，其中或其上)布置有凹部R和坝DAM的区域。凹部R相对于参考表面凹入，坝DAM从参考表面突出。在实施例中，如图8中所示，凹部R和坝DAM可以相对于第三栅极绝缘层206的用作参考表面的顶表面设置。
参照图8和图9的第二子非显示区域SNDA2，凹部R可以相对于第三栅极绝缘层206的顶表面206s凹入，坝DAM可以从第三栅极绝缘层206的顶表面206s突出。
凹部R可以通过去除第三栅极绝缘层206的一部分来形成。虽然图8和图9示出了凹部R未形成在第一层间绝缘层207a中，但是本公开不限于此。例如，在另一实施例中，凹部R可以通过去除第三栅极绝缘层206的一部分和第一层间绝缘层207a的一部分来形成。
坝DAM可以包括彼此堆叠的多个层。例如，坝DAM可以包括彼此堆叠的第一层251、第二层253和第三层255。第一层251可以布置在与第二层间绝缘层207b的层相同的层处(例如，相同的层中或相同的层上)，并且可以包括与第二层间绝缘层207b的材料相同的材料。第二层253可以布置在第一层251上，可以布置在与第一平坦化层209a的层相同的层处(例如，相同的层中或相同的层上)，并且可以包括与第一平坦化层209a的材料相同的材料。第三层255可以布置在第二层253上，可以布置在与第二平坦化层209b的层相同的层处(例如，相同的层中或相同的层上)，并且可以包括与第二平坦化层209b的材料相同的材料。坝DAM可以包括被构造为在形成薄膜封装层300的有机封装层320的同时控制有机封装层320的流动的元件。
坝DAM和凹部R可以连续地布置。例如，坝DAM的底端的一个侧壁DAMsw可以与凹部R的一个侧壁Rsw协作地构成一个表面。换句话说，坝DAM的底端的一个侧壁DAMsw可以与凹部R的一个侧壁Rsw会合(例如，可以接触凹部R的一个侧壁Rsw或可以从凹部R的一个侧壁Rsw延伸)。
第一功能层222a、第二功能层222c、对电极223和覆盖层230均可以从显示区域DA延伸，以布置在坝DAM和凹部R的顶表面上。第一功能层222a和第二功能层222c可以被称为子层222'。
子层222'、对电极223和覆盖层230可以不设置在凹部R的其处(例如，其中或其上)未布置有坝DAM的另一侧上。子层222'、对电极223和覆盖层230可以包括暴露开口区域OA和第一非显示区域NDA1的一部分的透射孔TAH。透射孔TAH的面积可以比开口区域OA的面积大。透射孔TAH的端部可以与凹部R的其上未布置有坝DAM的端部对应(例如，可以设置在凹部R的其上未布置有坝DAM的端部处)。
当凹部R的侧壁Rsw之中的较靠近显示区域DA的侧壁是第一侧壁时，第一侧壁可以与坝的侧壁DAMsw会合，当凹部R的侧壁Rsw之中的较靠近开口区域OA的侧壁是第二侧壁时，透射孔TAH的端部可以布置在第二侧壁上(例如，可以由第二侧壁限定)。
在均包含有机材料的第一功能层222a和第二功能层222c完全地形成在第一非显示区域NDA1中以延伸到开口区域OA的情况下，由于有机材料的特性，湿气会通过第一功能层222a和第二功能层222c朝向显示区域DA处(例如，显示区域DA中或显示区域DA上)的有机发光二极管OLED渗透。
因此，本实施例通过基于凹部R在包括有机材料的第一功能层222a和第二功能层222c中形成透射孔TAH来防止或基本上防止湿气渗透到显示区域DA中。
如图8中所示，第一无机封装层310可以完全地覆盖显示区域DA和第一非显示区域NDA1。在第一非显示区域NDA1中，第一无机封装层310可以完全且连续地覆盖坝DAM和凹部R的内部。第一功能层222a和第二功能层222c、对电极223以及覆盖层230的堆叠体可以布置在凹部R的底表面上，第一无机封装层310可以覆盖该堆叠体。
有机封装层320可以通过涂覆单体然后使单体硬化来形成。单体的流动可以由坝控制。例如，如图8和图9中所示，有机封装层320的端部可以布置在坝DAM的一侧上。
与第一无机封装层310类似，第二无机封装层330可以完全且连续地覆盖凹部R的内表面。第二无机封装层330的一部分可以在第二子非显示区域SNDA2处(例如，第二子非显示区域SNDA2中或第二子非显示区域SNDA2上)直接接触第一无机封装层310。第二无机封装层330可以在凹部R内部直接接触第一无机封装层310。此外，第一无机封装层310和第二无机封装层330可以在坝DAM的顶表面上彼此接触。
第一无机封装层310可以在凹部R与开口区域OA之间的第二子非显示区域SNDA2处(例如，第二子非显示区域SNDA2中或第二子非显示区域SNDA2上)直接接触作为其下方的无机绝缘层的第三栅极绝缘层206。换句话说，在本实施例中，因为有机材料层未布置在凹部R与开口区域OA之间的区域处(例如，凹部R与开口区域OA之间的区域中或凹部R与开口区域OA之间的区域上)，所以可以防止或基本上防止湿气朝向显示区域DA处(例如，显示区域DA中或显示区域DA上)的有机发光二极管OLED的渗透。
图10A至图10H是顺序地示出根据实施例的制造显示面板10的方法的剖视图。
参照图10A，在显示区域DA处(例如，在显示区域DA中或在显示区域DA上)形成像素电路PC，在第一非显示区域NDA1处(例如，在第一非显示区域NDA1中或在第一非显示区域NDA1上)形成金属层ML。在实施例中，像素电路PC可以包括第一薄膜晶体管TFT和第二薄膜晶体管TFTo，第一薄膜晶体管TFT包括多晶硅，第二薄膜晶体管TFTo包括氧化物半导体。
可以在形成像素电路PC的元件的同时并发地(例如，同时地)形成金属层ML。例如，金属层ML可以包括与第二栅电极GE'的材料相同的材料，并且可以与第二栅电极GE'并发地(例如，同时地)形成。金属层ML可以包括包含例如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的导电材料。
在本实施例中，金属层ML可以包括彼此堆叠的牺牲层ML1和顶层ML2，使得顶层ML2在牺牲层ML1上。在这种情况下，牺牲层ML1可以包括钛(Ti)，顶层ML2可以包括钼(Mo)。另外，牺牲层ML1的厚度可以是约
Figure BDA0003005361090000231
至约
Figure BDA0003005361090000232
这可以适合于激光剥离工艺。
参照图10B，可以通过蚀刻作为覆盖金属层ML的绝缘层的第二层间绝缘层207b以暴露金属层ML来形成第一开口207op。在这种情况下，可以形成坝DAM的第一层251，可以在金属层ML周围(例如，邻近金属层ML的端部)形成凹部R。可以通过在当蚀刻第一开口207op时过蚀刻第一开口207op来形成凹部R。换句话说，可以在去除第三栅极绝缘层206的一部分时形成凹部R，第三栅极绝缘层206是第二层间绝缘层207b下面的绝缘层。凹部R可以包括被构造为促进下面更详细描述的有机材料的断开的元件。因为可以并发地(例如，同时地)形成坝DAM的第一层251和凹部R，所以坝DAM的一个侧壁和凹部R的内壁可以构成一个表面。
参照图10C，可以在形成第一平坦化层209a的同时形成坝DAM的第二层253，可以在形成第二平坦化层209b的同时形成坝DAM的第三层255。通过在基底100的整个表面上涂覆有机材料并对有机材料进行光硬化和图案化，可以并发地(例如，同时地)形成第一平坦化层209a和坝DAM的第二层253。类似地，通过在基底100的整个表面上涂覆有机材料并对有机材料进行光硬化和图案化，可以并发地(例如，同时地)形成第二平坦化层209b和坝DAM的第三层255。
参照图10D，通过去除金属层ML的顶层ML2暴露牺牲层ML1。为了减少掩模工艺，金属层ML可以与第二薄膜晶体管TFTo的第二栅电极GE'并发地(例如，同时地)形成。
可以期望第二栅电极GE'具有足够的厚度范围以降低其电阻值。在这种情况下，具有与第二栅电极GE'的厚度相同或基本上相同的厚度的金属层ML会不适合用作用于激光剥离工艺的牺牲层。因此，通过去除金属层ML的顶层ML2且仅留下金属层ML的牺牲层ML1，可以改善(例如，可以优化)激光剥离工艺。
在这种情况下，可以在与形成像素电极221的工艺相同的工艺期间执行去除顶层ML2的工艺。换句话说，当在基底100的整个表面上形成构成像素电极221的电极层然后对电极层图案化以形成像素电极221时，可以并发地(例如，同时地)蚀刻顶层ML2。
参照图10E，在基底100的整个表面之上顺序地形成中间层222、对电极223和覆盖层230。中间层222的发射层222b(例如，见图7B)可以形成为与像素电极221对应。可以在牺牲层ML1上顺序地堆叠中间层222的第一功能层222a和第二功能层222c、对电极223和覆盖层230。
可以从基底100的底表面朝向牺牲层ML1照射激光LASER。换句话说，激光LASER可以在基底100的厚度方向上从基底100的底表面行进，并且可以照射到牺牲层ML1的底表面。在实施例中，激光LASER可以具有红外波长。在激光LASER包括红外线的情况下，因为基底100和绝缘层201至绝缘层206的透射率可以是80％至90％或更大，所以激光LASER可以有效地到达牺牲层ML1。
因为牺牲层ML1包括不透明金属，所以牺牲层ML1可以吸收激光LASER。因此，会发生牺牲层ML1的热膨胀，可以从绝缘层201至绝缘层206剥离激光LASER照射到的牺牲层ML1。
当剥离牺牲层ML1的一部分时，可以一起去除布置在被剥离的牺牲层ML1上的第一功能层222a、第二功能层222c、对电极223和覆盖层230。因此，如图10F中所示，可以形成透射孔TAH，使得透射孔TAH包括第一功能层222a、第二功能层222c、对电极223和覆盖层230的开口。因为凹部R形成在牺牲层ML1周围(例如，邻近牺牲层ML1形成)，所以由于凹部R与牺牲层ML1之间的台阶差会发生(例如，会容易地发生)第一功能层222a、第二功能层222c、对电极223和覆盖层230的断开。
牺牲层ML1的材料的熔点可以比对电极223的材料的熔点高。例如，在实施例中，牺牲层ML1可以包括钛(Ti)，对电极223可以包括银(Ag)。在牺牲层ML1包括银(Ag)(其会是与对电极223的材料相同的材料)的情况下，牺牲层ML1会在牺牲层ML1上的对电极223熔化之前剥离，因此牺牲层ML1会与对电极223的Ag结合以当做异物。
在本实施例中，因为牺牲层ML1包括具有比对电极223的熔点高的熔点的材料，所以对电极223可以首先熔化，然后牺牲层ML1可以剥离，因此，可以不出现或可以减少诸如Ag颗粒的异物。
然而，本公开不限于此，在一些实施例中，可以期望牺牲层ML1包括与像素电极221的材料相同的材料，例如以简化工艺，在这种情况下，牺牲层ML1可以包括与像素电极221的材料相同的材料。然而，因为在像素电极221包括Ag的情况下会发生上述问题，所以根据本实施例的牺牲层ML1可以包括与薄膜晶体管(例如，第二薄膜晶体管TFTo)的栅电极(例如，第二栅电极GE')的材料相同的材料，以防止或基本上防止上述问题发生。
参照图10G，可以形成薄膜封装层300。可以在基底100的整个表面上形成第一无机封装层310和第二无机封装层330。有机封装层320可以布置在坝DAM外部。
第一无机封装层310可以在透射孔TAH内部直接接触第三栅极绝缘层206，第三栅极绝缘层206是无机绝缘层。第二无机封装层330可以在透射孔TAH内部直接接触第一无机封装层310。
参照图10H，可以通过沿着切割线CL去除基底100(例如，基底100的部分)和基底100上方的绝缘层(例如，基底100上方的绝缘层的部分)来形成第一开口10H。在本实施例中，因为第一功能层222a、第二功能层222c和覆盖层230均可以包括有机材料且不通过第一开口10H的侧壁暴露，所以可以防止或基本上防止湿气通过第一开口10H的渗透。
在根据一个或更多个示例实施例的显示面板中，可以通过激光剥离工艺去除在开口周围(例如，围绕开口)的有机材料层，并且可以防止或基本上防止例如诸如外部湿气的异物对显示元件的损坏。然而，本公开的方面和特征不限于此。
虽然已经描述了一些示例实施例，但是本领域技术人员将容易地理解的是，在不脱离本公开的精神和范围的情况下，可以在示例实施例中进行各种修改。将理解的是，除非另外描述，否则每个实施例内的特征或方面的描述通常应被认为可以用于其它实施例中的其它类似特征或方面。因此，如对于本领域普通技术人员来说将明显的是，除非另外明确地说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，将理解的是，前述是各种示例实施例的说明，并且不将被解释为限于在此所公开的特定示例实施例，并且对所公开的示例实施例的各种修改以及其它示例实施例旨在包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。

Claims (20)

1.一种显示面板，所述显示面板包括：
基底，包括开口区域、显示区域和非显示区域，所述显示区域围绕所述开口区域，并且所述非显示区域位于所述开口区域与所述显示区域之间；
多个显示元件，位于所述基底的所述显示区域处，所述多个显示元件中的每个包括像素电极、所述像素电极上的发射层和所述发射层上的对电极；
薄膜封装层，覆盖所述多个显示元件，并且包括第一无机封装层、有机封装层和第二无机封装层；
坝，位于所述非显示区域处，并且从第一绝缘层的顶表面突出；以及
凹部，位于所述开口区域与所述坝之间，并且在所述第一绝缘层的深度方向上凹入，
其中，所述坝的侧壁与所述凹部的侧壁之中的第一侧壁会合，所述第一侧壁与所述显示区域相邻。
2.根据权利要求1所述的显示面板，所示显示面板还包括：
位于所述像素电极与所述发射层之间的第一功能层和位于所述发射层与所述对电极之间的第二功能层中的至少一个，
其中，所述对电极以及所述第一功能层和所述第二功能层中的所述至少一个从所述显示区域延伸到所述非显示区域以定位在所述凹部内部，并且包括暴露所述非显示区域的一部分的透射孔。
3.根据权利要求2所述的显示面板，其中，所述透射孔的侧壁与所述凹部的所述侧壁之中的第二侧壁会合，所述第二侧壁与所述开口区域相邻。
4.根据权利要求2所述的显示面板，所述显示面板还包括位于所述对电极上的覆盖层，
其中，所述覆盖层位于所述坝的顶部部分上，并且位于所述凹部内部。
5.根据权利要求1所述的显示面板，所述显示面板还包括像素电路，所述像素电路包括位于所述基底的所述显示区域处的至少一个薄膜晶体管，并且电连接到所述像素电极。
6.根据权利要求5所述的显示面板，其中，所述至少一个薄膜晶体管包括包含多晶硅的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管。
7.根据权利要求6所述的显示面板，其中，所述第二薄膜晶体管的第二栅电极包括彼此堆叠的第一层和第二层，所述第一层包括钛，并且所述第二层包括钼。
8.根据权利要求5所述的显示面板，其中，所述至少一个薄膜晶体管的栅电极包括第一层和堆叠在所述第一层上的第二层。
9.根据权利要求8所述的显示面板，其中，所述第一层包括钛，并且所述第二层包括钼。
10.根据权利要求9所述的显示面板，其中，所述第一层的厚度在从
Figure FDA0003005361080000021
至
Figure FDA0003005361080000022
的范围内。
11.一种显示设备，所示显示设备包括：
显示面板，所述显示面板包括：基底，包括开口区域、显示区域和非显示区域，所述开口区域与所述显示面板的第一开口对应，所述显示区域围绕所述开口区域，并且所述非显示区域位于所述开口区域与所述显示区域之间；多个显示元件，位于所述基底的所述显示区域处，所述多个显示元件中的每个包括像素电极、所述像素电极上的发射层和所述发射层上的对电极；薄膜封装层，覆盖所述多个显示元件，并且包括第一无机封装层、有机封装层和第二无机封装层；坝，位于所述非显示区域处，并且从第一绝缘层的顶表面突出；以及凹部，位于所述开口区域与所述坝之间，并且在所述第一绝缘层的深度方向上凹入；以及
组件，定位为与所述第一开口对应，
其中，所述坝的侧壁与所述凹部的侧壁之中的第一侧壁会合，所述第一侧壁与所述显示区域相邻。
12.根据权利要求11所述的显示设备，所述显示设备还包括：
输入感测构件，位于所述显示面板之上；以及
光学功能构件，位于所述输入感测构件上，
其中，所述输入感测构件和所述光学功能构件中的至少一个包括与所述第一开口对应的开口。
13.根据权利要求11所述的显示设备，其中，所述组件定位在所述第一开口内部。
14.根据权利要求11所述的显示设备，其中，所述组件包括相机。
15.根据权利要求11所述的显示设备，所示显示设备还包括：
位于所述像素电极与所述发射层之间的第一功能层和位于所述发射层与所述对电极之间的第二功能层中的至少一个，
其中，所述对电极以及所述第一功能层和所述第二功能层中的所述至少一个从所述显示区域延伸到所述非显示区域以定位在所述凹部内部，并且包括暴露所述非显示区域的一部分的透射孔。
16.根据权利要求15所述的显示设备，所示显示设备还包括位于所述对电极上的覆盖层，
其中，所述覆盖层连续地定位在所述坝和所述凹部之上。
17.根据权利要求11所述的显示设备，所示显示设备还包括像素电路，所述像素电路包括位于所述基底的显示区域处的至少一个薄膜晶体管，并且电连接到所述像素电极。
18.根据权利要求17所述的显示设备，其中，所述至少一个薄膜晶体管的栅电极包括第一层和第二层，所述第一层包括钛，并且所述第二层包括钼。
19.根据权利要求18所述的显示设备，其中，所述第一层的厚度在从
Figure FDA0003005361080000031
至
Figure FDA0003005361080000032
的范围内。
20.根据权利要求17所述的显示设备，其中，所述至少一个薄膜晶体管包括包含多晶硅的第一薄膜晶体管和包含氧化物半导体的第二薄膜晶体管。
CN202110360508.2A 2020-04-29 2021-04-02 显示面板和包括其的显示设备 Pending CN113571657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0052889 2020-04-29
KR1020200052889A KR20210134172A (ko) 2020-04-29 2020-04-29 표시 패널 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN113571657A true CN113571657A (zh) 2021-10-29

Family

ID=75477887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110360508.2A Pending CN113571657A (zh) 2020-04-29 2021-04-02 显示面板和包括其的显示设备

Country Status (4)

Country Link
US (2) US11569320B2 (zh)
EP (1) EP3905359B1 (zh)
KR (1) KR20210134172A (zh)
CN (1) CN113571657A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207245A (zh) * 2022-07-04 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4401531A1 (en) * 2023-01-11 2024-07-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102120889B1 (ko) * 2013-05-21 2020-06-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10205122B2 (en) 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102457252B1 (ko) 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR20180042884A (ko) 2016-10-18 2018-04-27 에프엔에스테크 주식회사 LLO(Laser Lift-Off) 공정 전 OLED 캐리어 글라스 기판 후면 세정 장치
KR102448095B1 (ko) 2017-09-08 2022-09-29 삼성디스플레이 주식회사 표시 장치, 표시 장치 제조 방법, 및 전극 형성 방법
JP2019066517A (ja) 2017-09-28 2019-04-25 株式会社ジャパンディスプレイ 表示装置
KR102405146B1 (ko) 2018-02-08 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN109065743B (zh) * 2018-07-09 2021-04-23 武汉华星光电半导体显示技术有限公司 Oled显示面板
US10541380B1 (en) * 2018-08-30 2020-01-21 Samsung Display Co., Ltd. Display device with substrate comprising an opening and adjacent grooves
KR102663899B1 (ko) * 2018-09-28 2024-05-09 삼성디스플레이 주식회사 표시 패널
KR20200041420A (ko) 2018-10-11 2020-04-22 삼성디스플레이 주식회사 표시 패널
KR102530811B1 (ko) * 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
CN110120464B (zh) 2019-05-27 2022-01-28 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110032014B (zh) * 2019-05-31 2022-01-25 厦门天马微电子有限公司 一种显示面板及显示装置
CN110429118A (zh) 2019-07-31 2019-11-08 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115207245A (zh) * 2022-07-04 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
US11569320B2 (en) 2023-01-31
EP3905359A1 (en) 2021-11-03
US20210343810A1 (en) 2021-11-04
KR20210134172A (ko) 2021-11-09
US11943975B2 (en) 2024-03-26
EP3905359B1 (en) 2023-11-15
US20230180541A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US11411199B2 (en) Display panel including multiple areas with a separator disposed therebetween
EP3706184B1 (en) Display panel
CN111755477A (zh) 显示面板
CN111755474A (zh) 显示设备
US11943975B2 (en) Method of manufacturing a display panel using a sacrificial layer
US20230134755A1 (en) Display apparatus
US11716878B2 (en) Display panel and method of manufacturing the same
US11889720B2 (en) Display apparatus including a groove disposed in the middle area while surrounding the first hole in the transmission area
CN112736114A (zh) 显示设备及其制造方法
US20240215298A1 (en) Display apparatus
CN112103311A (zh) 显示设备
US11616215B2 (en) Display apparatus
CN113066826A (zh) 显示设备和制造显示设备的方法
US11889744B2 (en) Display panel and method of manufacturing the same
US11469400B2 (en) Display device and method of manufacturing display device
US20240244942A1 (en) Display panel and method of manufacturing the same
US20220190295A1 (en) Display apparatus
US20240107815A1 (en) Display apparatus and method of manufacturing the same
US20240237398A9 (en) Display apparatus and method of manufacturing the same
US20240237429A1 (en) Display panel
US20240016039A1 (en) Display device and method of manufacturing the same
CN115132782A (zh) 显示面板和制造显示面板的方法
CN113066824A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination