CN113571434A - 一种新型的面板级封装方法及结构 - Google Patents

一种新型的面板级封装方法及结构 Download PDF

Info

Publication number
CN113571434A
CN113571434A CN202110632285.0A CN202110632285A CN113571434A CN 113571434 A CN113571434 A CN 113571434A CN 202110632285 A CN202110632285 A CN 202110632285A CN 113571434 A CN113571434 A CN 113571434A
Authority
CN
China
Prior art keywords
metal
metal layer
layer
chip
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110632285.0A
Other languages
English (en)
Other versions
CN113571434B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huayu Huayuan Electronic Technology Shenzhen Co ltd
Original Assignee
Huayu Huayuan Electronic Technology Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huayu Huayuan Electronic Technology Shenzhen Co ltd filed Critical Huayu Huayuan Electronic Technology Shenzhen Co ltd
Priority to CN202110632285.0A priority Critical patent/CN113571434B/zh
Publication of CN113571434A publication Critical patent/CN113571434A/zh
Application granted granted Critical
Publication of CN113571434B publication Critical patent/CN113571434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明一种新型的面板级封装方法：步骤1，提供一张载体；步骤2，在载体表面形成一层可剥离层，可剥离层上覆盖第一金属层；步骤3，第一金属层与第二金属层互相电导通，或者第一金属层与第三金属层互相电导通；步骤4，在第一金属层表面形成多个金属基岛，以及金属基岛之间的导电引线，导电引线与四面包围导体实现电互联；步骤5，一部分金属基岛上设置芯片，另一部分金属基岛上设置芯片电极的引出承接盘；步骤6，导电引线的主连接线部分，设置在产品切割道上；步骤7，在第一金属层表面，进行面板级塑封；步骤8，在塑封料表面压上一层第四金属层，第四金属层与四面包围导体电连接，形成静电屏蔽笼，保护芯片的安全。

Description

一种新型的面板级封装方法及结构
技术领域
本发明涉及面板级封装技术领域，尤其涉及一种新型的面板级封装方法及结构。
背景技术
随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。随着芯片的不断小型化、集成化，芯片的引脚越来越多，尺寸越来越小，集成电路领域对封装技术的要求也越来越高。传统的封装采用的是引线框架、贴片、打线(即wire donding)等，这种传统封装工艺存在效率低、成本高的缺点，因此面板级封装应运而生，面板级封装是通过印制电路板PCB或者封装基板的工艺流程替代传统的打线工艺提升整体的功率密度、电流耐受能力等。但是，现有的面板级封装的工艺流程中，除了封装段的流程贴片、塑封外，产品还要经历PCB或者封装基板工艺中的干、湿法流程，如图形、孔金属化等，同时湿法流程中必须对板件进行烘干处理，如上的干湿切换流程等非常容易产生静电。同时静电作为功率器件半导体封装制程中的主要影响，静电的存在会导致芯片出现过电应力损伤，直接失效或者间接失效，因此防静电做为面板级封装的重要课题之一，会影响封装制程中的芯片成活率、产品良率及产品长期使用的可靠及稳定性。
可见，现有的面板级封装工艺流程中，存在以下缺陷：
(1)干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效。
(2)由于静电产生，导致芯片产品不良率高，产品长期使用的可靠性及稳定性差。
为了克服上述存在的问题，我们发明了一种新型的面板级封装方法及结构。
发明内容
本发明的发明目的在于解决现有的面板级封装工艺流程中，存在干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效，静电导致芯片产品不良率高，产品长期使用的可靠性及稳定性差问题。其具体解决方案如下：
一种新型的面板级封装方法，按照以下步骤执行：
步骤1，提供一张刚性强的金属材料或者非金属材料的载体；
步骤2，在载体的表面形成一层可剥离层，可剥离层上整个表面覆盖第一金属层；
步骤3，第一金属层与金属材料的载体自身的第二金属层互相电导通，或者第一金属层与非金属材料的载体的另一面的第三金属层互相电导通；
步骤4，在第一金属层表面通过图形工艺及电镀的方式形成多个金属基岛，以及多个金属基岛之间的导电引线，导电引线与第一金属层边缘向上设置的四面包围导体实现电互联；
步骤5，金属基岛之间的导电引线的主连接线部分，均设置在产品的切割道上；
步骤6，在一部分金属基岛上设置芯片，在另一部分金属基岛上设置芯片电极的引出承接盘；
步骤7，在第一金属层表面，对金属基岛上的芯片、芯片电极的引出承接盘、导电引线进行面板级塑封，塑封后整个芯片被塑封料包裹，同时载体四周的导电材料裸露出来；
步骤8，在塑封料表面同步压上一层第四金属层，第四金属层的四周与四面包围导体电连接，形成静电屏蔽笼，以保护芯片的安全；
步骤9，完成塑封的产品通过镭射的方式露出芯片的电极和芯片电极的引出承接盘；
步骤10，通过金属导孔及图形工艺加工，完成芯片的电极和芯片电极的引出承接盘与第四金属层的电连接，同时完成本层图形到静电屏蔽笼之间的电互联，保证芯片不受静电损伤；
步骤11，在第四金属层及塑封料的表面，覆盖一层厚的绝缘材料，作为整体结构的补强层；
步骤12，通过物理方式将完成加工的板件，从可剥离层剥离下来，露出整个第一金属层；
步骤13，对第一金属层进行图形工艺加工，将第一金属层蚀刻成需要的焊盘形状，同时保证各个焊盘形状之间通过导电引线进行金属互联，此时芯片依旧在静电屏蔽笼中，可保证芯片不被静电损伤；
步骤14，针对板件进行切割，沿产品的切割道将板件切割形成单颗器件，同时切除掉在切割道上的导电引线的主连接线部分，静电屏蔽笼失效。
进一步地，所述可剥离层为可直接进行机械剥离的材料，并且具有导电性。
进一步地，步骤3中所述第一金属层与金属材料的载体自身的第二金属层通过可剥离层互相电导通。或者第一金属层与非金属材料的载体的另一面的第三金属层，通过设置于载体中的多个金属导孔以及可剥离层实现互相电导通，或者通过载体的四周边缘包裹金属墙实现互相电导通。
进一步地，所述图形工艺是通过贴膜、曝光、显影、蚀刻的加工工艺。
进一步地，所述四面包围导体的设置方法是：在步骤7的塑封前，在第一金属层的四周印刷一圈导电浆料并将此导电浆料固化的方式；或者是在步骤8中压上一层第四金属层后，在第一金属层的四周加工多个金属导孔的方式。
进一步地，所述金属导孔包括金属盲孔或者金属通孔中的任一种。
进一步地，所述四面包围导体的厚度＞金属基岛+芯片的总厚度，金属基岛的厚度＞导电引线的厚度。所述导电引线的宽度≤产品的切割道的宽度。
一种新型的面板级封装结构，用于实现上述一种新型的面板级封装方法，包括金属材料或者非金属材料的载体，设于载体上表面的可导电的可剥离层，设于可剥离层上表面的第一金属层，第一金属层可与金属材料的载体第二金属层电连接，或者第一金属层可与载体下表面设置的第三金属层电连接，第一金属层的上表面设有多个金属基岛和多个金属基岛之间的导电引线，导电引线与第一金属层电连接，一部分金属基岛上设有芯片，另一部分金属基岛上设置芯片电极的引出承接盘，第一金属层四周向上设有四面包围导体，四面包围导体的顶端设有第四金属层，第四金属层的四周与四面包围导体电连接，形成静电屏蔽笼，金属基岛或者芯片的上表面通过多个金属导孔，与第四金属层电连接，在第一金属层与第四金属层之间及四面包围导体所包围的空间内设有塑封料，第四金属层及塑封料上表面，设有补强层。
进一步地，所述金属导孔包括金属盲孔或者金属通孔中的任一种，四面包围导体厚度＞金属基岛+芯片的总厚度，金属基岛的厚度＞导电引线的厚度，所述导电引线的主连接线部分，均设置在产品的切割道上，导电引线的宽度≤产品的切割道的宽度。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的面板级封装工艺流程中，存在干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效，静电导致芯片产品不良率高，产品长期使用的可靠性及稳定性差问题。本方案具有以下的优点：
(1)本发明专利中的塑封过程中不存在孤立的单颗焊盘，所有图形线路或者焊盘之间均使用导电引线电互联形成有效的导电网络，从而在板件上形成静电屏蔽笼，保证了整个加工过程的芯片安全性。
(2)本发明载体使用带有可剥离功能的第一金属层作为地级进行静电释放，同时在此载体的第一金属层上进行多层次堆叠加工，其加工出的芯片的电极和芯片电极的引出承接盘，通过金属导孔或者导电引线与第四金属层组成电连接，或者通过四面包围导体电连接，很快地将静电有效释放到第一金属层的地级。地级层(也就是可剥离层)会在产品加工完成后进行剥离，剥离后，蚀刻出外部焊盘，完成产品切割后，静电释放的保护功能到此为止。
(3)本方案的静电防护功能仅在面板级塑封过程中针对芯片进行静电屏蔽保护，当器件完成封装之后进行切割，此时静电保护功能将随着金属导电网络(即由导电引线或者金属导孔构成的金属导电网络)的切割破坏从而失去保护作用，同时过程中添加的金属互联层(指为了防静电而设置的金属导电网络)在切割过程中会被去除掉，并不会显著影响产品的结构设计和功能实现。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还能够根据这些附图获得其他的附图。
图1为本发明的一种新型的面板级封装结构的剖面示意图；
图2为本发明的第一金属层通过设置于非金属材料的载体中的金属盲孔与第三金属层电连接的剖面结构图；
图3为本发明的第一金属层的四周加工多个金属通孔形成四面包围导体的俯视结构图，图中除去了第四金属层；
图4为本发明的第一金属层通过设置于非金属材料的载体四周的金属墙与第三金属层电连接的剖面结构图；
图5为本发明的单颗器件的剖面结构图。
附图标记说明：
10-金属材料的载体，11-非金属材料的载体，12-第二金属层，20-可剥离层，30-第一金属层，40-金属基岛，41-引出承接盘，50-导电引线，60-芯片，70-导电浆料，80-金属盲孔，81-金属通孔，90-第四金属层，100-塑封料，110-补强层，120-第三金属层，130-金属墙，140-切割道，150-焊盘形状。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本方案中的全部附图，均为剖面示意图，或者俯视示意图，附图所示仅为帮助理解本方案的发明构思及结构原理，不等于实物产品。
实施例1:
如图1至5所示，一种新型的面板级封装方法，按照以下步骤执行：
步骤1，提供一张刚性强的金属材料或者非金属材料的载体；(比如：金属材料的载体10、非金属材料的载体11)
步骤2，在载体的表面形成一层可剥离层20，可剥离层20上整个表面覆盖第一金属层30；(可剥离层20为可直接进行机械剥离的材料，并且具有导电性)
步骤3，第一金属层30与金属材料的载体10自身的第二金属层12互相电导通，或者第一金属层30与非金属材料的载体11的另一面的第三金属层120互相电导通；
(第一金属层30与金属材料的载体10自身的第二金属层12通过可剥离层20互相电导通。或者第一金属层30与非金属材料的载体11的另一面的第三金属层120，通过设置于载体(指非金属材料的载体11)中的多个金属导孔(比如金属盲孔80)以及可剥离层20实现互相电导通，或者通过载体(指非金属材料的载体11)的四周边缘包裹金属墙130实现互相电导通。)
步骤4，在第一金属层30表面通过图形工艺及电镀的方式形成多个金属基岛40，以及多个金属基岛40之间的导电引线50，导电引线50与第一金属层30边缘向上设置的四面包围导体实现电互联；(图形工艺是通过贴膜、曝光、显影、蚀刻的加工工艺)
步骤5，金属基岛40之间的导电引线50的主连接线部分，均设置在产品的切割道140上；
步骤6，在一部分金属基岛40上设置芯片60，在另一部分金属基岛40上设置芯片60电极的引出承接盘41；
步骤7，在第一金属层30表面，对金属基岛40上的芯片60、芯片60电极的引出承接盘41、导电引线50进行面板级塑封，塑封后整个芯片60被塑封料100包裹，同时载体四周的导电材料裸露出来；
步骤8，在塑封料100表面同步压上一层第四金属层90，第四金属层90的四周与四面包围导体电连接，形成静电屏蔽笼，以保护芯片的安全；
步骤9，完成塑封的产品通过镭射的方式露出芯片60的电极和芯片60电极的引出承接盘41；
步骤10，通过金属导孔(比如金属盲孔80)及图形工艺加工，完成芯片60的电极和芯片60电极的引出承接盘41与第四金属层90的电连接，同时完成本层图形到静电屏蔽笼之间的电互联，保证芯片60不受静电损伤；
步骤11，在第四金属层及塑封料的表面，覆盖一层厚的绝缘材料，作为整体结构的补强层；(补强层厚度可调，具体为0.05-0.5mm不等)
步骤12，通过物理方式将完成加工的板件，从可剥离层20剥离下来，露出整个第一金属层30；
步骤13，对第一金属层30进行图形工艺加工，将第一金属层30蚀刻成需要的焊盘形状150，同时保证各个焊盘形状150之间通过导电引线50进行金属互联，此时芯60片依旧在静电屏蔽笼中，可保证芯片60不被静电损伤；(特别说明焊盘形状150也可通过物理磨板的方式去除，直接露出金属孤岛40做为外部电极使用，图中未画出)
步骤14，针对板件进行切割，沿产品的切割道140将板件切割形成单颗器件，同时切除掉在切割道140上的导电引线50的主连接线部分，静电屏蔽笼失效。
进一步地，四面包围导体的设置方法是：在步骤7的塑封前，在第一金属层30的四周印刷一圈导电浆料70并将此导电浆料70固化的方式。或者是在步骤8中压上一层第四金属90层后，在第一金属层30的四周加工多个金属导孔(比如金属通孔81)的方式。
进一步地，金属导孔包括金属盲孔80或者金属通孔81中的任一种。
进一步地，四面包围导体的厚度＞金属基岛40+芯片60的总厚度，金属基岛40的厚度＞导电引线50的厚度。导电引线50的宽度≤产品的切割道140的宽度。金属基岛40的厚度一般控制在30-150μm，且金属基岛40的主要金属成分为铜。金属基岛40之间的导电引线50可以与金属基岛40厚度一致，也以比金属基岛40薄，一般将导电引线50厚度控制在10-50μm，以减少切割过程中引入的毛刺等问题。一般导电引线50的宽度控制在0.05-0.5mm，其中0.1mm为最佳宽度。
实施例2：
如图1所示，一种新型的面板级封装结构，用于实现实例1中一种新型的面板级封装方法，包括金属材料的载体10(后面简称载体10)，设于载体10上表面的可导电的可剥离层20，设于可剥离层20上表面的第一金属层30，第一金属层30通过导电的可剥离层20与载体10第二金属层12电连接，第一金属层30的上表面(使用多层次堆叠加工方式)设有多个金属基岛40和多个金属基岛40之间的导电引线50，导电引线50与第一金属层30电连接，一部分金属基岛40上设有芯片60(比如可为二极管或者三极管，图中未示出)，另一部分金属基岛40上设置芯片60电极的引出承接盘41，第一金属层30四周向上设有四面包围导体(比如导电浆料70)，四面包围导体的顶端设有第四金属层80，第四金属层80的四周与四面包围导体电连接，形成静电屏蔽笼，金属基岛40或者芯片60的上表面通过多个金属导孔(金属导孔包括金属盲孔80或者金属通孔81中的任一种)，与第四金属层90电连接，在第一金属层30与第四金属层90之间及四面包围导体所包围的空间内设有塑封料100，第四金属层90及塑封料100上表面，设有补强层110。
四面包围导体厚度＞金属基岛40+芯片60的总厚度，金属基岛40的厚度＞导电引线50的厚度，导电引线50的主连接线部分，均设置在产品的切割道上，导电引线50的宽度≤产品的切割道的宽度。
实施例3：
如图2所示，与实施例2不同的是，金属材料的载体10换成非金属材料的载体11(后面简称载体11)，第一金属层30通过可导电的可剥离层20及载体11中设置的多个金属导孔(比如金属盲孔80)与载体11下表面设置的第三金属层120电连接。其余内容与实施例2相同，在此不作赘述。
实施例4：
如图3所示，与实施例2不同的是，四面包围导体为沿第一金属层30的四周加工多个金属导孔(比如金属通孔81)的方式，其余内容与实施例2相同，在此不作赘述。
需要特别说明的是，本方案中的将整个板件四周框住的静电屏蔽笼，也可设置成将单颗器件周围屏蔽，这样可进一步增加屏蔽效果，或者也可分成多区域进行屏蔽(图中未画出)。
综上所述，采用本发明的技术方案具有以下有益效果：
本发明解决了现有的面板级封装工艺流程中，存在干湿切换流程等非常容易产生静电，会导致芯片出现过电应力损伤，直接失效或者间接失效，静电导致芯片产品不良率高，产品长期使用的可靠性及稳定性差问题。本方案具有以下的优点：
(1)本发明专利中的塑封过程中不存在孤立的单颗焊盘，所有图形线路或者焊盘之间均使用导电引线电互联形成有效的导电网络，从而在板件上形成静电屏蔽笼，保证了整个加工过程的芯片安全性。
(2)本发明载体使用带有可剥离功能的第一金属层作为地级进行静电释放，同时在此载体的第一金属层上进行多层次堆叠加工，其加工出的芯片的电极和芯片电极的引出承接盘，通过金属导孔或者导电引线与第四金属层组成电连接，或者通过四面包围导体电连接，很快地将静电有效释放到第一金属层的地级。地级层(也就是可剥离层)会在产品加工完成后进行剥离，剥离后，蚀刻出外部焊盘，完成产品切割后，静电释放的保护功能到此为止。
(3)本方案的静电防护功能仅在面板级塑封过程中针对芯片进行静电屏蔽保护，当器件完成封装之后进行切割，此时静电保护功能将随着金属导电网络(即由导电引线或者金属导孔构成的金属导电网络)的切割破坏从而失去保护作用，同时过程中添加的金属互联层(指为了防静电而设置的金属导电网络)在切割过程中会被去除掉，并不会显著影响产品的结构设计和功能实现。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (10)

1.一种新型的面板级封装方法，其特征在于，按照以下步骤执行：
步骤1，提供一张刚性强的金属材料或者非金属材料的载体；
步骤2，在载体的表面形成一层可剥离层，可剥离层上整个表面覆盖第一金属层；
步骤3，第一金属层与金属材料的载体自身的第二金属层互相电导通，或者第一金属层与非金属材料的载体的另一面的第三金属层互相电导通；
步骤4，在第一金属层表面通过图形工艺及电镀的方式形成多个金属基岛，以及多个金属基岛之间的导电引线，导电引线与第一金属层边缘向上设置的四面包围导体实现电互联；
步骤5，金属基岛之间的导电引线的主连接线部分，均设置在产品的切割道上；
步骤6，在一部分金属基岛上设置芯片，在另一部分金属基岛上设置芯片电极的引出承接盘；
步骤7，在第一金属层表面，对金属基岛上的芯片、芯片电极的引出承接盘、导电引线进行面板级塑封，塑封后整个芯片被塑封料包裹，同时载体四周的导电材料裸露出来；
步骤8，在塑封料表面同步压上一层第四金属层，第四金属层的四周与四面包围导体电连接，形成静电屏蔽笼，以保护芯片的安全；
步骤9，完成塑封的产品通过镭射的方式露出芯片的电极和芯片电极的引出承接盘；
步骤10，通过金属导孔及图形工艺加工，完成芯片的电极和芯片电极的引出承接盘与第四金属层的电连接，同时完成本层图形到静电屏蔽笼之间的电互联，保证芯片不受静电损伤；
步骤11，在第四金属层及塑封料的表面，覆盖一层厚的绝缘材料，作为整体结构的补强层；
步骤12，通过物理方式将完成加工的板件，从可剥离层剥离下来，露出整个第一金属层；
步骤13，对第一金属层进行图形工艺加工，将第一金属层蚀刻成需要的焊盘形状，同时保证各个焊盘形状之间通过导电引线进行金属互联，此时芯片依旧在静电屏蔽笼中，可保证芯片不被静电损伤；
步骤14，针对板件进行切割，沿产品的切割道将板件切割形成单颗器件，同时切除掉在切割道上的导电引线的主连接线部分，静电屏蔽笼失效。
2.根据权利要求1所述一种新型的面板级封装方法，其特征在于：所述可剥离层为可直接进行机械剥离的材料，并且具有导电性。
3.根据权利要求2所述一种新型的面板级封装方法，其特征在于：步骤3中所述第一金属层与金属材料的载体自身的第二金属层通过可剥离层互相电导通；或者第一金属层与非金属材料的载体的另一面的第三金属层，通过设置于载体中的多个金属导孔以及可剥离层实现互相电导通，或者通过载体的四周边缘包裹金属墙实现互相电导通。
4.根据权利要求1所述一种新型的面板级封装方法，其特征在于：所述图形工艺是通过贴膜、曝光、显影、蚀刻的加工工艺。
5.根据权利要求1所述一种新型的面板级封装方法，其特征在于，所述四面包围导体的设置方法是：在步骤7的塑封前，在第一金属层的四周印刷一圈导电浆料并将此导电浆料固化的方式；或者是在步骤8中压上一层第四金属层后，在第一金属层的四周加工多个金属导孔的方式。
6.根据权利要求1或3或5中的任一项所述一种新型的面板级封装方法，其特征在于：所述金属导孔包括金属盲孔或者金属通孔中的任一种。
7.根据权利要求1所述一种新型的面板级封装方法，其特征在于：所述四面包围导体的厚度＞金属基岛+芯片的总厚度，金属基岛的厚度＞导电引线的厚度。
8.根据权利要求1所述一种新型的面板级封装方法，其特征在于：所述导电引线的宽度≤产品的切割道的宽度。
9.一种新型的面板级封装结构，用于实现权利要求1至8中任一项所述一种新型的面板级封装方法，其特征在于：包括金属材料或者非金属材料的载体，设于载体上表面的可导电的可剥离层，设于可剥离层上表面的第一金属层，第一金属层可与金属材料的载体第二金属层电连接，或者第一金属层可与载体下表面设置的第三金属层电连接，第一金属层的上表面设有多个金属基岛和多个金属基岛之间的导电引线，导电引线与第一金属层电连接，一部分金属基岛上设有芯片，另一部分金属基岛上设置芯片电极的引出承接盘，第一金属层四周向上设有四面包围导体，四面包围导体的顶端设有第四金属层，第四金属层的四周与四面包围导体电连接，形成静电屏蔽笼，金属基岛或者芯片的上表面通过多个金属导孔，与第四金属层电连接，在第一金属层与第四金属层之间及四面包围导体所包围的空间内设有塑封料，第四金属层及塑封料上表面，设有补强层。
10.根据权利要求9所述一种新型的面板级封装结构，其特征在于：所述金属导孔包括金属盲孔或者金属通孔中的任一种，四面包围导体厚度＞金属基岛+芯片的总厚度，金属基岛的厚度＞导电引线的厚度，所述导电引线的主连接线部分，均设置在产品的切割道上，导电引线的宽度≤产品的切割道的宽度。
CN202110632285.0A 2021-06-07 2021-06-07 一种新型的面板级封装方法及结构 Active CN113571434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110632285.0A CN113571434B (zh) 2021-06-07 2021-06-07 一种新型的面板级封装方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110632285.0A CN113571434B (zh) 2021-06-07 2021-06-07 一种新型的面板级封装方法及结构

Publications (2)

Publication Number Publication Date
CN113571434A true CN113571434A (zh) 2021-10-29
CN113571434B CN113571434B (zh) 2023-11-17

Family

ID=78161098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110632285.0A Active CN113571434B (zh) 2021-06-07 2021-06-07 一种新型的面板级封装方法及结构

Country Status (1)

Country Link
CN (1) CN113571434B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207057A (zh) * 2023-03-21 2023-06-02 深圳市芯友微电子科技有限公司 一种微小型封装的加工结构及加工方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093121A1 (en) * 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate
CN201681873U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个基岛露出型单圈引脚封装结构
CN105097571A (zh) * 2015-06-11 2015-11-25 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装组件
CN210325784U (zh) * 2019-08-16 2020-04-14 华宇华源电子科技（深圳）有限公司 一种dfn器件的封装结构及无引线框架载体
US20200312799A1 (en) * 2016-12-22 2020-10-01 Shenzhen Siptory Technologies Co., Ltd Triode packaging method and triode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093121A1 (en) * 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate
CN201681873U (zh) * 2010-04-26 2010-12-22 江苏长电科技股份有限公司 多个基岛露出型单圈引脚封装结构
CN105097571A (zh) * 2015-06-11 2015-11-25 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装组件
US20200312799A1 (en) * 2016-12-22 2020-10-01 Shenzhen Siptory Technologies Co., Ltd Triode packaging method and triode
CN210325784U (zh) * 2019-08-16 2020-04-14 华宇华源电子科技（深圳）有限公司 一种dfn器件的封装结构及无引线框架载体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207057A (zh) * 2023-03-21 2023-06-02 深圳市芯友微电子科技有限公司 一种微小型封装的加工结构及加工方法
CN116207057B (zh) * 2023-03-21 2024-02-02 深圳市芯友微电子科技有限公司 一种微小型封装的加工结构及加工方法

Also Published As

Publication number Publication date
CN113571434B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
JP4752825B2 (ja) 半導体装置の製造方法
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
JP5285580B2 (ja) パッケージ構造の製造方法
US7501313B2 (en) Method of making semiconductor BGA package having a segmented voltage plane
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2001024024A (ja) 半導体パッケージ及びその製造方法
US8901729B2 (en) Semiconductor package, packaging substrate and fabrication method thereof
JPH11354559A (ja) ボールグリッドアレイ半導体パッケージのモールディ ング方法
JP4418177B2 (ja) 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法
CN113571434B (zh) 一种新型的面板级封装方法及结构
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
CN215342591U (zh) 基于防静电的封装结构
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
KR100346899B1 (ko) 반도체장치 및 그 제조방법
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
CN215527728U (zh) 一种防静电的封装结构
JP2012204557A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2001024097A (ja) チップパッケージ基板構造とその製造方法
KR101023296B1 (ko) 포스트 범프 형성방법
CN218333849U (zh) 一种芯片封装载板
JPH1070211A (ja) テープキャリア及びその製造方法
KR20040110531A (ko) 도금 인입선이 단축된 패키지 기판 및 그 제조방법
JP2000243870A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant