CN113555422A - 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法 - Google Patents

基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法 Download PDF

Info

Publication number
CN113555422A
CN113555422A CN202110803580.8A CN202110803580A CN113555422A CN 113555422 A CN113555422 A CN 113555422A CN 202110803580 A CN202110803580 A CN 202110803580A CN 113555422 A CN113555422 A CN 113555422A
Authority
CN
China
Prior art keywords
supercritical
sample
metal
source
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110803580.8A
Other languages
English (en)
Other versions
CN113555422B (zh
Inventor
冯倩
蔡云匆
王正兴
田旭升
张春福
周弘
张进成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110803580.8A priority Critical patent/CN113555422B/zh
Publication of CN113555422A publication Critical patent/CN113555422A/zh
Application granted granted Critical
Publication of CN113555422B publication Critical patent/CN113555422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种基于超临界CO2处理的Ga2O3MOSFET器件及制作方法，主要解决现有器件漏电流和亚阈值摆幅大的问题。其技术特征是：将现有Ga2O3MOSFET器件结构中的绝缘栅介质层，采用SiO2、Al2O3、HfO2和ZrO2中的一种或多种，并对制备完成后的器件进行超临界二氧化碳处理，即将器件置于超临界设备腔室，向室内放入去离子水或异丙醇，密封后再充入CO2，并将设备升温至118‑122℃，升压至19‑21Mpa，保持超临界状态1‑2h，再将设备温度降至室温，压强降至大气压后取出器件。本发明减小了漏电流和亚阈值摆幅、增大了载流子迁移率，提高了稳定性，可用于制作高性能的Ga2O3器件。

Description

基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制 备方法
技术领域
本发明属于微电子技术领域，特别涉及一种基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管，可用于制备大功率开关器件。
背景技术
当今时代，大功率开关器件在电力电子领域分应用越来越广泛，以硅材料为代表的第一代半导体材料制备的器件性能已经难以满足目前的大功率器件需求。具有超宽禁带宽度的第三代宽禁带半导体已然成为大功率器件领域的“超新星”，受到了越来越多的关注。Ga2O3作为一种宽禁带半导体材料，它有五种同分异构体，其中单斜晶体β型Ga2O3稳定性最好，且β-Ga2O3相较于另外两种性能优良的宽禁带半导体碳化硅和氮化镓材料更好，其禁带宽度约为4.8eV-4.9eV，理论击穿电场可以达到8MV/cm，是碳化硅和氮化镓材料二倍，巴利加优值为3444，约为碳化硅的八倍、氮化镓的四倍。这说明采用氧化镓材料制作的功率器件的性能高于采用碳化硅和氮化镓材料制作的功率器件。因此β-Ga2O3是一种性能更为优越的大功率开关器件制备材料。
目前制备的Ga2O3金属氧化物半导体场效应管上仍存在一些问题，不能达到所期望的性能要求。如β-Ga2O3中p型掺杂的缺乏而导致增强型Ga2O3MOSFET难以实现的问题以及β-Ga2O3自身材料特性而导致的导热率低等问题。其中在Ga2O3MOSFET中影响很大而又能够进行改善的当属β-Ga2O3与栅绝缘介质的接触界面问题。β-Ga2O3和栅绝缘介质层界面处两种材料之间的晶格不匹配使得界面处存在大量悬挂键，β-Ga2O3外延材料中的氧空穴位缺陷也在界面处引入大量的深能级缺陷，对器件性能产生不利影响。其中主要原因有两点：一是由于界面问题的存在会导致栅极漏电和亚阈值摆幅的增大，载流子迁移率和器件开关比的减小；二是由于栅极遂穿的发生而导致器件提前击穿，使得击穿电压减小，这两方面原因造成的结果最终影响器件的性能及其稳定性。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法，以提高器件的击穿电压、电流开关比和载流子迁移率，减小漏电流和亚阈值摆幅，最终改善器件性能和提升稳定性。
为实现上述目的，本发明的基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管，其自下而上包括衬底、缓冲层、外延层以及绝缘栅介质层，外延层上方的绝缘栅介质层的左右两侧分别是源电极和漏电极，绝缘栅介质上方是栅电极，其特征在于：所述绝缘介质层，采用SiO2、Al2O3、HfO2和ZrO2中的一种或多种。
作为优选，所述衬底，采用Fe或Mg掺杂的半绝缘β-Ga2O3，厚度大于300μm。
作为优选，所述缓冲层，采用n-型的UIDβ-Ga2O3，厚度为200nm-500nm。
作为优选，所述外延层，采用电子浓度为1015cm-3-1021cm-3的n型β-Ga2O3，厚度为50nm-1μm。
为实现上述目的，本发明基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管制备方法，其特征在于，包括如下:
1)对生长了UIDβ-Ga2O3层的Fe/Mg掺杂β-Ga2O3半绝缘衬底进行标准清洗，即先用50ml丙酮在80W功率下超声清洗5min，再依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干；
2)将完成标准清洗的样品放入MBE设备中，用分子束外延的方法生长50nm-1μm厚的β-Ga2O3外延层；
3)将生长了n型β-Ga2O3外延层的样品依次进行清洗、光刻、RIE刻蚀和光刻胶去除，完成器件隔离；
4)在完成器件隔离的样品上光刻出源漏区，然后放入离子注入机中进行离子注入，注入区域为光刻出的源漏区，形成电子浓度为1018-1020cm-3、注入深度为50-200nm的高掺杂n型源漏区域，再进行清洗、退火；
5)在完成4)之后的样品上制作源、漏、栅电极，完成器件的基本结构制作；
6)对完成基本结构制作的器件进行超临界二氧化碳处理：
6a)将完成基本结构制作的器件垂直放置到超临界设备腔室内，并在超临界设备腔室内放入0.1-10ml的去离子水或异丙醇，再对腔室进行密封；
6b)打开气体控制阀，向超临界设备腔室中充入CO2，同时通过高压注射泵控制腔室压强为19-21MPa，将设备腔室温度升温至118-122℃，使CO2进入超临界状态，保持该状态，使去离子水或异丙醇对器件进行反应1-2h；
7)反应结束后，将超临界设备腔室温度降至室温，关闭高压注射泵，在腔室压强降压至大气压后取出样品，完成最终器件的制备。
进一步，所述5)的具体实现如下：
5a)在完成4)之后的样品上先光刻出源漏金属沉积区，将其放入电子束蒸发台中，再在样品表面依次蒸发金属厚度为20-50nm的Ti和厚度为100-200nm的Au，形成源电极和漏电极；
5b)将完成金属沉积的样品使用丙酮剥离进行金属剥离，再在400-500℃、氮气氛围下退火1min；在该样品上进行绝缘栅介质淀积，得到厚度为20-50nm的绝缘栅介质；
5c)对完成绝缘栅介质沉积的样品依次进行光刻、金属蒸发和金属剥离，蒸发的金属依次为厚度为20-80nm的Ni和厚度为100-200nm的Au，形成栅电极。
5d)将完成栅金属剥离的样品依次再进行光刻、绝缘栅介质刻蚀和标准清洗去除光刻胶，形成源漏电极窗口，完成器件的基本结构制作；
本明与现有技术相比具有如下优点：
1、本发明由于采用SiO2、Al2O3、HfO2和ZrO2中的一种或多种材料作为绝缘栅介质层，有利于减少栅极漏电，改善器件性能。
2、本发明由于将完成基本结构制作的器件在带有去离子水/异丙醇的超临界CO2中进行反应处理，可产生多种技术效果，进一步提高器件性能：
首先，使得去离子水/异丙醇会随着具有超强扩散能力的超临界CO2到达栅绝缘介质，发生反应为栅介质提供O原子，改善栅介质由于缺氧引起的质量问题。
其次，使得去离子水/异丙醇会随着具有超强扩散能力的超临界CO2到达氧化镓外延层，发生反应以提供O原子用于填充外延层氧化镓材料中的氧空位，减少材料缺陷，提高材料质量。
再次，使得具有气体高渗透能力的超临界CO2将去离子水/异丙醇带到外延层与栅绝缘介质界面，以提供O原子发生反应用于修复界面处悬挂键，降低界面态密度。
3、本发明器件由于改善了外延层材料和栅介质材料质量、减少了外延层和栅介质界面缺陷，使得栅极遂穿可能性减小，避免器件提前击穿，提高了击穿电压。
4、本发明器件由于改善了外延层材料和栅介质质量、减少了外延层和栅介质界面缺陷，使得漏电电流减小、载流子迁移率提高，减小亚阈值摆幅。
5、本发明器件由于减小了器件漏电电流、增大器件电流开关比。
附图说明
图1是本发明器件的剖面结构示意图；
图2是本发明制作图1器件工艺流程示意图；
图3是本发明制备工艺中的超临界二氧化碳处理示意图。
具体实施方式
由于物质存在常规的三种状态，固态、液态和气态，因而随着温度和压强的变化，物质的状态也会发生变化。在特定的温度和压力下，会出现液体与气体界面消失的现象，该点被称为临界点。处于临界点以上温度和压力的区域称为超临界态，超临界态下的物质就称为超临界流体。朝临界流体的密度接近于液体，粘度接近于气体，扩散系数大、粘度小、介电常数大，因此它同时具有气体强渗透能力和高液体溶解能力。
本发明提供的一种基于超临界CO2处理的Ga2O3MOSFET的器件及其制造方法，主要在于将制作完成的器件置于带有去离子水/异丙醇的超临界CO2中进行反应处理，而具有气体高渗透能力的超临界CO2将会将去离子水/异丙醇带到外延层与栅绝缘介质界面，然后发生反应以提供O原子用于修复悬挂键，从而减少了界面缺陷，减小器件漏电电流、提高载流子迁移率、改善亚阈值摆幅和增大击穿电压等，达到改善器件性能、提高稳定性。
以下结合附图对本发明的实施例进一步详细描述：
参照图1，本发明器件自下而上包括衬底1、缓冲层2、外延层3以及绝缘栅介质层4，外延层3上方的绝缘栅介质层4的左右两侧分别是源电极5和漏电极6，绝缘栅介质层4上方是栅电极7。其中，衬底1，采用Fe或Mg掺杂的半绝缘β-Ga2O3，厚度大于300μm；缓冲层2，采用n-型的UIDβ-Ga2O3，厚度为200nm-500nm；外延层3，采用电子浓度为1015cm-3-1021cm-3的n型β-Ga2O3，厚度为50nm-1μm；绝缘栅介质层4，采用SiO2、Al2O3、HfO2和ZrO2中的一种或多种。
参照图2，本发明制作基于超临界CO2处理的Ga2O3MOSFET的器件的方法给出如下三种实施例。
实施例1，制作栅介质为一层Al2O3，并进行掺0.5ml去离子水、超临界CO2处理1h的Ga2O3MOSFET器件。
步骤1，对衬底进行标准清洗，如图2(a)。
将生长有UIDβ-Ga2O3缓冲层的Fe/Mg掺杂β-Ga2O3半绝缘衬底，先置于50ml的丙酮中在80W功率下超声清洗5min；
再依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干。
步骤2，在缓冲层上生长n型β-Ga2O3外延层，如图2(b)。
将完成标准清洗的样品放入MBE设备中，在800℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为600℃，最终得到长有300nm厚的电子浓度为5*1017cm-3的n型β-Ga2O3外延层的样品。
步骤3，对生长了外延层的样品进行光刻、RIE刻蚀和光刻胶去除，完成器件隔离，如图2(c)。
将完成外延层生长的样品依次进行光刻和刻蚀，设等离子体刻蚀机的反应室压力为20mTorr,射频功率为200W，并同时通入流量为25sccm的BCl3和流量为5sccm的Ar2，得到刻蚀深度为500nm的样品；
最后对刻蚀后的样品进行光刻胶去除，完成器件隔离。
步骤4，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为8KeV，注入剂量为1×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为1018cm-3、掺杂深度为50nm的样品。
步骤5，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
将完成离子注入的样品光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发金属Ti和Au，其中金属Ti厚度为20nm，金属Au厚度为100nm。
步骤6，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
将形成源漏电极的样品先用50m丙酮加热5分钟，再用50ml丙酮在80W功率下超声清洗5min；然后依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干，完成金属剥离，再在400℃、氮气氛围下退火1min。
步骤7，在形成源漏电极的样品上沉积厚度为20nm的绝缘栅介质Al2O3，得到外延层上为绝缘栅介质层的样品，如图2(g)。
步骤8，在完成绝缘栅介质沉积的样品上制作栅电极，如图2(h)。
首先，对完成绝缘栅介质沉积的样品进行栅极金属沉积区光刻；
再在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为20nm的Ni和厚度为100nm的Au；
最后对完成金属蒸发的样品进行金属剥离，即先使用丙酮剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极。
步骤9，对形成栅极的样品进行光刻、刻蚀和清洗，形成源漏电极窗口，完成器件的基本结构制作，如图2(i)。
将形成栅极的样品依次进行源漏电极窗口光刻、栅介质刻蚀，暴露出源漏电极；
再用50ml丙酮在80W功率下超声清洗5min，再依次使用50ml乙醇和去离子水在80W下超声1min；
最后用高纯氮气吹干，形成源漏电极窗口，完成器件的基本结构制作。
步骤10，对完成基本结构制作的器件进行超临界二氧化碳处理。
参照图3，本步骤的具体实现如下：
10.1)将完成基本结构制作的器件垂直放置到超临界设备腔室内的支架上，再向超临界设备的腔室内放入0.5ml去离子水，并对腔室进行密封；
10.2)打开气体控制阀，向超临界设备腔室中充入CO2，同时通过高压注射泵控制腔室压强为19MPa，将设备腔室温度升温至118℃，使CO2进入超临界状态，保持该状态，使去离子水对器件进行1h的反应。
步骤11，反应结束后，将超临界设备腔室温度降至室温，关闭高压注射泵，在腔室压强降压至大气压后取出样品，完成最终器件的制备。
实施例2，制作栅介质为一层HfO2，并进行掺1ml去离子水、超临界CO2处理1.5h的Ga2O3MOSFET器件。
步骤一，对衬底进行标准清洗，如图2(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，在缓冲层上生长n型β-Ga2O3外延层，如图2(b)。
将完成标准清洗的样品放入MBE设备中，在760℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为700℃，最终得到长有350nm厚的电子浓度为5*1016cm-3的n型β-Ga2O3外延层的样品。
步骤三，对生长了外延层的样品进行光刻、RIE刻蚀和光刻胶去除，完成器件隔离，如图2(c)。
本步骤的具体实现与实施例1的步骤3相同。
步骤四，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为10KeV，注入剂量为3×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为5×1018、掺杂深度为75nm的样品。
步骤五，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
在完成离子注入的样品上二次光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发厚度为30nm的Ti和厚度为150nm的Au。
步骤六，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
将形成源漏电极的样品先用50m丙酮加热5分钟，再用50ml丙酮在80W功率下超声清洗5min；
然后依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干，完成金属剥离，再在450℃、氮气氛围下退火1min。
步骤七，在形成源漏电极的样品上沉积厚度为30nm的绝缘栅介质HfO2，得到外延层上为绝缘栅介质层的样品，如图2(g)。
步骤八，在完成绝缘栅介质沉积的样品上制作栅电极，如图2(h)。
首先，对完成绝缘栅介质沉积的样品进行栅极金属沉积区光刻；
再在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为50nm的Ni和厚度为150nm的Au；
最后对完成金属蒸发的样品进行金属剥离，即先使用丙酮剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极。
步骤九，对形成栅极的样品制作电极窗口，完成器件的基本结构制作，如图2(i)。
本步骤的具体实现与实施例1的步骤9相同。
步骤十，对完成基本结构制作的器件进行超临界二氧化碳处理。
参照图3，本步骤的具体实现如下：
10a)将完成基本结构制作的器件垂直放置到超临界设备腔室内的支架上，再向超临界设备的腔室内放入1ml去离子水，并对腔室进行密封；
10b)打开气体控制阀，向超临界设备腔室中充入CO2，同时通过高压注射泵控制腔室压强为20MPa，将设备腔室温度升温至120℃，使CO2进入超临界状态，保持该状态，使去离子水对器件进行1.5h的反应。
步骤十一，反应结束后，将超临界设备腔室温度降至室温，关闭高压注射泵，在腔室压强降压至大气压后取出样品，完成最终器件的制备。
实施例3，制作栅介质为Al2O3和HfO2双层结构，并进行掺1ml异丙醇、超临界CO2处理2h的Ga2O3MOSFET器件。
步骤A，对衬底进行标准清洗，如图2(a)。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，在缓冲层上生长n型β-Ga2O3外延层，如图2(b)。
将完成标准清洗的样品放入MBE设备中，在860℃的K室中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末以提供Ga元素和Sn元素，用5％的臭氧和95％氧气混合物作为O元素来源；
对得到的Ga原子束施加大小为2*10-4Pa的等效压强使其进入反应腔室内，向反应腔室内通入流速为5sccm的O3和O2混合气体，并加热衬底使其温度为800℃，最终得到长有400nm厚的电子浓度为1018cm-3的n型β-Ga2O3外延层的样品。
步骤C，对生长了外延层的样品进行光刻、RIE刻蚀和光刻胶去除，完成器件隔离，如图2(c)。
本步骤的具体实现与实施例1的步骤3相同。
步骤D，对完成隔离的样品进行光刻和离子注入，如图2(d)。
在完成器件隔离的样品上光刻出源漏区，再将光刻后的样品放入离子注入机中进行离子注入，在光刻出的源漏区注入的离子类型为Si，注入能量为12KeV，注入剂量为5×1015cm-2，注入角度为6°；
离子注入后，再在温度为900℃的氮气环境下退火30s，得到源漏区电子浓度为5×1019、掺杂深度为100nm的样品。
步骤E，对离子注入后的样品进行光刻和金属沉积，形成源漏电极，如图2(e)。
在完成离子注入的样品上二次光刻出源漏金属沉积区，放入电子束蒸发台中，在源漏金属沉积区上依次蒸发厚度为50nm的Ti和厚度为200nm的Au。
步骤F，对金属沉积后的样品进行金属剥离和退火，如图2(f)。
将形成源漏电极的样品先用50m丙酮加热5分钟，再用50ml丙酮在80W功率下超声清洗5min；然后依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干，完成金属剥离，再在500℃、氮气氛围下退火1min。
步骤G，在形成源漏电极的样品上淀积双层结构的绝缘栅介质层，如图2(g)。
在形成源漏电极的样品上先沉积一层厚度为20nm的绝缘栅介质Al2O3，再在Al2O3上沉积一层厚度为20nm的绝缘栅介质HfO2，得到外延层上依次为Al2O3和HfO2的双层绝缘栅介质层的样品。
步骤H，在完成绝缘栅介质沉积的样品上制作栅电极，如图2(h)。
H1)对完成绝缘栅介质沉积的样品进行栅极金属沉积区光刻；
H2)在栅极金属沉积区进行金属蒸发，其中，蒸发的金属依次为厚度为80nm的Ni和厚度为200nm的Au；
H3)对完成金属蒸发的样品进行金属剥离，即先使用丙酮剥离多余金属，再依次使用丙酮、乙醇和去离子水超声清洗，形成栅电极。
步骤I，对形成栅极的样品制作电极窗口，完成器件的基本结构制作，如图2(i)。
本步骤的具体实现与实施例1的步骤9相同。
步骤J，对完成基本结构制作的器件进行超临界二氧化碳处理。
参照图3，本步骤的具体实现如下：
J1)将完成基本结构制作的器件垂直放置到超临界设备腔室内的支架上，再向超临界设备的腔室内放入1ml异丙醇，并对腔室进行密封；
J2)打开气体控制阀，向超临界设备腔室中充入CO2，同时通过高压注射泵控制腔室压强为21MPa，将设备腔室温度升温至122℃，使CO2进入超临界状态，保持该状态，使去离子水对器件进行2h的反应。
步骤K，反应结束后，将超临界设备腔室温度降至室温，关闭高压注射泵，在腔室压强降压至大气压后取出样品，完成最终器件的制备。
以上描述仅是本发明的三个具体实例，并不构成对本发明的任何限制，显然对于本领域的专业人士来说，在了解了本发明的内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种参数修正和改变，例如，栅介质材料除了采用Al2O3、HfO2，还可以采用SiO2、ZrO2等，且栅介质层除了采用单层和双层结构，还可采用三层及三层以上结构，但是这些基于本发明思想修正和改变仍在本发明的权利要求保护范围之内。

Claims (7)

1.一种基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管，其自下而上包括衬底(1)、缓冲层(2)、外延层(3)以及绝缘栅介质层(4)，外延层(3)上方的绝缘栅介质层(4)的左右两侧分别是源电极(5)和漏电极(6)，绝缘栅介质层(4)上方是栅电极(7)，其特征在于：所述绝缘栅介质层(4)，采用SiO2、Al2O3、HfO2和ZrO2中的一种或多种。
2.根据权利要求1所述的器件，其特征在于：所述衬底(1)，采用Fe或Mg掺杂的半绝缘β-Ga2O3，厚度大于300μm。
3.根据权利要求1所述的器件，其特征在于：所述缓冲层(2)，采用n-型的UIDβ-Ga2O3，厚度为200nm-500nm。
4.根据权利要求1所述的器件，其特征在于：所述外延层(3)，采用电子浓度为1015cm-3-1021cm-3的n型β-Ga2O3，厚度为50nm-1μm。
5.一种基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管制备方法，其特征在于，包括如下:
1)对生长了UIDβ-Ga2O3层的Fe/Mg掺杂β-Ga2O3半绝缘衬底进行标准清洗，即先用50ml丙酮在80W功率下超声清洗5min，再依次使用50ml乙醇和去离子水在80W下超声1min，最后用高纯氮气吹干；
2)将完成标准清洗的样品放入MBE设备中，用分子束外延的方法生长50nm-1μm厚的β-Ga2O3外延层；
3)将生长了n型β-Ga2O3外延层的样品依次进行清洗、光刻、RIE刻蚀和光刻胶去除，完成器件隔离；
4)在完成器件隔离的样品上光刻出源漏区，然后放入离子注入机中进行离子注入，注入区域为光刻出的源漏区，形成电子浓度为1018-1020cm-3、注入深度为50-200nm的高掺杂n型源漏区域，再进行清洗、退火；
5)在完成4)之后的样品上制作源、漏、栅电极，完成器件的基本结构制作；
6)对完成基本结构制作的器件进行超临界二氧化碳处理：
6a)将完成基本结构制作的器件垂直放置到超临界设备腔室内，并在超临界设备腔室内放入0.1-10ml的去离子水或异丙醇，再对腔室进行密封；
6b)打开气体控制阀，向超临界设备腔室中充入CO2，同时通过高压注射泵控制腔室压强为19-21MPa，将设备腔室温度升温至118-122℃，使CO2进入超临界状态，保持该状态，使去离子水或异丙醇对器件进行反应1-2h；
7)反应结束后，将超临界设备腔室温度降至室温，关闭高压注射泵，在腔室压强降压至大气压后取出样品，完成最终器件的制备。
6.根据权利要求5所述的方法，其中所述5)的具体实现如下：
5a)在完成4)之后的样品上先光刻出源漏金属沉积区，将其放入电子束蒸发台中，再在样品表面依次蒸发金属厚度为20-50nm的Ti和厚度为100-200nm的Au，形成源电极和漏电极；
5b)将完成金属沉积的样品使用丙酮剥离进行金属剥离，再在400-500℃、氮气氛围下退火1min；在该样品上进行绝缘栅介质淀积，得到厚度为20-50nm的绝缘栅介质；
5c)对完成绝缘栅介质沉积的样品依次进行光刻、金属蒸发和金属剥离，蒸发的金属依次为厚度为20-80nm的Ni和厚度为100-200nm的Au，形成栅电极；
5d)将完成栅金属剥离的样品依次再进行光刻、绝缘栅介质刻蚀和标准清洗去除光刻胶，形成源漏电极窗口，完成器件的基本结构制作。
7.根据权利要求5所述的方法，其中2)中用分子束外延的方法生长Ga2O3外延层的工艺条件如下：
将MBE设备中的K室温度设为760-860℃，并在其中加热蒸发纯度为99.9999％的Ga金属和纯度为99.99％的SnO2粉末，以提供Ga元素和Sn元素；
用5％的臭氧和95％氧气混合物作为O元素的来源；
设Ga原子束的等效压强为2*10-4Pa；
O3和O2混合气体的流速为5sccm；
加热衬底，使其温度为600-800℃。
CN202110803580.8A 2021-07-14 2021-07-14 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法 Active CN113555422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110803580.8A CN113555422B (zh) 2021-07-14 2021-07-14 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110803580.8A CN113555422B (zh) 2021-07-14 2021-07-14 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法

Publications (2)

Publication Number Publication Date
CN113555422A true CN113555422A (zh) 2021-10-26
CN113555422B CN113555422B (zh) 2023-03-10

Family

ID=78131849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110803580.8A Active CN113555422B (zh) 2021-07-14 2021-07-14 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法

Country Status (1)

Country Link
CN (1) CN113555422B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179026A (ja) * 2001-12-13 2003-06-27 Hitachi Ltd 半導体装置の製造方法
US8071458B1 (en) * 2010-08-19 2011-12-06 National Chiao Tung University Method for forming an interfacial passivation layer on the Ge semiconductor
US20120149161A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Method for fabricating semiconductor device
US20190287800A1 (en) * 2018-03-15 2019-09-19 Fujitsu Limited Graphene nanoribbon precursor, graphene nanoribbon, electronic device, and method
CN110690291A (zh) * 2019-09-30 2020-01-14 西安电子科技大学 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法
CN111199873A (zh) * 2020-01-09 2020-05-26 西安交通大学 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用
CN112331597A (zh) * 2020-12-04 2021-02-05 淄博绿能芯创电子科技有限公司 一种等离子体退火设备及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179026A (ja) * 2001-12-13 2003-06-27 Hitachi Ltd 半導体装置の製造方法
US8071458B1 (en) * 2010-08-19 2011-12-06 National Chiao Tung University Method for forming an interfacial passivation layer on the Ge semiconductor
US20120149161A1 (en) * 2010-12-10 2012-06-14 Fujitsu Limited Method for fabricating semiconductor device
US20190287800A1 (en) * 2018-03-15 2019-09-19 Fujitsu Limited Graphene nanoribbon precursor, graphene nanoribbon, electronic device, and method
CN110690291A (zh) * 2019-09-30 2020-01-14 西安电子科技大学 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法
CN111199873A (zh) * 2020-01-09 2020-05-26 西安交通大学 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用
CN112331597A (zh) * 2020-12-04 2021-02-05 淄博绿能芯创电子科技有限公司 一种等离子体退火设备及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阎广硕: "基于β-Ga2O3的pn结二极管的制备与性能研究", 《西安电子科技大学硕士毕业论文》 *

Also Published As

Publication number Publication date
CN113555422B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
CN111916351A (zh) 半导体器件及其制备方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
CN104393039A (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN112038408B (zh) 基于碳化硅衬底的垂直氮化铝金属氧化物半导体场效应晶体管及制备方法
CN103928344A (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN110690291A (zh) 增强型的Ga2O3金属氧化物半导体场效应晶体管及制作方法
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN110660643A (zh) 一种优化氮化镓高电子迁移率晶体管钝化的方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN110571275A (zh) 氧化镓mosfet的制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN107919396A (zh) 基于WO3/Al2O3双层栅介质的零栅源间距金刚石场效应晶体管及制作方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN107180759A (zh) 一种增强型P型栅GaN HEMT器件的制作方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN113555422B (zh) 基于超临界CO2处理的Ga2O3金属氧化物半导体场效应管及制备方法
CN112038409A (zh) 双异质结增强型金属氧化物场效应晶体管及制备方法
US10192963B2 (en) Composite gate dielectric layer applied to group III-V substrate and method for manufacturing the same
CN113921617B (zh) 一种Ga2O3金属氧化物半导体场效应管及制备方法
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN116387361A (zh) SiO2阻挡层Ga2O3垂直UMOS晶体管及其制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant