CN113519053A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113519053A
CN113519053A CN201980093278.9A CN201980093278A CN113519053A CN 113519053 A CN113519053 A CN 113519053A CN 201980093278 A CN201980093278 A CN 201980093278A CN 113519053 A CN113519053 A CN 113519053A
Authority
CN
China
Prior art keywords
power
power supply
module
supply circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980093278.9A
Other languages
English (en)
Other versions
CN113519053B (zh
Inventor
成濑峰信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Co Ltd
Original Assignee
Aisin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Co Ltd filed Critical Aisin Co Ltd
Publication of CN113519053A publication Critical patent/CN113519053A/zh
Application granted granted Critical
Publication of CN113519053B publication Critical patent/CN113519053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

适当地向半导体模块供给电力，并且抑制安装有半导体模块的主基板的布线层的数量。半导体装置(10)具有主基板(90)和半导体模块(1)。在主基板(90)上安装有第一电源电路(71)、半导体模块(1)以及第一元件(9)。半导体模块(1)具有第二元件(2、3)、以及安装有第二元件(2、3)的模块基板(4)。第一电源电路(71)向第一元件(9)供给电力(Vcc)。半导体模块(1)还具有安装于模块基板(4)的第二电源电路(72)，第二电源电路(72)向第二元件(2、3)供给电力(Vcc)。

Description

半导体装置
技术领域
本发明涉及具有主基板和半导体模块的半导体装置。
背景技术
以SoC(Systemona Chip：片上系统)、SiP(Systemina Package：系统级封装)等系统LSI为核心的半导体模块在多数情况下构成为具有多个功能块。国际公开第WO2017/038905号所公开的半导体模块具有多个CPU核、DSP(Digital Signal Processor：数字信号处理器)、SDRAM(SynchronousDynamic Random Access Memory：同步动态随机存取内存)接口等功能块(例如参照图7)。由于各个功能块通常以不同的电源电压等进行动作，因此，在这样的半导体模块中需要有多个电源。例如，CPU核、DSP可以以1.0[V]的电源电压进行动作，SDRAM可以以1.5[V]的电源电压进行动作，与外围电路连接的I/O端子可以以3.3[V]或1.8[V]的电源电压进行动作。另外，在具有多个CPU核或DSP的情况下，即使电源电压相同，也存在分别准备不同的电源的情况。也就是说，半导体模块通常被供给多种电力而进行动作。
在上述公报中，例示了向半导体模块供给两种或三种电力的方式，但也存在向半导体模块供给四种以上的电力的情况。用于供给多种电力的电源在安装有半导体模块的主基板上大多由电源电路生成。为了增大截面积而将阻抗抑制得较低，要求用于在基板上传输电力的布线具有较宽的布线宽度。因此，尤其对消耗电流较多的电力有时使用一个布线层(多数情况下为内层布线层)的全部来传输电力。
现有技术文献
专利文献
专利文献1：国际公开第WO2017/038905号
发明内容
发明要解决的问题
近年来，由于集成率的提高等，在半导体模块中逐渐搭载更多的功能块，从而向半导体模块供给的电力的种类也有增加的趋势。如上所述，若需要使用安装有半导体模块的主基板的一个内层布线层的全部进行传输的电力的种类变多，则构成主基板的布线层的数量增加，主基板的成本上升。
鉴于上述背景，期望适当地向半导体模块供给电力，并且抑制安装有半导体模块的主基板的布线层的数量。
用于解决问题的手段
鉴于上述问题，一个方式的半导体装置，具有主基板以及半导体模块，在所述主基板上安装有第一电源电路、所述半导体模块以及第一元件，所述半导体模块具有第二元件、以及安装有所述第二元件的模块基板，所述第一电源电路向所述第一元件供给电力，所述半导体模块还具有安装于所述模块基板的第二电源电路，所述第二电源电路向所述第二元件供给电力。
在这样的半导体装置中，在多数的情况下，在主基板上形成有电源电路，从该电源电路向安装于主基板的第一元件以及安装于半导体模块的模块基板的第二元件供给电力。例如，在向第一元件供给的电力和向第二元件供给的电力不同的情况下，有可能在主基板上形成在主基板中不使用的电力的布线。通常传输电力的布线与传输信号的布线相比非常粗，作为使用了一层布线层的全部的电源层(a power supply plane)而形成的情况也较多。例如，若为了向在主基板中不使用的第二元件传输电力而在主基板上形成这样的电源层，则会导致半导体装置的成本上升。根据本结构，由于安装于模块基板的第二元件所使用的电力由安装于模块基板的第二电源电路生成，因此无需从主基板向半导体模块传输电力。因此，无需在主基板上设置用于向第二元件传输电力的电源层，能够降低主基板以及半导体装置的成本。即，根据本结构，能够适当地向半导体模块供给电力，并且能够抑制安装有半导体模块的主基板的布线层的数量。
鉴于上述问题，一个方式的半导体装置，具有主基板以及半导体模块，在所述主基板上安装有第一电源电路以及所述半导体模块，所述半导体模块具有处理器；与所述处理器协作的存储器；以及安装有所述处理器和所述存储器的模块基板，所述处理器具有多个系统的电源输入部，在所述半导体模块上形成有：第一电路，包括第一系统电源输入部，该第一系统电源输入部是所述处理器的至少一个系统的所述电源输入部；以及第二电路，包括第二系统电源输入部以及所述存储器，该第二系统电源输入部是所述处理器的其他至少一个系统的所述电源输入部，所述第一电源电路向所述第一电路供给第一电力，所述半导体模块还具有安装于所述模块基板的第二电源电路，所述第二电源电路向所述第二电路供给与所述第一电力不同的第二电力。
在由处理器访问并与处理器之间交换数据的存储器是在模块基板上完成的电路块的情况下，在主基板上不需要第二电力。如本结构那样，若第二电力由模块基板上的第二电源电路生成，则在主基板上不需要形成与第二电力相关的电路。在主基板上用于传输电力的布线为了将阻抗抑制得较低需要扩大宽度，通常存在使用一个内层布线层的全部来传输电力的情况。根据本结构，由于也不需要在主基板上设置第二电力的内层布线层，因此能够削减主基板的内层布线层。其结果，例如，通过使用与传输第二电力的情况对应的内层布线层作为信号布线层，能够降低信号布线密度以抑制串扰噪声，或者通过使布线宽度变宽来降低阻抗以抑制信号衰减。另外，也能够通过削减内层布线层来降低基板成本。这样，根据本结构，能够适当地向半导体模块供给电力，并且抑制安装有半导体模块的主基板的布线层的数量。尤其地，能够适当地向需要供给多种电力的半导体模块供给电力，并且能够抑制安装有半导体模块的主基板的内层布线层的数量。
根据参照附图说明的实施方式的以下内容，半导体装置的其他特征和优点将变得明确。
附图说明
图1是半导体装置的示意性的立体分解图。
图2是半导体模块的部件配置图。
图3是表示系统LSI的一例的示意性的框图。
图4是表示半导体装置的一例的示意性的电路框图。
图5是表示半导体装置的一例的侧视图以及主基板的结构的一例的剖视图。
图6是表示半导体装置的其他例子的示意性的电路框图。
图7是表示图6的半导体装置的主基板的结构的一例的剖视图。
图8是表示半导体装置的比较例的示意性的电路框图。
图9是表示图7的半导体装置的主基板的结构的一例(比较例)的剖视图。
具体实施方式
下面，基于附图说明半导体装置的实施方式。在本实施方式中，以该半导体装置例如搭载于车辆并构成为控制车载信息设备的ECU(Electronic Control Unit：电子控制单元)的方式为例进行了说明，当然，半导体装置的用途并不限定于此。
如图1的示意性的立体分解图所示，半导体装置10构成为具有主基板90以及半导体模块1。在主基板90中安装有：第一电源电路71、半导体模块1以及第一元件9。其中，半导体模块1是具有系统LSI2(处理器、第二元件)、与系统LSI2协作的存储器3(第二元件)、后述的第二电源电路72、以及安装有系统LSI2和存储器3的模块基板4的多芯片模块。在本实施方式中，如图1和图2所示，在模块基板第一面4a上安装有：作为系统LSI2的SoC(System ona Chip：片上系统)、作为存储器3的两个SDRAM(Synchronous Dynamic Random AccessMemory)来作为第二元件。优选地，SDRAM例如为DDR3(Double Data Rate3：双数据速率3)SDRAM、DDR4(Double Data Rate4)SDRAM等。
在此，虽然作为系统LSI2例示了SoC，但也可以是SiP(System in a Package：系统级封装)。另外，SoC中还包括：半定制LSI的ASIC(Application Specific IntegratedCircuit：专用集成电路)、通用LSI的ASSP(Application Specific Standard Processor：专用标准产品)等。另外，ASIC并不限于门阵列、单元基IC(标准单元)，还包括FPGA(FieldProgrammable Gate Array：现场可编程逻辑门阵列)、PLA(Programmable Logic Array：可编程逻辑阵列)等PLD(Programmable Logic Device：可编程逻辑器件)。另外，在此，虽然作为存储器3例示了SDRAM，但并不妨碍是闪存或SRAM(Static RAM：静态RAM)等其他结构的存储器。
如图5所示，半导体模块1具有形成于模块基板第二面4b的模块端子B。作为多芯片模块的半导体模块1通过在形成于主基板90的未图示的焊盘上焊接模块端子B，从而像一个元件那样安装于主基板90。也就是说，模块基板4和主基板90并非仅通过线束或连接器等来连接基板彼此，而是通过将在模块基板4上形成有模块端子B的半导体模块1作为部件安装于主基板90来连接。
模块端子B与安装于模块基板4的系统LSI2等连接。与系统LSI2协作的存储器3的信号端子仅与系统LSI2连接。因此，在具有系统LSI2和存储器3的半导体模块1中，除了在系统LSI2的连接端子和存储器3的连接端子内的仅用于相互连接的连接端子之外，还设置有模块端子B。因此，与将系统LSI2和存储器3分别安装于主基板90的情况相比，将半导体模块1安装于主基板90更加提高布线效率或安装效率。
图3的示意性的框图表示系统LSI2的一例。如图3所示，系统LSI2具有：CPU核(CPUCORE)22、GPU核(GPU CORE)23、音频DSP(Audio DSP)、存储器接口(SDRAM I/F)21、声音路由单元(SRU)30、显示器接口(Display I/F)27、视频采集部(Video Capture)28、USB主机(USB3.0 HOST)29、图像识别引擎(Image Recognition Engine)25、CAN(Control AreaNetwork：控制器局域网络)32、串行ATA(Serial ATA：串行硬盘接口)31、视频加速器(VideoAccelerator)26等功能块。
CPU核22是包含作为系统LSI2的核心的CPU(Central Processing Unit：中央处理器)的运算单元。GPU核23是包括主要作为图像关系的运算处理的核心的GPU(GraphicProcessing Unit：图形处理器)的运算单元。存储器接口21是作为系统LSI2向作为存储器3的SDRAM写入数据数据、从SDRAM读取数据、或刷新SDRAM所存储的数据时的接口的功能部。
音频DSP24是进行对以各种压缩形式或保存形式构成的声音数据进行解码处理的DSP(Digital Signal Processor：数字信号处理器)。声音路由单元30是用于由扬声器102经由音频编解码器装置(Audio Codec)101等实现环绕声再现等音响效果，或者经由音频编解码器装置101接收输入到麦克风103的声音等音频信息的运算单元。
视频采集部28例如是获取车载摄像头104的拍摄图像的运算单元。图像识别引擎25是包括用于基于由视频采集部28获取的车载摄像头104的拍摄图像进行图像识别的ISP(Image Signal Processor：图像信号处理器)的运算单元。视频加速器26是包括用于对以各种压缩形式或保存形式构成的动态数据进行解码处理的ISP的运算单元。显示器接口27例如是根据车室内的显示器107的显示方式，输出由视频采集部28获取的车载摄像头104的拍摄图像或由视频加速器26解码后的图像的运算单元。在车载摄像头104的拍摄图像中，还能够基于图像识别引擎25的识别结果而使各种信息(文字、记号等)重叠，或者部分地强调图像。
USB主机29是作为用于连接便携式音频设备、智能手机、数码相机、等用户所携带的各种USB对应设备109的接口的运算单元。串行ATA31是作为硬盘驱动器(HDD)105或DVD盘驱动器(DVD)106的接口的运算单元。CAN32是作为经由车辆内的CAN收发器(CANTransceiver)108的车辆内的通信的接口的运算单元。
上述的CPU核22、GPU核23、DSP、ISP等在进行各自的运算处理时与存储器3协作。半导体模块1构成为具有系统LSI2、与系统LSI协作的存储器3、安装有这些的模块基板4的多芯片模块。如图1和图5所示，半导体模块1构成为，在模块基板4的一侧的基板面即模块基板第一面4a上安装系统LSI2、第一存储器3a、第二存储器3b、后述的模块电源IC8等部件，在模块基板4的另一侧的基板面即模块基板第二面4b上以格子状配置半球状的模块端子B。在模块端子B中包括：传输信号的模块信号输入/输出端子SB、传输电力Vcc的模块电源端子PB。此外，“信号输入/输出端子”包括“输入端子”、“输出端子”、“双方向端子”。
系统LSI2的芯片端子T在系统LSI2为QFP(Quad Flat Gull Wing LeadedPackage：四面扁平封装)型的情况下，设置在封装的周围，在系统LSI2为BGA(Ball GridArray：球栅阵列)型的情况下，设置在封装的下部(与模块基板第一面4a相对的面)。如图4的电路框图所示，芯片端子T包括芯片信号输入/输出端子S、以及芯片电源端子P。芯片信号输入/输出端子S内的与形成于主基板90的电路(例如第一元件9(连接对象元件)(参照图4))连接的端子在模块基板4内与模块信号输入/输出端子SB(参照图5)连接。芯片信号输入/输出端子S内的仅与模块基板4上的电路连接的端子不与模块信号输入/输出端子SB连接。芯片电源端子P内的与形成于主基板90的电源电路(例如后述的第一电源电路71)连接的端子在模块基板4内与模块电源端子PB(参照图5)连接。芯片电源端子P内的与模块基板4上的电源电路(例如第二电源电路72)连接且不与主基板90连接的端子不与模块电源端子PB连接。
另外，在系统LSI2中构成有上述那样的多个功能块，作为多芯片模块的半导体模块1也同样地具有多个功能块。在集成有SoC或SiP等多个功能块的系统LSI2中，多个功能块一般被供给与各自的电特性相应的电力以进行动作。在此，“电力”包含“电压”以及“电流”，在理想的情况下是由能够以稳定的“电压”提供不会因负载而大幅变动的“电流”的“电源(电源电路)”供给的。
例如，CPU核22或GPU核23、DSP、ISP通过被供给额定电压1.0[V]的电力而进行动作，存储器3、存储器接口21、与存储器3连接的系统LSI2的芯片端子T(芯片信号输入/输出端子S)通过被供给额定电压1.5[V]或1.35[V]的电力而进行动作。与外围电路连接的系统LSI2的芯片信号输入/输出端子S例如在系统LSI2的内部与I/O垫(信号输入/输出部50)连接，供给至该I/O垫的电力的额定电压为3.3[V]或1.8[V]。
这样，需要向系统LSI2供给多个电力。另外，即使额定电压相同的功能块，在总消耗电力较多的情况下，如果也考虑到电源电路的负载，则期望作为不同的电力供给。另外，即使额定电压相同的功能块，为了抑制由于某个功能块的动作而产生的电源噪声对其他功能块的影响，也可以优选利用多个分别不同的电力进行动作。因此，如图4所示，系统LSI2具有多个系统的电源输入部5，来供给多个电力Vcc。
如图4所示，在本实施方式中，向系统LSI2供给11种电力Vcc(第一电力Vcc1、第二电力Vcc2、···)。例如，第一电力Vcc1(第一系统电力)是向CPU核22供给的电力Vcc，第二电力Vcc2(第二系统电力)是向存储器3、存储器接口21供给的电力Vcc，第三电力Vcc3(第三系统电力)是向GPU核23供给的电力Vcc。在第四系统电力中具有三种电力，第四系统第一电力Vcc41、第四系统第二电力Vcc42以及第四系统第三电力Vcc43是向DSP或ISP等(附图标记24～26等)供给的电力Vcc。在第五系统电力中有五种电力，第五系统第一电力Vcc51、第五系统第二电力Vcc52、第五系统第三电力Vcc53、第五系统第四电力Vcc54以及第五系统第五电力Vcc55是向I/O垫(信号输入/输出部50)、各种接口部等(附图标记27～32等)供给的电力Vcc。
如图4所示，在半导体模块1中形成有：第一电路11，包括第一系统电源输入部51，所述第一系统电源输入部51是系统LSI2的至少一个系统的电源输入部5；以及第二电路12，包括第二系统电源输入部52以及存储器3，所述第二系统电源输入部52是系统LSI2的其他至少一个系统的电源输入部5。在安装有半导体模块1的主基板90中，安装有生成第一电力Vcc1的第一电源电路71。第一电源电路71向第一电路11供给第一电力Vcc1。更详细来说，第一电源电路71经由作为图5所示的模块端子B的一种的模块电源端子PB向半导体模块1的第一电路11供给第一电力Vcc1。半导体模块1除了系统LSI2和存储器3，还具有安装于模块基板4的第二电源电路72。第二电源电路72向第二电路12供给与第一电力Vcc1不同的第二电力Vcc2。另外，第一电路11还包括在系统LSI2的内部(半导体单元内)利用第一电力Vcc1进行动作的电路以及电源输入垫等。第二电路12以及后述的第三电路13也是同样的。
在主基板90中，以主电源IC6为核心构成包括第一电源电路71的主电源电路60。主电源IC6构成为具有能够生成多种电力的电源功能块，以各个电源功能块为核心，形成有包括未图示的平滑电容器、旁路电容器、电阻器等无源部件的电源电路块(PCCT)。第一电源电路71由包括主电源IC6的一个电源功能块的第一主电源电路块61构成。另外，例如，第三电源电路73由包括主电源IC6的另一个电源功能块的第三主电源电路块63构成。虽然在图4中进行了简化，但三种第四系统电力(Vcc41～Vcc43)、五种第五系统电力(Vcc51～Vcc55)也分别由包括主电源IC6的一个电源功能块的主电源电路块构成。在主电源电路60中，根据由半导体装置10的外部的例如搭载于车辆的未图示的直流电源(低压用主电源：例如额定电压为12[V])等供给的基础电力VB生成各个电力Vcc。
此外，关于第二电源电路72，也能够构成为包括主电源IC6的一个电源功能块。例如，如对于本实施方式的比较例的框图即图8所示，第二电源电路72也能够由包括主电源IC6的一个电源功能块的第二主电源电路块62构成。但是，在本实施方式中，第二电源电路72安装于模块基板4。在模块基板4中，以模块电源IC8作为核心构成包括第二电源电路72的模块电源电路80。与主电源IC6同样地，模块电源IC8构成为具有能够生成至少一个电力的电源功能块，并以一个电源功能块作为核心形成一个电源电路块(PCCT)。第二电源电路72由包括模块电源IC8的一个电源功能块的第一模块电源电路块81构成。模块电源电路80(第二电源电路72)也根据基础电力VB生成第二电力Vcc2。
如图4所示，第二电路12是在模块基板4中完成的电路。因此，在模块基板4中生成了第二电力Vcc2的情况下，主基板90中不需要第二电力Vcc2。在主基板90上用于传输电力的布线为了将阻抗抑制得较低而需要扩大宽度。但是，若在表面布线层(图5所示的附图标记“OL”)上设置这样的电力传输用的布线，则用于安装部件的区域或用于设置信号布线的区域受到限制，因此不优选。因此，使用内层布线层(图5所示的附图标记“IL”)来设置这样的电力传输用的布线。然后，在这样的电力传输用的布线中通常使用一个内层布线层的全部。
图5示意性地示出主基板90的截面。在主基板90中，从安装有半导体模块1的主基板第一面90a到背面侧的主基板第二面90b至少形成有九层布线层(如后所述，虽然也可以是10层以上的偶数层，但在此例示为9层的量)。从主基板第一面90a一侧开始形成有：第一信号布线层SL1、第一电源布线层PL1、第三电源布线层PL3、第二信号布线层SL2、接地布线层GL、第三信号布线层SL3、第四电源布线层PL4、第五电源布线层PL5、第四信号布线层SL4的布线层。第一信号布线层SL1、第二信号布线层SL2、第三信号布线层SL3以及第四信号布线层SL4是设置有信号布线的布线层，第一信号布线层SL1以及第四信号布线层SL4是表面布线层OL，第二信号布线层SL2以及第三信号布线层SL3是内层布线层IL。
第一电源布线层PL1是传输第一电力Vcc1的布线层，第三电源布线层PL3是传输第三电力Vcc3的布线层，第四电源布线层PL4是传输三种第四系统电力(Vcc41～Vcc43)的布线层，从而形成三个不同的电力布线。第五电源布线层PL5是传输五种第五系统电力(Vcc51～Vcc55)的布线层，从而形成五个不同的电力布线。第一电源布线层PL1、第三电源布线层PL3、第四电源布线层PL4以及第五电源布线层PL5是内层布线层IL。接地布线层GL是作为半导体装置10的基准的地G的布线层。这些布线层的顺序是一个例子，并不限定半导体装置10的结构。另外，并不妨碍使用内层布线层IL的全部或者一部分来设置基础电力VB的布线层。
另外，通常，具有多层布线层的基板(多层基板)通过层叠多组具有两个表面布线层的两面基板而形成。因此，通常，布线层的数量是偶数。例如在由具有偶数的布线层的10层基板构成本实施方式的主基板90的情况下，优选追加一层接地布线层GL或追加一层信号布线层。通过追加接地布线层GL，除了能够实现电力Vcc的稳定化之外，还能够获得屏蔽信号布线层之间的屏蔽效果，从而能够提高信号传输的可靠性。另外，通过追加信号布线层，能够降低信号布线密度以抑制串扰噪声，或者通过使布线宽度变宽而使阻抗降低以抑制信号減衰。
图9表示与图8所例示的比较例的框图对应的主基板90的截面。如上所述，在比较例的半导体模块1中，第二电源电路72也形成于主基板90。因此，在主基板90上形成传输第二电力Vcc2的第二电源布线层PL2，在这点上与图5所例示的本实施方式不同。另外，通常为了抑制串扰噪声等信号线彼此之间的干扰，优选多个信号布线层分别不相邻地配置，在信号布线层之间设置电源布线层或接地布线层的情况较多。因此，根据第二电源布线层PL2的有无，布线层的配置在图5和图8中不同，但对半导体装置10的结构并没有任何限定。
从比较图5与图9可知，通过在半导体模块1中具有第二电源电路72，能够削减主基板90中的电源布线层(第二电源布线层PL2)。由此，能够削减具有多个布线层的主基板90的布线层的数量。此外，在对图9和图5进行的比较中，能够从10层削减1层到9层，一般认为在以偶数的层数形成的基板中削减效果是有限的。但是，如上所述，通过追加接地布线层或追加信号布线层，能够提高半导体装置10的耐噪声性。其结果，通过提高半导体装置10的可靠性或减少噪声对策部件，能够实现成本的降低。另外，在为了使布线层为偶数而利用多余的信号布线层的情况下，有时在减少1层电源布线层时，也可以减少1层信号布线层。在这种情况下，通过减少第二电源布线层PL2也能降低主基板90的成本。因此，优选地，即使是1层，也能够减少主基板90的内层电源布线层。
另外，在第二电源电路72形成在半导体模块1的情况下，从比较图4和图8可知，能够将第二主电源电路块62用于其他用途。例如，在主基板90上，在主电源IC6的电源功能块的数量不足的情况下，有时由利用了线性调节IC等的降压电路等生成电力Vcc。降压电路通过热量来消耗电压下降量，因此能量效率低。在这种情况下，通过利用第二主电源电路块62能够提高能量效率。
作为另一方式，还优选在半导体模块1中设置生成多个电力Vcc的电源电路，以能够削减两个电源布线层。图6的电路框图例示了半导体模块1还具有安装于模块基板4的第三电源电路73的方式。具体来说，在模块基板4中，包括第二电源电路72和第三电源电路73的模块电源电路80构成为以模块电源IC8为核心。模块电源IC8构成为具有能够生成至少两个电力的电源功能块，并且以一个电源功能块为核心形成一个电源电路块(PCCT)。如上所述，第二电源电路72由包括模块电源IC8的一个电源功能块的第一模块电源电路块81构成。然后，第三电源电路73由包括模块电源IC8的其他电源功能块的第二模块电源电路块82构成。
在半导体模块1中还形成有第三电路13，所述第三电路13包括与系统LSI2的第一系统电源输入部51以及第二系统电源输入部52不同的第三系统电源输入部53，该第三系统电源输入部53是至少一个系统的电源输入部5。第三电源电路73向第三电路13供给与第一电力Vcc1和第二电力Vcc2不同的第三电力Vcc3。
另外，如上所述，在主基板90的电源布线层中，存在如第一电源布线层PL1、第二电源布线层PL2和第三电源布线层PL3那样使用一个内层布线层IL的全部传输一种电力Vcc的层；以及如第四电源布线层PL4和第五电源布线层PL5那样在一个内层布线层IL中传输多个电力Vcc的层。即使在半导体模块1一侧生成在第四电源布线层PL4以及第五电源布线层PL5中传输的电力Vcc，由于在主基板90中生成的其他电力Vcc也在第四电源布线层PL4以及第五电源布线层PL5中传输，因此，不能削减电源布线层。另一方面，若在半导体模块1一侧生成了在使用一个内层布线层IL的全部传输一种电力Vcc的层中传输的电力Vcc，则能够消减电源布线层。
使用一个内层布线层IL的全部传输的电力Vcc的消耗电流大于使用一个内层布线层IL的一部分传输的电力Vcc的消耗电力。换言之，为了抑制传输中的电压下降，需要消耗电流较大的电力Vcc的阻抗低于消耗电力较小的电力Vcc的阻抗。因此，需要消耗电流较大的电力Vcc以比消耗电力较小的电力Vcc更宽的布线宽度传输，使用一个内层布线层IL的全部传输的情况增多。因此，优选地，第三电力Vcc3是向系统LSI2的多个系统的电源输入部5中的每一个供给的电力Vcc内的除了第一电力Vcc1和第二电力Vcc2以外消耗电流最大的电力Vcc。
如图6和图7所示，若在形成于半导体模块1的第二电源电路72和第三电源电路73中生成仅在半导体模块1的内部使用的第二电力Vcc2和第三电力Vcc3，则无需在主基板90中设置第二电源布线层PL2和第三电源布线层PL3。因此，如图7所示，能够由8层基板构成在图9所示的比较例中由10层基板构成的主基板90，从而能够降低主基板90的成本。例如，以往，仅在半导体模块1的内部使用的电力Vcc也在主基板90一侧生成的情况下，为了传输该电力Vcc而设置于主基板90的布线层能够通过在模块基板4一侧生成仅在半导体模块1的内部使用的电力Vcc而减少。
以上，从消耗电流的观点来看，说明了选定在半导体模块1中生成的电力Vcc的基准，但在半导体模块1中生成的电力Vcc优选为在主基板90中不使用的电力Vcc。换言之，在主基板90中使用的电力Vcc(也包括在主基板90和半导体模块1中使用的电力Vcc)可以在主基板90中生成(由第一电源电路71生成)，仅在模块基板4中使用的电力Vcc可以在模块基板4中生成(由第二电源电路72生成)。例如，第一电力Vcc1不仅在半导体模块1的第一电路11中使用，也可以在主基板90中使用。如图4和图6(也包括图8)所示，在主基板90中还安装有，与系统LSI2的芯片信号输入/输出端子S(信号端子)连接的电路元件即第一元件9(IC)。第一电源电路71向包括第一电路11和第一元件9(连接对象元件)的对象电路91供给电力。
当在半导体模块1的内部生成了主基板90上所需的第一电力Vcc1，而不是仅在半导体模块1的内部使用的电力Vcc时，也需要向主基板90供给第一电力Vcc1。然后，在主基板90中需要用于传输该第一电力Vcc1的布线。因此，即使在半导体模块1中生成第一电力Vcc1，对于主基板90的布线层的削减也几乎没有效果。因此，第一电力Vcc1不是由模块基板4上的模块电源电路80生成，而是由形成于主基板90的第一电源电路71生成并向模块基板4供给。也就是说，优选地，从仅在半导体模块1的内部使用的电力Vcc内的消耗电流较大的电力Vcc开始依次选定在半导体模块1中生成的电力Vcc。
另外，在上述中，虽然对将系统LSI2和存储器3作为第二元件的示例进行了说明，但第二元件只要是从第二电源电路72供给电力Vcc的元件，也可以是其他元件。另外，第二元件只要从第二电源电路72供给电力Vcc即可，并不妨碍从第一电源电路71供给其他电力Vcc。也就是说，第二元件也可以像上述的系统LSI2那样，从第一电源电路71和第二电源电路72供给电力Vcc。
(实施方式的概要)
以下，对上述说明的半导体装置(10)的概要进行简单说明。
一个方式的半导体装置(10)，具有主基板(90)以及半导体模块(1)，在所述主基板(90)上安装有第一电源电路(71)、所述半导体模块(1)以及第一元件(9)，所述半导体模块(1)具有第二元件(2、3)、以及安装有所述第二元件(2、3)的模块基板(4)，所述第一电源电路(71)向所述第一元件(9)供给电力(Vcc)，所述半导体模块(1)还具有安装于所述模块基板(4)的第二电源电路(72)，所述第二电源电路(72)向所述第二元件(2、3)供给电力(Vcc)。
在这样的半导体装置(10)中，在多数的情况下，在主基板(90)上形成有电源电路，从该电源电路向安装于主基板(90)的第一元件(9)以及安装于半导体模块(1)的模块基板(4)的第二元件(2、3)供给电力(Vcc)。例如，在向第一元件(9)供给的电力(Vcc)和向第二元件(2、3)供给的电力(Vcc)不同的情况下，有可能在主基板(90)上形成在主基板(90)中不使用的电力(Vcc)的布线。通常传输电力(Vcc)的布线与传输信号的布线相比非常粗，作为使用了一层布线层的全部的电源层(a power supplyplane)而形成的情况也较多。例如，若为了向在主基板(90)中不使用的第二元件(2、3)传输电力(Vcc)而在主基板(90)上形成这样的电源层，则会导致半导体装置(10)的成本上升。根据本结构，由于安装于模块基板(4)的第二元件(2、3)所使用的电力(Vcc)由安装于模块基板(4)的第二电源电路(72)生成，因此无需从主基板(90)向半导体模块(1)传输电力(Vcc)。因此，无需在主基板(90)上设置用于向第二元件(2、3)传输电力(Vcc)的电源层，能够降低主基板(90)以及半导体装置(10)的成本。即，根据本结构，能够适当地向半导体模块(1)供给电力(Vcc)，并且能够抑制安装有半导体模块(1)的主基板(90)的布线层的数量。
其中，优选地，所述第二元件(2、3)是处理器(2)以及存储器(3)。
处理器(2)与存储器(3)协作的情况较多，仅在处理器(2)与存储器(3)之间连接的信号线也较多。因此，在具有处理器(2)和存储器(3)的半导体模块(1)中，在处理器(2)的连接端子和存储器(3)的连接端子内除了仅用于相互连接的连接端子之外，只要设置半导体模块(1)的连接端子(B)即可。因此，与将处理器(2)和存储器(3)分别安装于主基板(90)的情况相比，将半导体模块(1)安装于主基板(90)更加提高布线效率或安装效率。因此，优选地，第二元件为处理器(2)和存储器(3)。另外，在向存储器(2)供给的电力较多的情况下，仅用于存储器(2)或者仅用于存储器(3)以及与存储器(3)协作的处理器(2)。因此，优选地，从安装于模块基板(4)的第二电源电路(72)向作为第二元件的处理器(2)以及存储器(3)供给电力。
另外，在半导体装置(10)中，优选地，所述第二元件是处理器以及与所述处理器协作的存储器，所述处理器(2)具有多个系统的电源输入部(5)，在所述半导体模块(1)上形成有：第一电路(11)，包括第一系统电源输入部(51)，该第一系统电源输入部(51)是所述处理器(2)的至少一个系统的所述电源输入部(5)；以及第二电路(12)，包括第二系统电源输入部(52)以及所述存储器(3)，该第二系统电源输入部(52)是所述处理器(2)的其他至少一个系统的所述电源输入部(5)，所述第一电源电路(71)向所述第一电路(11)供给第一电力(Vcc1)，所述半导体模块(1)还具有安装于所述模块基板(4)的第二电源电路(72)，所述第二电源电路(72)向所述第二电路(12)供给与所述第一电力(Vcc1)不同的第二电力(Vcc2)。
在由处理器(2)访问并与处理器(2)之间交换数据的存储器(3)是在模块基板(4)上完成的电路块的情况下，在主基板(90)上不需要第二电力(Vcc2)。如本结构那样，若第二电力(Vcc2)由模块基板(4)上的第二电源电路(72)生成，则在主基板(90)上不需要形成与第二电力(Vcc2)相关的电路。在主基板(90)上用于传输电力的布线为了将阻抗抑制得较低需要扩大宽度，通常存在使用一个内层布线层(IL)的全部来传输电力的情况。根据本结构，由于也不需要在主基板(90)上设置第二电力(Vcc2)的内层布线层(IL)，因此能够削减主基板(90)的内层布线层(IL)。其结果，例如，通过使用与传输第二电力(Vcc2)的情况对应的内层布线层(IL)作为信号布线层，能够降低信号布线密度以抑制串扰噪声，或者通过使布线宽度变宽来降低阻抗以抑制信号衰减。另外，也能够通过削减内层布线层(IL)来降低基板成本。这样，根据本结构，能够适当地向半导体模块(1)供给电力，并且抑制安装有半导体模块(1)的主基板(90)的布线层的数量。尤其地，能够适当地向需要供给多种电力的半导体模块(1)供给电力，并且能够抑制安装有半导体模块(1)的主基板(90)的内层布线层(IL)的数量。
其中，优选地，所述半导体模块(1)还具有安装于所述模块基板(4)的第三电源电路(73)，在所述半导体模块(1)上还形成有第三电路(13)，所述第三电路(13)包括与所述处理器(2)的所述第一系统电源输入部(51)以及所述第二系统电源输入部(52)不同的第三系统电源输入部(53)，该第三系统电源输入部(53)是至少一个系统的所述电源输入部(5)，所述第三电源电路(73)向所述第三电路(13)供给与所述第一电力(Vcc1)以及所述第二电力(Vcc2)不同的第三电力(Vcc3)。
通常，具有多层布线层的基板(多层基板)通过层叠多组具有两个表面布线层(OL)的两面基板而形成。因此，通常，布线层的数量是偶数(例如4层基板、6层基板、8层基板等)。除了在模块基板(4)上生成第二电力(Vcc2)之外，在模块基板(4)上还生成第三电力(Vcc3)，由此能够容易地从主基板(90)上去除两个电力用布线层。也就是说，不进行信号布线的再设计等，而是通过单纯地去掉两个电力用布线层，就能够容易地削减主基板(90)的布线层的数量。其结果，能够削减主基板(90)的成本。
另外，在所述第三电源电路(73)向所述第三电路(13)供给所述第三电力(Vcc3)的情况下，优选地，所述第三电力(Vcc3)是向所述处理器(2)的多个系统的所述电源输入部(5)分别供给的电力(Vcc)内，除了所述第一电力(Vcc1)和所述第二电力(Vcc2)以外消耗电流最大的电力(Vcc)。
在主基板(90)中，将一个内层布线层(IL)的全部用作一个电力(Vcc)的布线层的情况下，通常该电力(Vcc)的消耗电力较大。另一方面，在消耗电力较小的电力(Vcc)的情况下，存在即使不使用同一内层布线层(IL)的全部也能够传输电力(Vcc)的情况。因此，即使在模块基板(4)中生成这样消耗电力较小的电力(Vcc)，在内层布线层(IL)中残留其他布线的可能性也较高。也就是说，在削减主基板(90)上用于电力传输的内层布线层(IL)的数量的基础上，优选将使用一个布线层的全部的电力(Vcc)作为削减对象。因此，优选地，除了已经确定了电力(Vcc)的供给路径的第一电力(Vcc1)以及第二电力(Vcc2)之外，将消耗电流最多的电力(Vcc)作为第三电力(Vcc3)。
另外，优选地，在所述主基板(90)上还安装有连接对象元件(9)，该连接对象元件(9)是与所述处理器(2)的信号端子(S)连接的电路元件，所述第一电源电路(71)向包括所述第一电路(11)以及所述连接对象元件(9)的对象电路(91)供给电力。
在模块基板(4)上生成了不仅在模块基板(4)上而且也在主基板(90)上需要的电力(Vcc)的情况下，需要向主基板(90)供给该电力(Vcc)。因此，在主基板(90)上需要用于传输该电力(Vcc)的布线。然后，该布线设置于内层布线层(IL)的可能性较高。因此，即使在模块基板(4)中生成这样的电力(Vcc)，也难以带来主基板(90)的布线层的削减。在向包括安装于主基板(90)并与处理器(2)的信号端子(S)连接的连接对象元件(9)的对象电路(91)也供给第一电力(Vcc1)的情况下，在主基板(90)上需要第一电力(Vcc1)的布线。因此，优选地，第一电力(Vcc1)由形成于主基板(90)的第一电源电路(71)生成并供给至模块基板(4)，而不是由模块基板(4)上的电源电路(80)生成。
附图标记的说明：
1：半导体模块
2：系统LSI(处理器、第二元件)
3：存储器(第二元件)
4：模块基板
5：电源输入部
9：连接对象元件(第一元件)
10：半导体装置
11：第一电路
12：第二电路
13：第三电路
51：第一系统电源输入部
52：第二系统电源输入部
53：第三系统电源输入部
71：第一电源电路
72：第二电源电路
73：第三电源电路
90：主基板
91：对象电路
S：芯片信号输入/输出端子(处理器的信号端子)
Vcc：电力
Vcc1：第一电力
Vcc2：第二电力
Vcc3：第三电力

Claims (6)

1.一种半导体装置，具有主基板以及半导体模块，其中，
在所述主基板上安装有第一电源电路、所述半导体模块以及第一元件，
所述半导体模块具有第二元件、以及安装有所述第二元件的模块基板，
所述第一电源电路向所述第一元件供给电力，
所述半导体模块还具有安装于所述模块基板的第二电源电路，
所述第二电源电路向所述第二元件供给电力。
2.根据权利要求1所述的半导体装置，其中，
所述第二元件是处理器以及存储器。
3.根据权利要求1所述的半导体装置，其中，
所述第二元件是处理器以及与所述处理器协作的存储器，
所述处理器具有多个系统的电源输入部，
在所述半导体模块上形成有：第一电路，包括第一系统电源输入部，该第一系统电源输入部是所述处理器的至少一个系统的所述电源输入部；以及第二电路，包括第二系统电源输入部以及所述存储器，该第二系统电源输入部是所述处理器的其他至少一个系统的所述电源输入部，
所述第一电源电路向所述第一电路供给第一电力，
所述半导体模块还具有安装于所述模块基板的第二电源电路，
所述第二电源电路向所述第二电路供给与所述第一电力不同的第二电力。
4.根据权利要求3所述的半导体装置，其中，
所述半导体模块还具有安装于所述模块基板的第三电源电路，
在所述半导体模块上还形成有第三电路，所述第三电路包括与所述处理器的所述第一系统电源输入部以及所述第二系统电源输入部不同的第三系统电源输入部，该第三系统电源输入部是至少一个系统的所述电源输入部，
所述第三电源电路向所述第三电路供给与所述第一电力以及所述第二电力不同的第三电力。
5.根据权利要求4所述的半导体装置，其中，
所述第三电力是在向所述处理器的多个系统的所述电源输入部分别供给的电力内，除了所述第一电力以及所述第二电力以外消耗电流最大的电力。
6.根据权利要求3至5中任一项所述的半导体装置，其中，
在所述主基板上还安装有连接对象元件，该连接对象元件是与所述处理器的信号端子连接的电路元件，所述第一电源电路向包括所述第一电路以及所述连接对象元件的对象电路供给电力。
CN201980093278.9A 2019-03-04 2019-09-12 半导体装置 Active CN113519053B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-038618 2019-03-04
JP2019038618A JP7238477B2 (ja) 2019-03-04 2019-03-04 半導体装置
PCT/JP2019/035863 WO2020179109A1 (ja) 2019-03-04 2019-09-12 半導体装置

Publications (2)

Publication Number Publication Date
CN113519053A true CN113519053A (zh) 2021-10-19
CN113519053B CN113519053B (zh) 2024-10-18

Family

ID=72337808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093278.9A Active CN113519053B (zh) 2019-03-04 2019-09-12 半导体装置

Country Status (6)

Country Link
US (1) US20220122954A1 (zh)
EP (1) EP3937233A4 (zh)
JP (1) JP7238477B2 (zh)
KR (1) KR20210114991A (zh)
CN (1) CN113519053B (zh)
WO (1) WO2020179109A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7364622B2 (ja) * 2021-06-11 2023-10-18 矢崎総業株式会社 制御装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186771A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd 回路モジュール及び情報処理装置
CN1643479A (zh) * 2002-04-04 2005-07-20 松下电器产业株式会社 多电源半导体集成电路
US20070120577A1 (en) * 2005-11-30 2007-05-31 Kiyoharu Oikawa Semiconductor integrated apparatus using two or more types of power supplies
CN105786144A (zh) * 2016-02-02 2016-07-20 广东技术师范学院 一种处理器多电源管理控制装置、系统及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339242A (ja) * 1995-06-12 1996-12-24 Hitachi Ltd 電源電圧および信号レベル変換機能付きモジュール
US6425086B1 (en) 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
JP3936191B2 (ja) * 1999-12-10 2007-06-27 株式会社ルネサステクノロジ 半導体モジュール
JP4426277B2 (ja) 2003-12-24 2010-03-03 株式会社リコー 半導体集積回路及びその半導体集積回路を使用した光ディスク記録装置
JP4247990B2 (ja) 2004-07-30 2009-04-02 アルゼ株式会社 制御基板及び遊技機用制御基板
JP4447615B2 (ja) 2007-02-19 2010-04-07 株式会社ルネサステクノロジ 半導体モジュール
JP5929177B2 (ja) * 2011-12-27 2016-06-01 株式会社村田製作所 複合モジュールおよび電子機器
WO2016046987A1 (ja) * 2014-09-26 2016-03-31 ルネサスエレクトロニクス株式会社 電子装置および半導体装置
KR20160131171A (ko) * 2015-05-06 2016-11-16 에스케이하이닉스 주식회사 배터리를 포함하는 메모리 모듈
JP6468360B2 (ja) 2015-08-31 2019-02-13 アイシン・エィ・ダブリュ株式会社 半導体装置、チップモジュール及び半導体モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186771A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd 回路モジュール及び情報処理装置
CN1643479A (zh) * 2002-04-04 2005-07-20 松下电器产业株式会社 多电源半导体集成电路
US20070120577A1 (en) * 2005-11-30 2007-05-31 Kiyoharu Oikawa Semiconductor integrated apparatus using two or more types of power supplies
CN105786144A (zh) * 2016-02-02 2016-07-20 广东技术师范学院 一种处理器多电源管理控制装置、系统及方法

Also Published As

Publication number Publication date
EP3937233A1 (en) 2022-01-12
JP7238477B2 (ja) 2023-03-14
CN113519053B (zh) 2024-10-18
WO2020179109A1 (ja) 2020-09-10
KR20210114991A (ko) 2021-09-24
JP2020145229A (ja) 2020-09-10
EP3937233A4 (en) 2022-04-27
US20220122954A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
US7154175B2 (en) Ground plane for integrated circuit package
US9060423B2 (en) Laminated wiring board
US9846756B2 (en) Layout method for printed circuit board
JP2004165605A (ja) 半導体ユニット、半導体モジュール及びメモリシステム
US20100181101A1 (en) Printed circuit board
US9119320B2 (en) System in package assembly
CN108352244B (zh) 用于封装上电压调节器的磁性小占用面积电感器阵列模块
US7268420B2 (en) Semiconductor device having layered chips
CN113519053B (zh) 半导体装置
US20140003012A1 (en) Capacitor-embedded printed circuit board
US7173804B2 (en) Array capacitor with IC contacts and applications
JP2006344787A (ja) 半導体装置
US8860496B2 (en) Methods for receiving and transmitting voltage through the use of supply voltage or ground connections including bond pad interconnects for integrated circuit devices
US20200363210A1 (en) Package On Package Memory Interface and Configuration With Error Code Correction
US12027492B2 (en) Semiconductor module and semiconductor device
US8829693B2 (en) Supply voltage or ground connections for integrated circuit device
US8376238B2 (en) Semiconductor storage device
Klink et al. Evolution of organic chip packaging technology for high speed applications
US8089005B2 (en) Wiring structure of a substrate
US7365428B2 (en) Array capacitor with resistive structure
US20120098125A1 (en) Integrated circuit package and physical layer interface arrangement
KR20050004480A (ko) 멀티칩을 내장한 반도체패키지
CN115360159B (zh) 集成电路封装体、协处理器芯片、印制电路板、板卡和电子设备
CN108256269B (zh) 一种处理器芯片及印制电路板
CN118648380A (zh) 计算设备中的功率输送网络噪声隔离

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant