JPH08339242A - 電源電圧および信号レベル変換機能付きモジュール - Google Patents

Abstract

(57)【要約】 【目的】 低電源電圧化が図られた最新のメモリ素子、
プロセッサなどを用いたモジュールを、従来の電源電圧
仕様、さらに入力仕様のマザーボード上に実装すること
を可能にし、大量のデータを高速で処理できる計算機を
実現することができるモジュールを提供する。 【構成】 マザーボード上のコネクタを介して実装され
るメモリモジュール１であって、１つ以上のメモリ素子
２と、１つの電源電圧変換回路３とが１枚のモジュール
基板４に実装され、このメモリ素子２および電源電圧変
換回路３はモジュール基板４に形成された電源電圧配線
によって接続されている。電源電圧変換回路３は、マザ
ーボードからメモリモジュール１に対して、モジュール
基板４を介して供給される電源電圧、たとえば５Ｖをメ
モリ素子２が使用する電源電圧、たとえば3.３Ｖに変換
する回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子計算機内に実装す
るＣＰＵ（中央処理装置）やメモリ素子、プロセッサな
どを動作させるための回路技術に関し、特にメモリ素子
またはプロセッサなどが実装されるモジュールと、マザ
ーボードとの接続において、電源電圧仕様および入力仕
様が異なる場合に好適な電源電圧および信号レベル変換
機能付きモジュールに適用して有効な技術に関する。

【０００２】

【従来の技術】たとえば、発明者が検討したところによ
れば、大量のデータを高速で処理する電子計算機におい
て、メモリ素子の実装効率を上げる技術にはメモリモジ
ュール実装技術が考えられる。このメモリモジュール
は、たとえば複数のメモリ素子を１枚のモジュール基板
に実装したもので、マザーボード上に実装したコネクタ
に差し込むことにより、多くのメモリ素子を効率よく実
装することができる。

【０００３】なお、このようなメモリモジュールに関す
る技術としては、たとえば（株）日立製作所、平成６年
８月発行の「日立ＩＣメモリデータブック３」Ｐ７７１
〜Ｐ１０７５などに詳しく記載されている。

【０００４】

【発明が解決しようとする課題】ところが、前記のよう
なメモリモジュール実装技術においては、電子計算機で
取り扱うデータの増加はますます進み、このメモリモジ
ュールを用いた実装技術に加え、メモリ素子の高集積化
が求められている。ところで、メモリ素子の高集積化を
図ると低電源電圧化が新たな問題となっている。

【０００５】すなわち、メモリ素子の高集積化を図るた
め、プロセスの微細化を行うと、信頼性を保つために電
源電圧を下げざるを得なくなる。たとえば、１６ＭｂＤ
ＲＡＭでは５Ｖ仕様、3.３Ｖ仕様の２仕様が供給されて
いるが、次世代の６４ＭｂＤＲＡＭでは3.３Ｖ仕様のみ
の供給となる。このようなメモリ素子の低電圧化は、以
下のような使用上の制約を受けることになる。

【０００６】すなわち、メモリモジュールの電源電圧は
マザーボードからコネクタのピンを経て、メモリ素子の
電源ピンに供給されるため、マザーボードの電源仕様を
メモリ素子の電源仕様と合わせなければならない。

【０００７】しかしながら、マザーボード上の実装部品
の低電圧化はメモリ素子の低電圧化と比べて遅く、現在
でもこれらの部品の電源仕様は５Ｖのままである。この
ため、使用できるメモリモジュールはマザーボードと同
じ電源仕様のメモリ素子を実装したものに限定される。
つまり、５Ｖ仕様のマザーボード上には１６ＭｂＤＲＡ
Ｍを用いたモジュールは使用できるが、６４ＭｂＤＲＡ
Ｍを用いたモジュールは使用できないということにな
る。

【０００８】このような制約はメモリモジュールばかり
ではなく、プロセッサモジュールにおいても同様であ
る。すなわち、プロセッサは高速化に伴い、消費電力の
増加が問題となり、プロセッサの電源電圧仕様は５Ｖか
ら3.３Ｖへと低電圧化が図られている。このように低電
圧化されたプロセッサは、前述した６４ＭｂＤＲＡＭと
同様、従来の５Ｖ仕様のマザーボード上には実装するこ
とができないことになる。

【０００９】このように、マザーボード上の実装部品の
低電圧化と、メモリ素子またはプロセッサなどの低電圧
化との技術進歩が異なるために、メモリ素子、プロセッ
サなどの低電圧化は、従来の電源仕様のマザーボード上
への実装を制約することになる。

【００１０】そこで、本発明の目的は、低電源電圧化が
図られた最新のメモリ素子、プロセッサなどを用いたモ
ジュールを、従来の電源電圧仕様、さらに入力仕様のマ
ザーボード上に実装することを可能にし、大量のデータ
を高速で処理できる計算機を実現することができる電源
電圧および信号レベル変換機能付きモジュールを提供す
ることにある。

【００１１】

【課題を解決するための手段】本発明の電源電圧および
信号レベル変換機能付きモジュールは、第１の電源電圧
と第１の信号レベルで動作する半導体素子と、第２の電
源電圧と第２の信号レベルが供給される基板とから構成
されるモジュールに適用されるものであり、第２の電源
電圧から第１の電源電圧に変換する電源電圧変換回路、
および第２の信号レベルから第１の信号レベルに変換す
る信号レベル変換回路のうち、少なくとも電源電圧変換
回路を基板に実装するものである。

【００１２】さらに、第１の電源電圧が供給された層
と、第２の電源電圧が供給された層との間に、電源電圧
および信号のリターンパスの確保のためにコンデンサを
接続するようにしてもよい。

【００１３】

【作用】前記した電源電圧および信号レベル変換機能付
きモジュールによれば、電源電圧変換回路および信号レ
ベル変換回路のうち、電源電圧変換回路が基板に実装さ
れることにより、マザーボードからモジュールに供給す
る電源電圧と異なった電源電圧仕様で動作する半導体素
子を実装したモジュールの使用を可能とすることができ
る。

【００１４】すなわち、マザーボードからモジュールの
基板を介して供給される電源電圧と、モジュールの基板
に実装されるメモリ素子、プロセッサなどの半導体素子
が動作される電源電圧とが異なる場合でも、電源電圧変
換回路によってマザーボードから供給される電源電圧を
半導体素子の動作可能な電源電圧に変換することによっ
て半導体素子を動作させることができる。

【００１５】また、信号レベル変換回路が実装される場
合には、マザーボードからモジュールの基板を介して入
力される信号レベルと、モジュールの基板に実装される
メモリ素子、プロセッサなどの入力信号レベルとが異な
る場合でも、信号レベル変換回路によって入力信号をレ
ベル変換して、半導体素子が受信できるようにすること
ができる。

【００１６】これにより、メモリ素子またはプロセッサ
などの半導体素子が実装されるモジュールと、マザーボ
ードとの接続において、電源電圧仕様、さらに入力仕様
が異なる場合でも、モジュールをマザーボードに実装し
て半導体素子を動作させることができ、大量のデータを
高速で処理できる計算機の実現が可能となる。

【００１７】さらに、異なる電源電圧が供給された電源
層の間、電源層とグランド層の間にコンデンサが接続さ
れることにより、電源電圧および信号のリターンパスが
確保でき、ノイズ低減を効果的に行うことができる。

【００１８】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００１９】（実施例１）図１は本発明の実施例１であ
るメモリモジュールを示す概略平面図、図２は本実施例
のメモリモジュールをマザーボードに実装した状態を示
す概略斜視図である。

【００２０】まず、図１により本実施例のメモリモジュ
ールの構成を説明する。

【００２１】本実施例のメモリモジュールは、たとえば
マザーボード上のコネクタを介して実装されるメモリモ
ジュール１とされ、１つ以上のメモリ素子２と、１つの
電源電圧変換回路３とが１枚のモジュール基板４に実装
されて構成され、このメモリ素子２および電源電圧変換
回路３はモジュール基板４に形成された電源電圧配線に
よって接続されている。

【００２２】メモリ素子２は、たとえば高集積化を図る
ためのプロセスの微細化に伴い、信頼性を保つために低
電源電圧化された3.３Ｖ（第１の電源電圧）の電源電圧
で動作する素子である。

【００２３】電源電圧変換回路３は、マザーボードから
メモリモジュール１、すなわちモジュール基板４を介し
て供給される電源電圧、たとえば５Ｖ（第２の電源電
圧）をメモリ素子２が使用する電源電圧の3.３Ｖに変換
する回路である。

【００２４】この電源電圧変換回路３の具体例として
は、３端子レギュレータがある。この電源電圧変換回路
３の記載については、たとえば1994 Liner Databook Vo
lume 3のＰ４−１１４〜Ｐ４−１２４（LINER TECHNOLO
GY CORPORATION, 1994）に詳しく示されている。

【００２５】以上のように構成されるメモリモジュール
１は、たとえば図２に示すように、マザーボード５上に
実装された複数のコネクタ６にそれぞれ差し込まれるこ
とにより、多くのメモリ素子２を効率よく実装できるよ
うになっている。

【００２６】次に、本実施例の作用について、実際に５
Ｖを3.３Ｖに電圧変換する場合の電源電圧変換回路３の
動作を説明する。

【００２７】まず、マザーボード５からメモリモジュー
ル１に対して、モジュール基板４の接続パッドを介して
供給された電源電圧の５Ｖを電源電圧変換回路３に電源
電圧配線を通じて入力する。さらに、この電源電圧変換
回路３において、電源電圧を５Ｖから3.３Ｖに変換して
出力する。

【００２８】そして、電源電圧変換回路３から出力され
た電源電圧の3.３Ｖを、それぞれのメモリ素子２の電源
ピンに電源電圧配線を通じて供給する。このようにし
て、マザーボード５から５Ｖの電源電圧が供給されて
も、メモリ素子２に供給する3.３Ｖの電源電圧を作るこ
とができる。

【００２９】これにより、マザーボード５の５Ｖの電源
電圧と異なる3.３Ｖの電源電圧で動作するメモリ素子２
がモジュール基板４に実装されても、メモリ素子２を3.
３Ｖの電源電圧で動作させることができる。

【００３０】従って、本実施例のメモリモジュール１に
よれば、マザーボード５からモジュール基板４を介して
供給される電源電圧と、モジュール基板４に実装される
メモリ素子２が動作される電源電圧とが異なる場合で
も、電源電圧変換回路３によってマザーボード５から供
給される電源電圧をメモリ素子２の動作可能な電源電圧
に変換することによってメモリ素子２を動作させ、マザ
ーボード５から供給される電源電圧と異なった電源電圧
仕様で動作するメモリ素子２を実装したメモリモジュー
ル１の使用を可能とすることができる。

【００３１】（実施例２）図３は本発明の実施例２であ
るメモリモジュールを示す概略平面図、図４は本実施例
における信号レベル変換回路を示す概略回路図である。

【００３２】本実施例のメモリモジュールは、実施例１
と同様に、マザーボード上に実装されたコネクタに差し
込むことによって多くのメモリ素子を効率よく実装する
ことができるメモリモジュール１ａとされ、実施例１と
の相違点は、実施例１の電源電圧の変換機能に加えて、
さらにメモリ素子２ａとマザーボード５との入力仕様が
異なる点についても考慮した点である。

【００３３】たとえば、メモリ素子２ａの入力仕様が５
Ｖ入力、すなわちＴＴＬレベルとコンパチブルの場合、
実施例１のような電源電圧変換回路３を用いることによ
り、3.３Ｖ仕様のメモリ素子２ａを用いたメモリモジュ
ール１ａを５Ｖ仕様のマザーボード５上に実装すること
が可能になる。

【００３４】ところが、メモリ素子２ａの入力仕様が3.
３Ｖ仕様、すなわちＬＶＴＴＬインタフェースの場合、
実施例１の電源電圧の変換に加え、さらに入力信号のレ
ベル変換も行う必要がある。

【００３５】そこで、本実施例においては図３に示すよ
うに、メモリモジュール１ａには、複数のメモリ素子２
ａと、電源電圧変換回路３に加えて、５Ｖの信号（第１
の信号レベル）を3.３Ｖの信号（第２の信号レベル）に
変換する信号レベル変換回路７がモジュール基板４ａに
実装されている。電源電圧変換回路３の接続方法につい
ては実施例１と同様のため、ここでは省略する。

【００３６】本実施例で用いた信号レベル変換回路７
は、たとえば図４に示すようなＭＯＳ（Metal Oxide Se
miconductor ）スイッチである。このＭＯＳスイッチ
は、図４に示す通り、スイッチの働きをするＮＭＯＳト
ランジスタ８と、このトランジスタ８の制御をするため
のインバータ９により構成される。なお、ここで用いた
ＭＯＳスイッチについては、PERICOM 社DATABOOKのＰ6.
２２〜Ｐ6.２５（Pericomsemiconductor Corporation,1
994）に詳細に述べられている。

【００３７】このＭＯＳスイッチによる信号レベル変換
回路７の電源電圧をマザーボード５から供給される５Ｖ
にし、図３に示すように、信号レベル変換回路７の一方
をマザーボード５からの信号配線に、他方をメモリ素子
２ａの信号ピンへの信号配線と接続する。これにより、
マザーボード５からの５Ｖ振幅の信号は、ＭＯＳスイッ
チを通ると約3.３Ｖ振幅の信号となり、ＬＶＴＴＬイン
タフェースの入力仕様のメモリ素子２ａでも受信が可能
となる。

【００３８】このように、電源電圧変換回路３、信号レ
ベル変換回路７を用いることにより、ＬＶＴＴＬインタ
フェースの入力仕様と3.３Ｖの電源電圧仕様の両方を持
ったメモリ素子２ａを用いたメモリモジュール１ａを５
Ｖ仕様のマザーボード５上に実装することができる。

【００３９】従って、本実施例のメモリモジュール１ａ
によれば、マザーボード５とメモリ素子２ａの電源電圧
仕様が異なる場合に加え、さらにマザーボード５からモ
ジュール基板４ａを介して入力される信号レベルと、モ
ジュール基板４ａに実装されるメモリ素子２ａの入力信
号レベルとが異なる場合でも、信号レベル変換回路７に
よってマザーボード５から入力される信号レベルをメモ
リ素子２ａの入力信号レベルに変換することによってメ
モリ素子２ａが受信可能となり、マザーボード５から入
力される信号レベルと異なった入力仕様でのメモリ素子
２ａを実装したメモリモジュール１ａの使用を可能とす
ることができる。

【００４０】（実施例３）図５〜図７は本発明の実施例
３であるメモリモジュールにおけるコンデンサの接続状
態を示す概略説明図、図８〜図９は本実施例のメモリモ
ジュールを示す概略平面図、図１０はメモリモジュール
を示す概略回路図である。

【００４１】本実施例のメモリモジュールは、実施例１
および２と同様に、マザーボード上に実装されたコネク
タに差し込むことによって多くのメモリ素子を効率よく
実装することができるメモリモジュール１ｂとされ、従
来のメモリモジュールとの相違点は、実施例１の電源電
圧変換機能、実施例２の信号レベル変換機能に加えて、
メモリ素子２ｂにおける電源電圧および信号のリターン
パスの確保についても考慮した点である。

【００４２】すなわち、実施例１および実施例２の技術
により、3.３Ｖ仕様のメモリ素子２ｂを用いたメモリモ
ジュール１ｂが５Ｖ仕様のマザーボード５上に実装する
ことが可能になるが、メモリ素子２ｂにおける電源電圧
および信号のリターンパスの確保についても注目する必
要がある。以下に、この点について説明する。

【００４３】たとえば、メモリモジュール１ｂの電源層
が５Ｖの単一であるとき、図５に示すように、５Ｖの電
源層とグランド層との間をバイパスコンデンサ１０で接
続する。これにより、メモリ素子２ｂにおける電源電圧
および信号のリターンパスが確保でき、ノイズ低減を効
果的に行うことができる。

【００４４】一方、図６に示すように、１枚のメモリモ
ジュール１ｂ内に５Ｖ、3.３Ｖの２種類の電源層がある
場合、従来のように電源層とグランド層間、すなわち５
Ｖ電源層とグランド層との間、および3.３Ｖ電源層とグ
ランド層との間をバイパスコンデンサ１０で接続するだ
けでは５Ｖと3.３Ｖ間のリターンパスが確保できない。

【００４５】このため、図７に示すように、５Ｖの電源
層と3.３Ｖの電源層との間をバイパスコンデンサ１０で
接続することにより、電源電圧のリターンパスが確保で
き、ノイズ低減を効果的に行うことができる。

【００４６】そこで、本実施例においては、これらのバ
イパスコンデンサ１０をメモリモジュール１ｂに適用
し、具体的には実施例１である図１に示したメモリモジ
ュール１に適用した例が図８であり、この図８に示すメ
モリモジュール１ｂにおいては、複数のメモリ素子２ｂ
と、電源電圧変換回路３に加えて、バイパスコンデンサ
１０がモジュール基板４ｂに実装されている。

【００４７】また、実施例２である図３に示したメモリ
モジュール１ａに適用した例が図９であり、この図９に
示すメモリモジュール１ｂにおいては、複数のメモリ素
子２ｂと、電源電圧変換回路３、信号レベル変換回路７
に加えて、バイパスコンデンサ１０がモジュール基板４
ｂに実装されている。

【００４８】この図９に示すメモリモジュール１ｂは図
１０のような回路構成となり、マザーボード５に実装さ
れたコネクタ６を介してメモリモジュール１ｂに電源電
圧、入力信号がそれぞれ入力され、バイパスコンデンサ
１０はコネクタ６の５Ｖ電源電圧とグランド間と、電源
電圧変換回路３の入力と出力間にそれぞれ接続されてい
る。

【００４９】従って、本実施例のメモリモジュール１ｂ
によれば、マザーボード５とメモリ素子２ｂの電源電圧
仕様、入力仕様が異なる場合のメモリモジュール１ｂの
使用を可能とすることに加え、さらにバイパスコンデン
サ１０の接続によってメモリ素子２ｂにおける電源電圧
および信号のリターンパスが確保でき、メモリモジュー
ル１ｂにおけるノイズ低減を向上させることができる。

【００５０】本発明は前記実施例１〜３に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

【００５１】たとえば、前記実施例においては、メモリ
素子を実装したメモリモジュールに適用した場合につい
て説明したが、本発明は前記実施例に限定されるもので
はなく、プロセッサを実装したプロセッサモジュール、
さらに他の半導体素子を実装した全てのモジュールにつ
いても広く適用可能である。

【００５２】たとえば、プロセッサモジュールに本発明
を適用することにより、電源電圧５Ｖ仕様のマザーボー
ド上に3.３Ｖ仕様のプロセッサを実装したプロセッサモ
ジュールを搭載することが可能となる。このように、本
発明はメモリモジュールに限定することなく、全てのモ
ジュールで有効であることはいうまでもない。

【００５３】また、本発明において、メモリモジュール
に用いられているメモリ素子およびバイパスコンデンサ
の数などは限定されず、あらゆる場合においても有効で
あることはいうまでもない。

【００５４】さらに、前記実施例では５Ｖの電源電圧を
3.３Ｖに変換する例を説明したが、3.３Ｖの電源電圧を
５Ｖに変換することもできる。すなわち、これらの電源
電圧の値に制限されることはなく、あらゆる電源電圧の
変換においても本発明が有効であることはいうまでもな
い。

【００５５】

【発明の効果】本発明によれば、モジュール上のメモリ
素子やプロセッサなどの半導体素子の電源電圧仕様と、
マザーボードの電源電圧仕様とが異なる場合でも、電源
電圧変換回路の実装によってマザーボード上へのモジュ
ール実装を可能にして、低電圧化を図った最新のメモリ
素子やプロセッサなどを用いたモジュールを従来のマザ
ーボード上に実装して使用可能とすることができる。

【００５６】また、モジュール上のメモリ素子やプロセ
ッサなどの半導体素子の入力仕様と、マザーボードの入
力仕様とが異なる場合にも、信号レベル変換回路の実装
によって前記同様にマザーボード上へのモジュール実装
を可能にして、低電圧化を図った最新のメモリ素子やプ
ロセッサなどを用いたモジュールを従来のマザーボード
上に実装して使用可能とすることができる。

【００５７】さらに、モジュールの基板において、異な
る電源電圧が供給された電源層間、電源層とグランド層
間にコンデンサが接続されることにより、電源電圧およ
び信号のリターンパスが確保でき、ノイズ低減を効果的
に行うことができる。

【００５８】この結果、半導体素子が実装されるモジュ
ールとマザーボードとの接続において、電源電圧仕様、
入力仕様に影響されることなくモジュールをマザーボー
ドに実装して半導体素子の動作を可能とし、かつ電源電
圧および信号のリターンパスの確保によってノイズ低減
を向上させ、大量のデータを高速で処理できる計算機を
実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１であるメモリモジュールを示
す概略平面図である。

【図２】実施例１のメモリモジュールをマザーボードに
実装した状態を示す概略斜視図である。

【図３】本発明の実施例２であるメモリモジュールを示
す概略平面図である。

【図４】実施例２における信号レベル変換回路を示す概
略回路図である。

【図５】本発明の実施例３であるメモリモジュールにお
けるコンデンサの接続状態を示す概略説明図である。

【図６】実施例３のメモリモジュールにおけるコンデン
サの接続状態の変形例を示す概略説明図である。

【図７】実施例３のメモリモジュールにおけるコンデン
サの接続状態の他の変形例を示す概略説明図である。

【図８】実施例３のメモリモジュールを示す概略平面図
である。

【図９】実施例３のメモリモジュールの変形例を示す概
略平面図である。

【図１０】実施例３のメモリモジュールを示す概略回路
図である。

【符号の説明】

１，１ａ，１ｂ…メモリモジュール、２，２ａ，２ｂ…
メモリ素子、３…電源電圧変換回路、４，４ａ，４ｂ…
モジュール基板、５…マザーボード、７…信号レベル変
換回路、１０…バイパスコンデンサ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１の電源電圧と第１の信号レベルで動
   作する半導体素子と、この半導体素子が実装可能とさ
   れ、前記第１の電源電圧と異なる第２の電源電圧と前記
   第１の信号レベルと異なる第２の信号レベルが供給され
   る基板とから構成されるモジュールであって、前記第２
   の電源電圧から前記第１の電源電圧に変換する電源電圧
   変換回路、および前記第２の信号レベルから前記第１の
   信号レベルに変換する信号レベル変換回路のうち、少な
   くとも前記電源電圧変換回路が前記基板に実装されてい
   ることを特徴とする電源電圧および信号レベル変換機能
   付きモジュール。