CN113517349B - 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构 - Google Patents

鳍式场效应晶体管源漏寄生电阻分解结构及测试结构 Download PDF

Info

Publication number
CN113517349B
CN113517349B CN202110798892.4A CN202110798892A CN113517349B CN 113517349 B CN113517349 B CN 113517349B CN 202110798892 A CN202110798892 A CN 202110798892A CN 113517349 B CN113517349 B CN 113517349B
Authority
CN
China
Prior art keywords
resistor
test
contact layer
fin
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110798892.4A
Other languages
English (en)
Other versions
CN113517349A (zh
Inventor
苏炳熏
杨展悌
叶甜春
罗军
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System, Ruili Flat Core Microelectronics Guangzhou Co Ltd filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202110798892.4A priority Critical patent/CN113517349B/zh
Publication of CN113517349A publication Critical patent/CN113517349A/zh
Application granted granted Critical
Publication of CN113517349B publication Critical patent/CN113517349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种鳍式场效应晶体管源漏寄生电阻分解结构及测试结构，其可实现源漏寄生电阻分开提取，便于进行测试操作，鳍式场效应晶体管包括鳍、分布于鳍的栅极区、源漏极区、接触层、分布于源漏极区两侧的延伸层，相邻两个栅极区之间设置有一个接触层，源漏寄生电阻包括串联的源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻，用于对源漏寄生电阻进行测试的测试结构，选取若干个接触层之间的区域作为总测试区，总测试区一端的接触层与驱动电流源连接，另一端的接触层接地，总测试区包括至少三个不同测试区间，不同测试区间通过接触层分隔，且每个测试区间两侧的接触层为电压测试点，不同测试区间的鳍长度沿鳍方向依次递增。

Description

鳍式场效应晶体管源漏寄生电阻分解结构及测试结构
技术领域
本发明涉及场效应晶体管技术领域，具体为一种鳍式场效应晶体管源漏寄生电阻分解结构及测试结构。
背景技术
随着半导体技术节点的不断缩小以及微缩半导体产业技术迅速发展，鳍式场效应晶体管(FinFET)作为一种互补式金属半导体晶体管，因具有易控制、漏电流小、栅长尺寸小等优点而被引入。
目前常用的场效应晶体管包括普通平面型场效应晶体管以及三维鳍型场效应晶体管(FinFET)，其中三位鳍式场效应晶体管主要包括鳍、分布于鳍上的栅极区、源漏极区、接触层、分布于源漏极区两侧的延伸层，见图1。在三维鳍式场效应晶体管加工、测试过程中，制程最佳化问题仍是影响其性能的重要因素，制程优化受源漏寄生电阻影响较大，而源漏寄生电阻为多个电阻串联的组合结构，因此，将源漏寄生电阻分解为多个，可有效获取各个分解电阻对制程的影响，但现有技术中用于实现源漏寄生电阻萃取的方式较少，导致无法准确获取制程弱点，从而影响了元件性能的提升。
现有技术中提供了一种场效应晶体管源漏寄生电阻常规测试结构，但这种测试结构存在结构复杂，不易进行测试操作等问题，在测试过程中，向相邻的两个接触层通入电流，通过改变相邻两个栅极区的间隔距离，来测量获取不同源漏寄生电阻，如图2所示为现有寄生电阻测试结构的示意图，晶体管加工完成后，栅极区、源漏极区、接触层、延伸层的位置固定，因此如果要改变相邻两个栅极区之间的间隔距离，就需要对晶体管重新加工，并且受电路版图设计以及光刻限制，栅极区间距在宽度方向上外延增长性较差，栅极区之间的间隔距离不易改变，严重影响了测试效率和测试准确性。
发明内容
针对现有技术中存在的用于实现鳍形场效应晶体管源漏寄生电阻萃取的方式较少，现有的源漏寄生电阻测试结构复杂、不易进行测试操作，影响了测试效率和测试准确性的问题，本发明提供了一种鳍式场效应晶体管源漏寄生电阻分解结构及测试结构，其可实现源漏寄生电阻分开提取，结构设计简单合理，同时便于进行测试操作，可提高测试效率。
为实现上述目的，本发明采用如下技术方案：
一种鳍式场效应晶体管源漏寄生电阻分解结构，所述鳍式场效应晶体管包括鳍、分布于所述鳍的栅极区、源漏极区、接触层、分布于所述源漏极区两侧的延伸层，相邻两个所述栅极区之间设置有一个所述接触层，其特征在于，所述源漏寄生电阻包括分布于所述接触层的源漏接触电阻、分布于所述源漏极区的外延生长电阻、分布于所述延伸层的延伸电阻、分布于所述延伸电阻之间的栅极驱动信道电阻，所述源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻串联。
其进一步特征在于，
所述源漏寄生电阻包括第一接触电阻、第二接触电阻，所述外延生长电阻包括第一外延生长电阻、第二外延生长电阻，所述延伸电阻包括第一延伸电阻、第二延伸电阻，所述第一接触电阻、第一外延生长电阻、第一延伸电阻、栅极驱动信道电阻、第二延伸电阻、第二外延生长电阻、第二接触电阻依次串联；
所述鳍为单根鳍，所述接触层分布于所述单根鳍；
所述鳍包括至少两根，所述接触层分布于一根所述鳍或所述接触层跨接至少两根所述鳍；
所述鳍为条状、L型、U型或至少两种以上形状的组合形。
一种鳍式场效应晶体管源漏寄生电阻测试结构，将该测试结构用于对所述的源漏寄生电阻进行测试，其特征在于，选取若干个接触层之间的区域作为总测试区，所述总测试区一端的所述接触层与驱动电流源连接，另一端的所述接触层接地；所述总测试区包括至少三个不同测试区间，不同所述测试区间通过所述接触层分隔，且每个所述测试区间两侧的所述接触层为电压测试点，不同所述测试区间的鳍长度沿所述鳍方向依次递增。
其进一步特征在于，
所述测试区间包括三个，分别为第一测试区间、第二测试区间、第三测试区间，所述第一测试区间、第二测试区间、第三测试区间的鳍长度沿所述鳍方向依次递增；
所述总测试区域内的接触层为九个，九个所述接触层分别为第一接触层～第九接触层，所述第二接触层与所述第三接触层之间的区域为所述第一测试区间，所述第三接触层和所述第五接触层之间的区域为所述第二测试区间，所述第五接触层和所述第八接触层之间的区域为所述第三测试区间；
所述总测试区包括四个电压测试点：第一电压测试点、第二电压测试点、第三电压测试点、第四电压测试点，且所述第一电压测试点、第二电压测试点、第三电压测试点、第四电压测试点分别设置于所述第二接触层、第三接触层、第五接触层、第八接触层。
采用本发明上述结构可以达到如下有益效果：1、将鳍式场效应晶体管的源漏寄生电阻分解为串联连接的源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻，从而实现了源漏寄生电阻的分解，方便了源漏寄生电阻的萃取；源漏接触电阻分布于接触层，外延生长电阻分布于源漏极区，延伸电阻分布于延伸区，栅极驱动信道电阻分布于栅极区，且各电阻串联连接，因此通过对源漏寄生电阻、外延生长电路、延伸电阻、栅极驱动信道电阻进行测试，可以判断接触层、源漏极区、延伸区、栅极区的结构设计是否满足性能要求，即通过测量源漏寄生电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻，可了解到接触层的深度和宽度结构、接触层与楼源极区之间的界面及外延生长区结构、延伸层结构及栅极控制能力是否满足鳍式场效应晶体管的电性要求。
2、本申请提供了一种鳍式场效应晶体管源漏寄生电阻测试结构，该测试结构将若干个接触层之间的区域作为总测试区，向该总测试区内输入驱动电流，并在不同测试区间两侧设置电压测试点，通过电压测试点对每个测试区间的电压进行测试，计算获取不同测试区间的源漏寄生电阻，从而实现了源漏寄生电阻的分解提取。不同测试区间的鳍长度沿所述鳍方向依次递增，且相邻两个测试区间之间通过接触层分割，因此通过测量不同鳍长度的测试区间的寄生电阻，即可实现源漏寄生电阻中的各分解电阻的获取，其无需改变栅极区之间的间隔距离，因此，结构设计简单合理，便于进行测试操作，提高了测试效率。
附图说明
图1为现有的鳍式场效应晶体管的主视结构示意图；
图2为现有的寄生电阻测试结构的俯视示意图；
图3为本发明源漏寄生电阻的分解结构示意图；
图4为本发明鳍式场效应晶体管(四根鳍)测试结构的俯视结构示意图；
图5为本发明鳍式场效应晶体管接触层跨接四根鳍(实施例三)的立体结构示意图；
图6为本发明接触层分布于一根鳍的实施例一的立体结构示意图；
图7为本发明接触层分布于一根鳍的实施例二的立体结构示意图；
图8为本发明鳍式场效应晶体管为单根鳍的立体结构示意图；
图9为本发明鳍式场效应晶体管(单根鳍)测试结构的俯视结构示意图。
具体实施方式
见图3，实施例一，一种鳍式场效应晶体管源漏寄生电阻分解结构，鳍式场效应晶体管包括鳍1、分布于鳍1的栅极区2、源漏极区3、接触层4、分布于源漏极区3两侧的延伸层5，相邻两个栅极区2之间设置有一个接触层4，源漏寄生电阻包括分布于接触层4的源漏接触电阻101、分布于源漏极区的外延生长电阻102、分布于延伸层的延伸电阻103、分布于延伸电阻103之间的栅极驱动信道电阻104，源漏接触电阻101、外延生长电阻102、延伸电阻103、栅极驱动信道电阻104串联。
源漏寄生电阻101包括第一接触电阻、第二接触电阻，外延生长电阻102包括第一外延生长电阻、第二外延生长电阻，延伸电阻103包括第一延伸电阻、第二延伸电阻，第一接触电阻、第一外延生长电阻、第一延伸电阻、栅极驱动信道电阻104、第二延伸电阻、第二外延生长电阻、第二接触电阻依次串联。
见6，本实施例中包括四根鳍，鳍为条状，接触层4分布于外侧的一根鳍。
见图3、图7，实施例二，该实施例中鳍式场效应晶体管及其源漏寄生电阻的分解结构同实施例一，本实施例中鳍式场效应晶体管包括四根鳍，鳍为条状，接触层分布于中部的一根鳍。
见图3、图5，实施例三，该实施例中鳍式场效应晶体管及其源漏寄生电阻的分解结构同实施例一、实施例二，本实施例中鳍式场效应晶体管包括四根鳍，鳍为条状，接触层4跨接于四根鳍的中部。
见图4，一种鳍式场效应晶体管源漏寄生电阻测试结构，将该测试结构用于对上述实施例一、实施例二或实施例三中的源漏寄生电阻进行测试，选取若干个接触层之间的区域作为总测试区，总测试区一端的接触层与驱动电流源连接，另一端的接触层接地；总测试区包括至少三个不同测试区间，不同测试区间通过接触层分隔，且每个测试区间两侧的接触层为电压测试点，不同测试区间的鳍长度沿鳍方向依次递增。
作为上述测试结构的其中一个实施例，总测试区包括九个接触层，分别为第一接触层41～第九接触层49，测试区间包括三个，分别为第一测试区间、第二测试区间、第三测试区间，第一测试区间、第二测试区间、第三测试区间的鳍长度沿鳍方向依次递增；第二接触层与第三接触层之间的区域为第一测试区间(1Poly Pitch)，第三接触层和第五接触层之间的区域为第二测试区间(2Poly Pitch)，第五接触层和第八接触层之间的区域为第三测试区间(3Poly Pitch),第一测试区间包括一个栅极区，第二测试区间包括两个栅极区，第三测试区间包括三个栅极区，设第一测试区间；
总测试区包括四个电压测试点：第一电压测试点(Sense V1)、第二电压测试点(Sense V2)、第三电压测试点(Sense V3)、第四电压测试点(Sense V4)，且第一电压测试点(Sense V1)、第二电压测试点(Sense V2)、第三电压测试点(Sense V3)、第四电压测试点(Sense V4)分别设置于第二接触层42、第三接触层43、第五接触层45、第八接触层48。
一种应用上述源漏寄生电阻测试结构实现鳍式场效应晶体管源漏寄生电阻萃取的方法，方法包括：
S1、将源漏寄生电阻分解为串联的源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻；源漏接触电阻分布于接触层、外延生长电阻分布于源漏极区、延伸电阻分布于延伸层、栅极驱动信道电阻分布于两个延伸电阻之间；
S2、基于开尔文测试结构测量第一测试区间、第二测试区间、第三测试区间的源漏寄生电阻，开尔文测试结构指：通过第一接触层41向总测试区域通入电流I(ForceCurrent)，第九接触层49接地，基于电阻计算公式：R＝U/I，分别计算第一测试区间、第二测试区间、第三测试区间的源漏寄生电阻，分别为第一寄生电阻、第二寄生电阻、第三寄生电阻。
S21、基于开尔文测试结构测量第一测试区间的源漏寄生电阻，即第一寄生电阻，具体包括：测试第一电压测试点、第二电压测试点的电压V1、V2，计算第一测试区间的电压U1＝V2-V1，第一寄生电阻R1＝U1/I；
S22、基于开尔文测试结构测量所述第二测试区间的源漏寄生电阻，即第二寄生电阻，具体包括：测试第二电压测试点、第三电压测试点的电压V2、V3，计算第二测试区间的电压U2＝V3-V2，第二寄生电阻为R2＝U2/I；
S23、基于开尔文测试结构测量第三测试区间的源漏寄生电阻，即第三寄生电阻，具体包括：测试第三电压测试点、第四电压测试点的电压V3、V4，计算第三测试区间的电压U3＝V4-V3，第二寄生电阻为R3＝U3/I；
S3、分别测量所述第一测试区间、第二测试区间、第三测试区间的鳍长度：分别为X1、X2、X3；
S4、基于线性方程、第一测试区间、第二测试区间、第三测试区间的源漏寄生电阻、鳍长度，计算获取源漏寄生电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻；直线方程为：Y＝a1X1+a2X2+a3X3+b，其中Y为第一测试区间、第二测试区间或第三测试区间的寄生电阻，b、a1、a2、a3分别表示源漏寄生电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻，X1、X2、X3分别表示第一测试区间、第二测试区间、第三测试区间的鳍长度；
源漏寄生电阻b、外延生长电阻a1、延伸电阻a2、栅极驱动信道电阻a3的具体获取方式包括：S41、计算源漏寄生电阻b：通过钳位电路将第二电压测试点、第三电压测试点、第四电压测试点的电压分别钳位于固定值，即将第二电压测试点、第三电压测试点、第四电压测试点的电位限制在固定电位，相当于a1X1、a2X2、a3X3的数值固定，a1X1＝f1、a2X2＝f2、a3X3＝f3，测量第一电压测试点的电压v1，此时测得的寄生电阻为分布于第二接触层的源漏寄生电阻，根据公式：Y＝f1+f2+f3+b，Y＝V1/I，计算获得源漏寄生电阻b＝V1/I-(f1+f2+f3)，此时X1、X2、X3均为零，因此源漏寄生电阻b＝V1/I；
S42、计算外延生长电阻a1：将第三电压测试点、第四电压测试点的电压分别钳位于固定值，即将第三电压测试点、第四电压测试点的电位钳制在固定电位，相当于a2X2、a3X3的数值固定，分别为f2、f3，此时测得的寄生电阻为外延生长电阻，根据公式：Y＝a1X1+f2+f3+b，Y＝(V2-V1)/I＝U1/I，则外延生长电阻a1＝[U1/I-(f2+f3+b)]/X1；
S43、计算延伸电阻a2：将第二电压测试点、第四电压测试点的电压钳位于固定值，即将第二电压测试点、第四电压测试点的电位钳制在固定电位，相当于a1X1、a3X3的数值固定，a1X1＝f1、a3X3＝f3，此时测得的寄生电阻为延伸电阻，根据公式：Y＝f1+a2X2+f3+b，Y＝(V3-V2)/I＝U2/I，则延伸电阻a2＝[(U2/I–b-f3-f1]/X2；
S44、计算所述栅极驱动信道电阻a3，将第二电压测试点、第三电压测试点的电压钳位于固定值，即将第二电压测试点、第三电压测试点的电位钳制在固定电位，相当于a1X1、a2X2的数值固定，a1X1＝f1、a2X2＝f2，此时测得的寄生电阻为延伸电阻，根据公式：Y＝f1+f2+a3X3+b，Y＝(V4-V3)/I＝U3/I，则栅极驱动信道电阻a3＝[U3/I-b-f2-f1]/X1，通过上述步骤S41～S44实现了源漏寄生电阻b、外延生长电阻a1、延伸电阻a2、栅极驱动信道电阻a3的计算获取。
通过上述源漏寄生电阻分解结构，实现了鳍式场效应晶体管的源漏寄生电阻的分解，将源漏寄生电阻分解为源漏接触电阻、分布于源漏极区的外延生长电阻、分布于延伸层的延伸电阻、分布于延伸电阻之间的栅极驱动信道电阻，这不仅有利于源漏寄生电阻的提取，而且通过将源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻与预先设定的标准电阻值进行对比，或通过现有的敏感度分析方法对分解电阻与电学性能之间的关联性进行分析，可分别判断接触层、源漏极区、延伸层、延伸层之间区域的工艺性能是否满足电学性能要求，进而找出制程弱点并加以改善，达到整体制程变异改善和元件性能提升的目的。
根据源漏寄生电阻各分解电阻的分布区域，将鳍式场效应晶体管分解为不同的测试区间，通过对不同测试区间电压、电流的测试，实现了源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻的提取，从而实现了鳍式场效应晶体管源漏寄生电阻的萃取，其无需改变栅极区之间的间隔距离，因此，结构设计简单合理，便于进行测试操作，提高了测试效率。通过上述测试结构及方法不仅实现了实施例一所示的四根鳍的源漏寄生电阻的同时萃取，而且可对实施例二或实施例三所示的四根鳍中的一根鳍的源漏寄生电阻进行萃取，萃取操作方便快捷，当对四根鳍中的一根鳍的源漏寄生电阻进行萃取时，上述萃取方法还包括，S5、基于开尔文测试结构，测量不同鳍位置的接触层/栅极间的寄生电阻；S6、分别估计源极和漏极电阻。当鳍式场效应晶体管为图9所示的单根鳍时，采用本申请寄生电阻分解结构、测试结构(见图8)及方法，也可实现单根鳍的源漏寄生电阻的萃取。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (3)

1.一种鳍式场效应晶体管源漏寄生电阻分解结构，所述鳍式场效应晶体管包括鳍、分布于所述鳍的栅极区、源漏极区、接触层、分布于所述源漏极区两侧的延伸层，相邻两个所述栅极区之间设置有一个所述接触层，其特征在于，所述源漏寄生电阻包括分布于所述接触层的源漏接触电阻、分布于所述源漏极区的外延生长电阻、分布于所述延伸层的延伸电阻、分布于所述延伸电阻之间的栅极驱动信道电阻，所述源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻串联，所述源漏接触电阻包括第一接触电阻、第二接触电阻，所述外延生长电阻包括第一外延生长电阻、第二外延生长电阻，所述延伸电阻包括第一延伸电阻、第二延伸电阻，所述第一接触电阻、第一外延生长电阻、第一延伸电阻、栅极驱动信道电阻、第二延伸电阻、第二外延生长电阻、第二接触电阻依次串联；
选取若干个所述接触层之间的区域作为总测试区，所述总测试区包括至少三个不同测试区间，不同所述测试区间的鳍长度沿所述鳍方向依次递增，所述测试区间包括三个，分别为第一测试区间、第二测试区间、第三测试区间，所述第一测试区间、第二测试区间、第三测试区间的鳍长度沿所述鳍方向依次递增；
不同所述测试区间通过所述接触层分隔，所述总测试区一端的所述接触层与驱动电流源连接，另一端的所述接触层接地；所述总测试区域内的接触层为九个，九个所述接触层分别为第一接触层~第九接触层，所述第二接触层与所述第三接触层之间的区域为所述第一测试区间，所述第三接触层和所述第五接触层之间的区域为所述第二测试区间，所述第五接触层和所述第八接触层之间的区域为所述第三测试区间；
每个所述测试区间两侧的所述接触层为电压测试点；所述总测试区包括四个电压测试点：第一电压测试点、第二电压测试点、第三电压测试点、第四电压测试点，且所述第一电压测试点、第二电压测试点、第三电压测试点、第四电压测试点分别设置于所述第二接触层、第三接触层、第五接触层、第八接触层；
通过电压测试点对每个测试区间的电压进行测试，计算获取不同测试区间的源漏寄生电阻，实现源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻的提取。
2.根据权利要求1所述的一种鳍式场效应晶体管源漏寄生电阻分解结构，其特征在于，所述鳍为单根鳍，所述接触层分布于所述单根鳍或所述鳍包括至少两根，所述接触层分布于一根所述鳍或所述接触层跨接至少两根所述鳍。
3.根据权利要求1或2所述的一种鳍式场效应晶体管源漏寄生电阻分解结构，其特征在于，所述鳍为条状、L型、U型或以上至少两种形状的组合形。
CN202110798892.4A 2021-07-15 2021-07-15 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构 Active CN113517349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110798892.4A CN113517349B (zh) 2021-07-15 2021-07-15 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110798892.4A CN113517349B (zh) 2021-07-15 2021-07-15 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Publications (2)

Publication Number Publication Date
CN113517349A CN113517349A (zh) 2021-10-19
CN113517349B true CN113517349B (zh) 2023-07-21

Family

ID=78067313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110798892.4A Active CN113517349B (zh) 2021-07-15 2021-07-15 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Country Status (1)

Country Link
CN (1) CN113517349B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206349362U (zh) * 2016-12-30 2017-07-21 中芯国际集成电路制造(北京)有限公司 接触电阻测试结构
CN108155111A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152012B2 (en) * 2004-09-28 2006-12-19 Lsi Logic Corporation Four point measurement technique for programmable impedance drivers RapidChip and ASIC devices
US20160035723A1 (en) * 2014-07-30 2016-02-04 Globalfoundries Inc. Macro design of device characterization for 14nm and beyond technologies
CN106611782B (zh) * 2016-12-27 2020-10-02 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法
US10670641B2 (en) * 2017-08-22 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test device and manufacturing method thereof
CN108563801B (zh) * 2017-12-21 2022-01-04 上海集成电路研发中心有限公司 一种提取FinFET寄生电阻模型的测试结构和方法
CN111029329A (zh) * 2019-12-17 2020-04-17 杭州广立微电子有限公司 应用于FinFET工艺中监控EPI的测试结构及方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155111A (zh) * 2016-12-02 2018-06-12 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其形成方法
CN206349362U (zh) * 2016-12-30 2017-07-21 中芯国际集成电路制造(北京)有限公司 接触电阻测试结构

Also Published As

Publication number Publication date
CN113517349A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
CN103575998B (zh) 一种无结晶体管的电阻测试方法
US5561305A (en) Method and apparatus for performing internal device structure analysis of a dual channel transistor by multiple-frequency Schubnikov-de Haas analysis
CN111368490B (zh) 横向双扩散晶体管的电路系统及其建模方法
CN113517349B (zh) 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构
CN102693959B (zh) Mos晶体管栅极电阻测试结构
CN108563801A (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
CN102945843B (zh) 检测结构和电阻测量方法
CN111106093B (zh) 一种接触电阻率和沟道迁移率的测试结构和测试方法
CN109119350B (zh) 半导体结构及其形成方法、测量电阻的方法
CN102497185A (zh) 一种ldmos的等效电路
CN113253089B (zh) 一种鳍式场效应晶体管源漏寄生电阻萃取方法
CN101329693A (zh) Mos管电阻的建模方法
Narayanan et al. Extraction of parasitic and channel resistance components in FinFETs using TCAD tools
US6750673B1 (en) Method for measuring an effective channel length of a MOSFET
CN205789954U (zh) 一种半导体测试结构
US7764077B2 (en) Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device
CN1311536C (zh) 测量金属氧化半导体场效晶体管有效电流通道长度的方法
CN113054006A (zh) 一种半导体器件布局结构
Zerroumda et al. Performance assessment of a novel 4H–SiC junctionless planar power MOSFET towards improving electrical properties
Sahu et al. RF parameter extraction and S-parameter analysis of junctionless silicon nanowire transistor
Fukuda et al. Predictivity of the non-local BTBT model for structure dependencies of tunnel FETs
Graef et al. Analytical approach to consider Gaussian junction profiles in compact models of tunnel-FETs
Wu et al. Impact of non-vertical sidewall on sub-50 nm FinFET
CN108305901A (zh) 一种FinFET器件及其制备方法
Zerroumda et al. Investigation of a new power junctionless MOSFET using 2-D numerical simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220929

Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant