CN108563801B - 一种提取FinFET寄生电阻模型的测试结构和方法 - Google Patents

一种提取FinFET寄生电阻模型的测试结构和方法 Download PDF

Info

Publication number
CN108563801B
CN108563801B CN201711391092.0A CN201711391092A CN108563801B CN 108563801 B CN108563801 B CN 108563801B CN 201711391092 A CN201711391092 A CN 201711391092A CN 108563801 B CN108563801 B CN 108563801B
Authority
CN
China
Prior art keywords
electrode
resistance
model
source
finfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711391092.0A
Other languages
English (en)
Other versions
CN108563801A (zh
Inventor
郭奥
刘林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN201711391092.0A priority Critical patent/CN108563801B/zh
Publication of CN108563801A publication Critical patent/CN108563801A/zh
Application granted granted Critical
Publication of CN108563801B publication Critical patent/CN108563801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种提取FinFET寄生电阻模型的测试结构及方法，所述测试结构包括FinFET器件、位于FinFET器件两端最外侧相邻两个栅极之间源漏区中的第一引出电极V1、第二引出电极V2，位于FinFET器件两端最外侧栅极之外源漏区中的第三引出电极I、第四电极GND，所述第一引出电极V1、第二引出电极V2、第三引出电极I和第四电极GND构成Kelvin测试的四个端头。本发明以BSIMCMG集约模型为核心，通过子电路结构实现FinFET寄生电阻模型的提取，模型架构简单，模型参数提取及拟合方法也非常方便，同时所生成的模型库文件形式与传统的平面CMOS模型库文件非常接近，便于后续设计调用，具有非常重要的应用前景。

Description

一种提取FinFET寄生电阻模型的测试结构和方法
技术领域
本发明涉及半导体技术领域，具体涉及一种提取FinFET寄生电阻模型的测试结构和方法。
背景技术
随着半导体工艺技术节点的不断缩小，传统的平面MOSFET遇到了越来越多的技术挑战，FinFET作为一种新型的三维器件结构，可以极大地提升MOSFET的器件特性，包括抑制短沟效应(SCE)、减小器件漏电、提高驱动电流以及提升亚阈值特性等等，目前，国际上领先的半导体代工厂都已经在他们的16/14纳米及以下工艺节点中率先量产了FinFET技术。但是尽管如此，对于FinFET相关的工艺、器件、模型等方面的研究目前仍在不断深入，期望通过不断优化工艺、器件及模型进一步提升FinFET技术的应用价值。
虽然FinFET技术为MOS器件尺寸的进一步缩小提供了便利，然而其三维器件结构所引起的寄生电阻和寄生电容相比平面MOS器件也更为严重，尤其是随着FinFET器件尺寸进一步缩小至7nm工艺代，器件的寄生电阻和寄生电容将会成为影响器件性能的决定性因素，这将给FinFET器件的性能优化及模型提取带来巨大挑战。图1所示为FinFET器件典型的寄生电阻示意图，主要包括源漏扩散电阻RSD、源漏与沟道之间之间扩展区域电阻REXT以及源漏区域通过金属M0引出的接触电阻R_contact，图2所示为各工艺节点的FinFET器件寄生电阻的仿真结果，可以看出，随着FinFET器件尺寸的不断缩小，器件的寄生电阻(尤其是接触电阻RC)显著增加，将会对器件性能产生决定性影响，因此，准确提取FinFET寄生电阻模型也成为FinFET技术面向设计应用时一个亟需解决的关键难题。
对于FinFET器件的模型开发，目前业界的主流技术是以加州大学伯克利分校开发的BSIMCMG模型为基础进行开发，但是BSIMCMG模型本身对于寄生电阻/电容的建模考虑过于简化，很难满足实际FinFET器件模型开发的需求，因此，在FinFET器件的模型技术研究中，对于寄生电阻/电容的模型方法研究一直是大家关注的热点，也是FinFET器件模型开发的难点之一。目前对于FinFET器件寄生电阻模型，国际上仍没有理想的解决方案，较多的研究结果是将寄生电阻进行切分并分别进行数值计算或仿真，其主要缺陷是很难与实测数据进行交叉验证，且很难移植到基于BSIMCMG的模型库文件中，因而很难应用到实际的电路仿真中。
发明内容
本发明所要解决的技术问题是提供一种提取FinFET寄生电阻模型的测试结构和方法，采用子电路形式将RC和RSD直接嵌入BSIMCMG模型中进行FinFET器件的I-V特性拟合，最终生成包含寄生电阻模型的FinFET器件模型库。
为了实现上述目的，本发明采用如下技术方案：一种提取FinFET寄生电阻模型的测试结构，FinFET器件具有叉指状栅电极，所述栅电极中栅线条的两侧为源漏区，所述测试结构包括FinFET器件、位于FinFET器件两端最外侧相邻两个栅极之间源漏区中的第一引出电极V1、第二引出电极V2，位于FinFET器件两端最外侧栅极之外源漏区中的第三引出电极I、第四电极GND，所述第一引出电极V1、第二引出电极V2、第三引出电极I和第四电极GND构成Kelvin测试的四个端头，其中，所述栅电极用于控制FinFET器件的导通和截止，第三引出电极I用于电流输入，第四引出电极GND接地，第一引出电极V1和第二引出电极V2用于测量其所在源漏区的电压值。
进一步地，所述第一引出电极V1和第二引出电极V2之间的电阻由接触电阻RC，源漏扩散电阻RSD，源漏与沟道之间扩展区域电阻REXT，器件导通时的沟道电阻RCH串联形成。
进一步地，所述第一引出电极V1和第二引出电极V2之间的电阻RTotal＝2RC+n(2RSD+2REXT+RCH)，其中，n为第一电极V1和第二V2之间叉指状栅电极的叉指数。
一种提取FinFET寄生电阻模型的方法，包括以下步骤：
S01：绘制第一引出电极V1和第二引出电极V2之间的电阻RTotal与第一电极V1和第二V2之间叉指栅电极的叉指数n的关系曲线，通过线性拟合RTotal～n的关系曲线提取n＝0时的截距RT0，则接触电阻RC＝RT0/2；
S02：取n为固定值，绘制第一引出电极V1和第二引出电极V2之间的电阻RTotal与叉指栅电极的栅线条之间的间距S的关系曲线，通过线性拟合RTotal～S的关系曲线提取斜率k＝2n(ρSD/ASD)，则源漏扩散电阻RSD＝k(S-1lSP)/2；其中，ρSD和ASD分别为源漏重掺杂区域的电阻率和截面积，S为叉指栅电极的栅线条之间的间距，LSP为源漏区域的侧墙宽度，n为第一电极V1和第二V2之间叉指状栅电极的叉指数；
S03：将提取的接触电阻RC和源漏扩散电阻RSD直接嵌入BSIMCMG模型参数中并进行FinFET器件的I-V特性拟合，得出源漏与沟道之间扩展区域电阻REXT的模型参数r0；同时生成包含寄生电阻模型的FinFET器件模型库。
进一步地，所述步骤S02中当第一电极V1和第二V2之间叉指状栅电极的叉指数n＝1时，k＝2(ρSD/ASD)。
进一步地，当BSIMCMG模型参数rdsmod＝0时，所述BSIMCMG模型为：
RSD＝k*(S-2*lsp)；
delta_rext＝(2*Rc+2*n*Rsd)/w；
rdsw＝r0+delta_rext；
S为叉指栅电极的栅线条之间的间距，lsp为工艺给定的侧墙宽度，Rc和k即为通过上述测试结构所提取的接触电阻值和源漏扩散电阻系数，w为FinFET器件中的沟道宽度，r0为表征源漏与沟道之间扩展区域电阻REXT的模型参数，通过FinFET器件的I-V特性拟合可得，n为第一电极V1和第二V2之间叉指状栅电极的叉指数。
进一步地，当BSIMCMG模型参数rdsmod＝1时，所述BSIMCMG模型为：
RSD＝k*(S-2*lsp)；
delta_rext＝(2*Rc+2*n*Rsd)/w；
rdw＝r0+delta_rext/2rsw＝r0+delta_rext/2；
S为叉指栅电极的栅线条之间的间距，lsp为工艺给定的侧墙宽度，Rc和k即为通过上述测试结构所提取的接触电阻值和源漏扩散电阻系数，w为FinFET器件中的沟道宽度，r0为表征源漏与沟道之间扩展区域电阻REXT的模型参数，通过FinFET器件的I-V特性拟合可得，n为第一电极V1和第二V2之间叉指状栅电极的叉指数。
进一步地，在进行电阻测试时先在栅电极上施加合适电压保证器件导通，当FinFET器件为NMOS时，在栅电极上施加正电压，当FinFET器件为PMOS时，在栅电极上施加负电压。
本发明的有益效果为：本发明所提出的提取FinFET器件寄生电阻模型的方法，通过设计测试结构分别提取接触电阻RC及源漏扩散电阻RSD，并通过BSIMCMG模型中的rdsw(或rdw/rsw)参数表征源漏与沟道之间Si fin扩展区域的电阻REXT，然后采用子电路形式将RC和RSD嵌入BSIMCMG模型的rdsw(或rdw/rsw)参数中进行FinFET器件的I-V特性拟合，最终生成包含寄生电阻模型的FinFET器件模型库。该方法以BSIMCMG集约模型为核心，通过子电路结构实现FinFET寄生电阻模型的提取，模型架构简单，模型参数提取及拟合方法也非常方便，同时所生成的模型库文件形式与传统的平面CMOS模型库文件非常接近，便于后续设计调用，具有非常重要的应用前景。
附图说明
图1为FinFET寄生电阻的典型示意图；
图2为FinFET寄生电阻在不同工艺代的典型仿真结果。
图3为本发明所提出的提取FinFET寄生电阻的测试结构示意图。
图4为本发明所提出的提取FinFET接触电阻RC的测试结构示意图。
图5为本发明所提出的提取FinFET源漏扩散电阻RSD的测试结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
接下来请参考图3，其给出了本发明所提出的提取FinFET寄生电阻的测试结构，主要包括以下组成部分：具有叉指状栅电极G，栅电极中栅线条的两侧为源漏区，位于FinFET器件两端最外侧相邻两个栅极之间源漏区中的第一引出电极V1、第二引出电极V2，位于FinFET器件两端最外侧栅极之外源漏区中的第三引出电极I、第四电极GND。其中，栅电极G用于控制FinFET器件的导通与截止，I/V1/V2/GND四个电极则用于采用Kelvin测试法测试器件电阻，其中I/GND两端分别用于电流输入和接地，V1/V2两端分别用于量测器件V1端和V2端的电压，并计算相应电阻。在进行电阻测试时先在栅电极G上施加合适电压保证FinFET器件导通，若器件为NMOS，可在栅电极G上施加正电压使得器件导通，若器件为PMOS，则在栅电极G上施加负电压。
根据图3所示的测试结构，采用Kelvin测试法所测到的V1-V2两端的器件总电阻主要由以下几种电阻串联组成：接触电阻RC，源漏扩散电阻RSD，源漏与沟道之间扩展区域电阻REXT，器件导通时的沟道电阻RCH，所测总电阻RTotal可表征如下：
RTotal＝2RC+n(2RSD+2REXT+RCH) (1)
其中，n为第一电极V1和第二电极V2之间叉指栅极的叉指数n。
接下来我们详细介绍基于上述测试结构提取FinFET器件寄生电阻的具体方法。具体包括如下步骤：
S01：由公式(1)可以看出，当制备工艺稳定时，所测总电阻RTotal与叉指栅极的叉指数n呈线性关系，基于此，我们可进一步设计叉指数n分别为1，2，3，…，n的测试结构并保持器件其他尺寸参数不变，测试结构示意图如图3所示，其中n即为第一电极V1和第二电极V2之间的叉指栅极的叉指数。通过测量图3所示的不同测试结构的总电阻RTotal，我们可绘制RTotal～n的关系曲线，进一步通过线性拟合RTotal～n的关系曲线可提取n＝0的截距RT0，结合公式(1)可得RT0＝2RC，由此即可提取接触电阻RC。
S02：对于源漏扩散电阻RSD，根据电阻的通用表达式，我们可将其表示为RSD＝(ρSD/ASD)(S-2LSP)，其中ρSD和ASD分别为源漏重掺杂区域的电阻率和截面积，S为叉指栅极的栅线条间距，LSP为源漏区域的侧墙宽度。进一步可将公式(1)的总电阻表示为：
RTotal＝2n(ρsD/ASD)(S-2LSP)+2RC+n(2REXT+RCH) (2)
由公式(2)可以看出，对于固定叉指数n而言，器件总电阻RTotal与栅线条间距S呈线性关系，基于此，我们可固定叉指数n设计一组不同栅线条间距S的测试结构并保持器件其他尺寸参数不变，测试结构示意图如图4所示，其中固定n＝1。通过测量图4所示的不同测试结构的总电阻RTotal，我们可绘制RTotal～S的关系曲线，进一步通过线性拟合RTotal～S的关系曲线可提取斜率k，结合公式(2)可得k＝2n(ρSD/ASD)，由此即可计算相应栅线条间距S的源漏扩散电阻RSD。
S03：接下来我们再介绍一下通过已经提取的接触电阻RC和源漏扩散电阻RSD进一步提取FinFET器件寄生电阻模型的方法，模型提取采用以下子电路架构：
.subckt nmos d g s b l＝xx w＝xx nfin＝xx t＝xx ps＝xx nf＝xx
.param
+rc＝xx
+lsp＝xx
+k＝xx
+rsd＝k*(ps-2*lsp)
+delta_rext＝(2*rc+2*nf*rsd)/w
m1 d g s b nmos l＝l w＝w nfin＝nfin t＝t ps＝ps nf＝nf
.model nmos nmos
+rdsmod＝0
…
+rdsw＝‘r0+delta_rext’
…
.ends nmos
其中，在子电路构架中lsp表示工艺给定的侧墙宽度S，rc表示通过上述测试结构所提取的接触电阻值Rc，k即为通过上述测试结构所提取的源漏扩散电阻系数，nf表示第一电极V1和第二V2之间叉指状栅电极的叉指数n。r0为表征源漏与沟道之间扩展区域的电阻REXT的模型参数，通过FinFET器件的I-V特性拟合可得。这里需要说明的是，上述示例中采用了rdsmod＝0，若rdsmod＝1，则相应的rdsw参数需要修改为rdw/rsw，具体如下：
+rdw＝‘r0+delta_rext/2’rsw＝‘r0+delta_rext/2’。
本发明中器件导通时的沟道电阻RCH为器件为FinFET器件的固有电阻，是有器件本身性能决定，并不属于寄生电阻的范围。因此，在本发明中得出器件的总电阻和接触电阻RC，源漏扩散电阻RSD之后，通过将提取的接触电阻RC和源漏扩散电阻RSD直接嵌入BSIMCMG模型参数中并进行FinFET器件的I-V特性拟合，即可以得出源漏与沟道之间扩展区域电阻REXT；此时的BSIMCMG模型即为本发明最终得出的提取FinFET器件寄生电阻模型。变换器件的固有参数之后，即可得出包含寄生电阻模型的FinFET器件模型库，从而方便之后对各种参数的FinFET器件进行寄生电阻提取。
由此，我们可最终得到包含寄生电阻模型的FinFET器件子电路模型。
本发明所提出的提取FinFET器件寄生电阻模型的方法，通过测试结构分别提取接触电阻RC及源漏扩散电阻RSD，并进一步通过BSIMCMG模型中的rdsw(或rdw/rsw)参数表征源漏与沟道之间扩展区域电阻REXT，然后采用子电路架构将所提取的RC和RSD直接嵌入BSIMCMG模型参数中进行FinFET器件的I-V特性拟合，最终生成包含寄生电阻模型的FinFET器件模型库。该方法以BSIMCMG模型为核心，通过子电路结构实现FinFET寄生电阻模型的提取，模型架构简单，模型参数提取及拟合方法也非常方便，同时所生成的模型库文件形式与传统的平面CMOS模型库文件非常接近，便于后续设计调用，具有非常重要的应用前景。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (5)

1.一种采用测试结构提取FinFET寄生电阻模型的方法，其特征在于，FinFET器件具有叉指状栅电极，所述栅电极中栅线条的两侧为源漏区，所述测试结构包括FinFET器件、位于FinFET器件两端最外侧相邻两个栅极之间源漏区中的第一引出电极V1、第二引出电极V2，位于FinFET器件两端最外侧栅极之外源漏区中的第三引出电极I、第四电极GND，所述第一引出电极V1、第二引出电极V2、第三引出电极I和第四电极GND构成Kelvin测试的四个端头，其中，所述栅电极用于控制FinFET器件的导通和截止，第三引出电极I用于电流输入，第四引出电极GND接地，第一引出电极V1和第二引出电极V2用于测量其所在源漏区的电压值；所述第一引出电极V1和第二引出电极V2之间的电阻由接触电阻RC，源漏扩散电阻RSD，源漏与沟道之间扩展区域电阻REXT，器件导通时的沟道电阻RCH串联形成；所述第一引出电极V1和第二引出电极V2之间的电阻RTotal＝2RC+n(2RSD+2REXT+RCH)，其中，n为第一电极V1和第二V2之间叉指状栅电极的叉指数；具体包括以下步骤：
S01：绘制第一引出电极V1和第二引出电极V2之间的电阻RTotal与第一电极V1和第二V2之间叉指栅电极的叉指数n的关系曲线，通过线性拟合RTotal～n的关系曲线提取n＝0时的截距RT0，则接触电阻RC＝RT0/2；
S02：取n为固定值，绘制第一引出电极V1和第二引出电极V2之间的电阻RTotal与叉指栅电极的栅线条之间的间距S的关系曲线，通过线性拟合RTotal～S的关系曲线提取斜率k＝2n(ρSD/ASD)，则源漏扩散电阻RSD＝k(S-2lSP)/2；其中，ρSD和ASD分别为源漏区的电阻率和截面积，S为叉指栅电极的栅线条之间的间距，lSP为源漏区的侧墙宽度，n为第一电极V1和第二V2之间叉指状栅电极的叉指数；
S03：将提取的接触电阻RC和源漏扩散电阻RSD直接嵌入BSIMCMG模型参数中并进行FinFET器件的I-V特性拟合，得出源漏与沟道之间扩展区域电阻REXT的模型参数r0；同时生成包含寄生电阻模型的FinFET器件模型库。
2.根据权利要求1所述的提取FinFET寄生电阻模型的方法，其特征在于，所述步骤S02中当第一电极V1和第二V2之间叉指状栅电极的叉指数n＝1时，k＝2(ρSD/ASD)。
3.根据权利要求1所述的提取FinFET寄生电阻模型的方法，其特征在于，当BSIMCMG模型参数rdsmod＝0时，所述BSIMCMG模型为：
RSD＝k*(S-2*lsp)；
delta_rext＝(2*Rc+2*n*Rsd)/w；
rdsw＝r0+delta_rext；
S为叉指栅电极的栅线条之间的间距，lsp为工艺给定的侧墙宽度，Rc和k即为通过上述测试结构所提取的接触电阻值和源漏扩散电阻系数，w为FinFET器件中的沟道宽度，r0为表征源漏与沟道之间扩展区域电阻REXT的模型参数，通过FinFET器件的I-V特性拟合得出，n为第一电极V1和第二V2之间叉指状栅电极的叉指数。
4.根据权利要求1所述的提取FinFET寄生电阻模型的方法，其特征在于，当BSIMCMG模型参数rdsmod＝1时，所述BSIMCMG模型为：
RSD＝k*(S-2*lsp)；
delta_rext＝(2*Rc+2*n*Rsd)/w；
rdw＝r0+delta_rext/2rsw＝r0+delta_rext/2；
S为叉指栅电极的栅线条之间的间距，lsp为工艺给定的侧墙宽度，Rc和k即为通过上述测试结构所提取的接触电阻值和源漏扩散电阻系数，w为FinFET器件中的沟道宽度，r0为表征源漏与沟道之间扩展区域电阻REXT的模型参数，通过FinFET器件的I-V特性拟合得出，n为第一电极V1和第二V2之间叉指状栅电极的叉指数。
5.根据权利要求1所述的提取FinFET寄生电阻模型的方法，其特征在于，在进行电阻测试时先在栅电极上施加电压保证器件导通，当FinFET器件为NMOS时，在栅电极上施加正电压，当FinFET器件为PMOS时，在栅电极上施加负电压。
CN201711391092.0A 2017-12-21 2017-12-21 一种提取FinFET寄生电阻模型的测试结构和方法 Active CN108563801B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391092.0A CN108563801B (zh) 2017-12-21 2017-12-21 一种提取FinFET寄生电阻模型的测试结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711391092.0A CN108563801B (zh) 2017-12-21 2017-12-21 一种提取FinFET寄生电阻模型的测试结构和方法

Publications (2)

Publication Number Publication Date
CN108563801A CN108563801A (zh) 2018-09-21
CN108563801B true CN108563801B (zh) 2022-01-04

Family

ID=63530287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711391092.0A Active CN108563801B (zh) 2017-12-21 2017-12-21 一种提取FinFET寄生电阻模型的测试结构和方法

Country Status (1)

Country Link
CN (1) CN108563801B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109917260B (zh) * 2019-01-09 2021-06-29 北京顿思集成电路设计有限责任公司 一种评估射频功率ldmos器件散热特性的方法以及系统
CN111008511A (zh) * 2019-11-25 2020-04-14 上海华力微电子有限公司 鳍式晶体管版图参数抽取计算方法及其抽取计算系统
CN113447716B (zh) * 2020-12-09 2022-04-29 重庆康佳光电技术研究院有限公司 一种显示面板的检测方法及显示面板
CN113253089B (zh) * 2021-07-15 2021-09-14 广东省大湾区集成电路与系统应用研究院 一种鳍式场效应晶体管源漏寄生电阻萃取方法
CN113517349B (zh) * 2021-07-15 2023-07-21 广东省大湾区集成电路与系统应用研究院 鳍式场效应晶体管源漏寄生电阻分解结构及测试结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106250586A (zh) * 2016-07-18 2016-12-21 上海集成电路研发中心有限公司 一种提取FinFET寄生电容模型的方法
CN106571312A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN106611782A (zh) * 2016-12-27 2017-05-03 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571312A (zh) * 2015-10-13 2017-04-19 中芯国际集成电路制造(上海)有限公司 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN106250586A (zh) * 2016-07-18 2016-12-21 上海集成电路研发中心有限公司 一种提取FinFET寄生电容模型的方法
CN106611782A (zh) * 2016-12-27 2017-05-03 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Determination of Source-and-Drain Series》;Ping-Hsun Su, Student Member, IEEE, and Yiming Li;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20150420;图.2（a）-（d）,第2-3页的"III. RESULTS AND DISCUSSION" *

Also Published As

Publication number Publication date
CN108563801A (zh) 2018-09-21

Similar Documents

Publication Publication Date Title
CN108563801B (zh) 一种提取FinFET寄生电阻模型的测试结构和方法
Deng et al. Modeling and analysis of planar-gate electrostatic capacitance of 1-D FET with multiple cylindrical conducting channels
US8826213B1 (en) Parasitic capacitance extraction for FinFETs
Dunga et al. Bsim4. 6.0 mosfet model
JP2008027940A (ja) 半導体集積回路の設計方法および回路シミュレーション方法
KR20130103273A (ko) ＦｉｎＦＥＴ 설계를 위한 ＬＶＳ 구현
TWI606357B (zh) 高精確度之半導體元件參數萃取方法
US9058441B2 (en) Methods for modeling of FinFET width quantization
WO2012126237A1 (zh) 一种soi场效应晶体管spice模型系列的建模方法
An et al. Performance optimization study of FinFETs considering parasitic capacitance and resistance
US7983889B2 (en) Simulation method and simulation apparatus for LDMOSFET
US20050086033A1 (en) Extracting semiconductor device model parameters
US10685163B2 (en) Computationally efficient nano-scale conductor resistance model
Wang et al. Design technology co-optimization for 3 nm gate-all-around nanosheet FETs
CN105226054A (zh) 一种通用失配模型及其提取方法
McAndrew Compact models for MOS transistors: successes and challenges
CN111104769B (zh) 一种mosfet bism4模型参数提取方法
WO2012126236A1 (zh) 体引出结构soi场效应晶体管等效电学模型及建模方法
JP2005259778A (ja) 半導体装置の信頼性シミュレーション方法
Singh et al. 7-nm nanowire FET process variation modeling using industry standard BSIM-CMG model
Sun et al. Extraction and modeling of layout-dependent MOSFET gate-to-source/drain fringing capacitance in 40 nm technology
CN111159933B (zh) 一种源漏外延场效应晶体管栅围电容的建模方法
CN113536723A (zh) 一种功率器件漏源寄生电容子电路模型及其建模方法
JP5560700B2 (ja) 設計支援装置、設計支援方法及び設計支援プログラム
Maneux et al. Strategies for Characterization and Parameter Extraction of Vertical Junction-Less Nanowire FETs Dedicated to Design Technology Co-Optimization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant