CN106250586A - 一种提取FinFET寄生电容模型的方法 - Google Patents
一种提取FinFET寄生电容模型的方法 Download PDFInfo
- Publication number
- CN106250586A CN106250586A CN201610564495.XA CN201610564495A CN106250586A CN 106250586 A CN106250586 A CN 106250586A CN 201610564495 A CN201610564495 A CN 201610564495A CN 106250586 A CN106250586 A CN 106250586A
- Authority
- CN
- China
- Prior art keywords
- parasitic capacitance
- finfet
- model
- fin
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种提取FinFET寄生电容模型的方法,通过将三维FinFET寄生电容分解为多个二维平面间的电容组合,并借助二维平面电容的解析公式构建寄生电容的子电路模型,然后基于电磁仿真数据对子电路模型的模型参数进行拟合,从而形成FinFET寄生电容模型;该方法以BSIMCMG集约模型为核心,通过子电路结构实现FinFET寄生电容模型的提取,模型架构简单,模型参数拟合也非常方便,所生成的模型库文件非常便于后续设计调用,因而具有重要的应用价值。
Description
技术领域
本发明涉及半导体技术领域,更具体地,涉及一种提取FinFET寄生电容模型的方法。
背景技术
随着半导体工艺技术节点的不断缩小,传统的平面MOSFET遇到了越来越多的技术挑战,FinFET(鳍式场效晶体管)作为一种新型的三维器件结构,可以极大地提升MOSFET的器件特性,包括抑制短沟道效应(SCE)、减小器件漏电、提高驱动电流以及提升亚阈值特性等等。目前,国际上领先的半导体代工厂都已经在他们的20纳米以下工艺节点中率先量产了FinFET技术。尽管如此,对于FinFET相关的工艺、器件、模型等方面的研究目前仍在不断深入,期望通过不断优化工艺、器件及模型进一步提升FinFET技术的应用价值。
对于FinFET器件的模型开发,目前业界的主流技术是以加州大学伯克利分校开发的BSIMCMG模型为基础进行开发。但是,FinFET器件由于其特有的三维器件结构,在寄生电阻/电容方面将比传统的平面MOS器件更为严重,而BSIMCMG模型本身对于寄生电阻/电容的建模考虑过于简化,很难满足实际FinFET器件模型开发的需求。因此,在FinFET器件的模型技术研究中,对于寄生电阻/电容的模型方法研究一直是大家关注的热点,也是FinFET器件模型开发的难点之一。
目前,对于FinFET器件寄生电容模型,较为主流的研究思路是先将FinFET器件三维结构分解为多个二维平面的两两组合,这些组合通常包括两个平面互相平行、两个平面互相垂直以及两个平面同时水平但不平行等情形,然后分别构建这些二维平面间的电容模型。其典型的研究结果如S.Salas等人所报道(S.Salas,et.al,Parasitic GateCapacitance Model for Triple-Gate FinFETs,IEEE Transactions on ElectronDevices,vol.60,pp 3710,2013),但是所报道的这些寄生模型的建模方法通常都很难移植到BSIMCMG模型中,因而很难应用到实际的电路仿真中。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种提取FinFET寄生电容模型的方法。
为实现上述目的,本发明的技术方案如下:
一种提取FinFET寄生电容模型的方法,包括以下步骤:
步骤S01:将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合;
步骤S02:根据所分解的各个寄生电容构建FinFET寄生电容的子电路模型架构;
步骤S03:利用电磁仿真工具仿真所分解的各个寄生电容与FinFET各结构参数之间的依赖关系,得到电磁仿真数据;
步骤S04:基于电磁仿真数据对子电路模型中的各模型参数进行拟合,生成FinFET寄生电容的子电路模型。
优选地,步骤S01中,根据FinFET器件的三维结构特性,通过将FinFET器件的三维结构分解为若干二维平面的两两组合,以将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合。
优选地,所述寄生电容组合包括由FinFET器件的三维结构中互相平行、互相垂直或同时水平但不平行的两个平面所形成的寄生电容。
优选地,步骤S01中,将所述FinFET器件的寄生电容分解为包括栅电极和鳍之间的各种寄生电容Cgf以及栅电极和源漏接触层之间的各种寄生电容Cgm在内的电容组合。
优选地,将栅电极和鳍之间的寄生电容Cgf进一步分解为栅电极上表面与鳍上表面之间的寄生电容Cgf_top、栅电极侧面与鳍上表面之间的寄生电容Cgf_side1以及栅电极侧面与鳍侧面之间的寄生电容Cgf_side2;将栅电极和源漏接触层之间的各种寄生电容Cgm进一步分解为栅电极上表面与源漏接触层上表面之间的寄生电容Cgm_top、栅电极侧面与源漏接触层上表面之间的寄生电容Cgm_side1以及栅电极侧面与源漏接触层侧面之间的寄生电容Cgm_side2。
优选地,步骤S02中,利用BSIMCMG集约模型,构建FinFET寄生电容的子电路模型。
优选地,所构建的子电路模型包括以下计算公式:
Cpara=Cgf+Cgm (1)
Cgf=2NFIN(Cgf_top+Cgf_side1+Cgf_side2) (2)
Cgm=2NFIN(Cgm_top+Cgm_side1+Cgm_side2) (3)
其中,SFIN=FPITCH-TFIN,其表示相邻两个鳍内侧壁之间的距离,FPITCH表示鳍的间距,TFIN表示鳍的厚度,NFIN表示鳍的数目,TGATE表示栅电极的厚度,TOXP表示栅介质层的物理厚度,HFIN表示鳍的高度,WCON表示源漏接触层的宽度,LEXT表示栅电极与源漏接触层之间的鳍的长度,L表示沟道长度,a1~a21和b1~b12为模型参数。
优选地,步骤S03中,在进行电磁仿真时,以所述鳍的厚度TFIN、鳍的高度HFIN、鳍的间距FPITCH、栅电极的厚度TGATE、栅介质层的物理厚度TOXP作为BSIMCMG模型中指定的工艺参数,在模型提取前根据工艺信息确定。
优选地,步骤S03中,以所述沟道长度L、栅电极与源漏接触层之间的鳍的长度LEXT、源漏接触层的宽度WCON作为FinFET器件版图尺寸参数,利用电磁仿真工具仿真分解的各寄生电容与各版图尺寸参数之间的依赖关系,得到电磁仿真数据。
优选地,步骤S04中,利用模型参数拟合工具对电磁仿真数据进行拟合,以确定a1~a21和b1~b12模型参数,从而生成FinFET寄生电容的子电路模型,并最终生成FinFET寄生电容模型库文件。
从上述技术方案可以看出,本发明通过先将三维FinFET寄生电容分解为多个二维平面间的电容组合,然后通过二维平面电容的解析公式构建寄生电容的子电路模型,最后利用电磁仿真数据对子电路模型的模型参数进行拟合,并生成最终的FinFET寄生电容模型。本发明以BSIMCMG集约模型为核心,通过子电路结构实现FinFET寄生电容模型的提取,模型架构简单,模型参数拟合也非常方便,同时所生成的模型库文件形式与传统的平面CMOS模型库文件非常接近,便于后续设计调用,因此具有非常重要的应用前景。
附图说明
图1是一种典型的三维FinFET器件结构示意图;
图2是本发明一种提取FinFET寄生电容模型的方法流程示意图;
图3-1至图3-3分别为寄生电容Cgf的主要成分示意图;
图4-1至图4-3分别为寄生电容Cgm的主要成分示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参阅图2,图2是本发明一种提取FinFET寄生电容模型的方法流程示意图。如图2所示,本发明的一种提取FinFET寄生电容模型的方法,包括以下步骤:
执行步骤S01:将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合。
首先简单介绍一下FinFET的器件结构。请参阅图1,图1是一种典型的三维FinFET器件结构示意图。如图1所示,栅电极(Gate Electrode)包裹住鳍(Fin)线条的两个侧面和上表面,形成三维MOS器件结构;条形的源漏接触层(M0)覆盖于Fin线条之上形成源漏电极(S/D Eletrodes)。
图中表征器件结构的主要参数如下:L表示栅长,即沟道长度,FPITCH表示Fin的间距,TFIN表示Fin的厚度,TGATE表示栅电极的厚度,TOXP表示栅介质层的物理厚度,HFIN表示Fin的高度,WCON表示源漏接触层M0的宽度,LEXT表示栅电极与源漏接触层之间Fin的长度。由图1的FinFET器件结构示意图可以看出,FinFET器件的寄生电容相比平面MOS器件更为复杂,其需要考虑到三维线条的每个平面与其他平面的寄生耦合电容。但是正是基于这种考虑,才使得将三维结构的寄生电容拆分为多个二维平面间的电容组合成为可能。
根据图1的结构示意图和图2的建模流程示意图,根据FinFET器件的三维结构特性,通过将FinFET器件的三维结构分解为若干二维平面的两两组合,可以将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合。所述寄生电容组合可包括由FinFET器件的三维结构中互相平行、互相垂直或同时水平但不平行的两个平面所形成的寄生电容。
例如,我们首先可以将所述FinFET器件的寄生电容分解为包括栅电极和鳍之间的各种寄生电容Cgf,以及栅电极和源漏接触层之间的各种寄生电容Cgm在内的电容组合。而栅电极和鳍之间的寄生电容Cgf则可进一步分解为栅电极上表面与鳍上表面之间的寄生电容Cgf_top、栅电极侧面与鳍上表面之间的寄生电容Cgf_side1以及栅电极侧面与鳍侧面之间的寄生电容Cgf_side2。寄生电容Cgf的各电容成分的结构示意图分别如图3-1至图3-3所示。同样地,栅电极和源漏接触层之间的各种寄生电容Cgm进一步可分解为栅电极上表面与源漏接触层上表面之间的寄生电容Cgm_top、栅电极侧面与源漏接触层上表面之间的寄生电容Cgm_side1以及栅电极侧面与源漏接触层侧面之间的寄生电容Cgm_side2。寄生电容Cgm的各电容成分的结构示意图分别如图4-1至图4-3所示。
执行步骤S02:根据所分解的各个寄生电容构建FinFET寄生电容的子电路模型架构。
接下来,根据上述各个二维平面间耦合电容的解析公式,并以BSIMCMG集约模型为核心,即可构建FinFET寄生电容的子电路模型。所构建的子电路模型具体可包含以下计算公式:
Cpara=Cgf+Cgm (1)
Cgf=2NFIN(Cgf_top+Cgf_side1+Cgf_side2) (2)
Cgm=2NFIN(Cgm_top+Cgm_side1+Cgm_side2) (3)
其中,SFIN=FPITCH-TFIN,其表示相邻两个鳍的内侧壁之间的距离,FPITCH表示鳍的间距,TFIN表示鳍的厚度,NFIN表示鳍的数目,TGATE表示栅电极的厚度,TOXP表示栅介质层的物理厚度,HFIN表示鳍的高度,WCON表示源漏接触层的宽度,LEXT表示栅电极与源漏接触层之间的鳍的长度,L表示沟道长度,a1~a21和b1~b12为需要拟合的模型参数。
执行步骤S03:利用电磁仿真工具仿真所分解的各个寄生电容与FinFET各结构参数之间的依赖关系,得到电磁仿真数据。
接下来,我们需要通过数据拟合确定模型参数a1~a21和b1~b12,即可最终完成FinFET寄生电容模型。考虑到FinFET寄生电容在实际器件测试中难以准确获得,人们通常借助电磁仿真工具仿真得到各寄生电容的数据。这里可采用常见的电磁仿真工具(如HFSS、Raphael等)对上述拆分的各寄生电容分别进行仿真。
在具体进行数据仿真时,由于鳍的厚度TFIN、鳍的高度HFIN、鳍的间距FPITCH、栅电极的厚度TGATE、栅介质层的物理厚度TOXP等参数为BSIMCMG模型中指定的重要工艺参数,需要在模型提取前提前根据工艺信息加以确定;而沟道长度L、栅电极与源漏接触层之间的鳍的长度LEXT、源漏接触层的宽度WCON则为FinFET器件版图的相关尺寸参数,可用于仿真各寄生电容(Cgf_top、Cgf_side1、Cgf_side2、Cgm_top、Cgm_side1、Cgm_side2等)的具体数据,即通过变化一系列L、LEXT、WCON等尺寸参数的数值,即可获得一系列寄生电容随尺寸参数变化的电磁仿真数据。
执行步骤S04:基于电磁仿真数据对子电路模型中的各模型参数进行拟合,生成FinFET寄生电容的子电路模型。
最后,可利用常见的模型参数拟合工具对上述一系列电磁仿真数据进行拟合,即可确定a1~a21和b1~b12等模型参数,从而生成FinFET寄生电容的子电路模型,并最终生成FinFET寄生电容模型库文件。
综上所述,本发明通过将三维FinFET寄生电容分解为多个二维平面间的电容组合,并借助二维平面电容的解析公式构建寄生电容的子电路模型,然后基于电磁仿真数据对子电路模型的模型参数进行拟合,从而形成FinFET寄生电容模型。本发明以BSIMCMG集约模型为核心,通过子电路结构实现FinFET寄生电容模型的提取,模型架构简单,模型参数拟合也非常方便,同时所生成的模型库文件形式与传统的平面CMOS模型库文件非常接近,便于后续设计调用,因此具有非常重要的应用前景。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (10)
1.一种提取FinFET寄生电容模型的方法,其特征在于,包括以下步骤:
步骤S01:将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合;
步骤S02:根据所分解的各个寄生电容构建FinFET寄生电容的子电路模型架构;
步骤S03:利用电磁仿真工具仿真所分解的各个寄生电容与FinFET各结构参数之间的依赖关系,得到电磁仿真数据;
步骤S04:基于电磁仿真数据对子电路模型中的各模型参数进行拟合,生成FinFET寄生电容的子电路模型。
2.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S01中,根据FinFET器件的三维结构特性,通过将FinFET器件的三维结构分解为若干二维平面的两两组合,以将FinFET寄生电容分解为FinFET各二维平面间的寄生电容组合。
3.根据权利要求2所述的提取FinFET寄生电容模型的方法,其特征在于,所述寄生电容组合包括由FinFET器件的三维结构中互相平行、互相垂直或同时水平但不平行的两个平面所形成的寄生电容。
4.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S01中,将所述FinFET器件的寄生电容分解为包括栅电极和鳍之间的各种寄生电容Cgf以及栅电极和源漏接触层之间的各种寄生电容Cgm在内的电容组合。
5.根据权利要求4所述的提取FinFET寄生电容模型的方法,其特征在于,将栅电极和鳍之间的寄生电容Cgf进一步分解为栅电极上表面与鳍上表面之间的寄生电容Cgf_top、栅电极侧面与鳍上表面之间的寄生电容Cgf_side1以及栅电极侧面与鳍侧面之间的寄生电容Cgf_side2;将栅电极和源漏接触层之间的各种寄生电容Cgm进一步分解为栅电极上表面与源漏接触层上表面之间的寄生电容Cgm_top、栅电极侧面与源漏接触层上表面之间的寄生电容Cgm_side1以及栅电极侧面与源漏接触层侧面之间的寄生电容Cgm_side2。
6.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S02中,利用BSIMCMG集约模型,构建FinFET寄生电容的子电路模型。
7.根据权利要求6所述的提取FinFET寄生电容模型的方法,其特征在于,所构建的子电路模型包括以下计算公式:
Cpara=Cgf+Cgm (1)
Cgf=2NFIN(Cgf_top+Cgf_side1+Cgf_side2) (2)
Cgm=2NFIN(Cgm_top+Cgm_side1+Cgm_side2) (3)
其中,SFIN=FPITCH-TFIN,其表示相邻两个鳍内侧壁之间的距离,FPITCH表示鳍的间距,TFIN表示鳍的厚度,NFIN表示鳍的数目,TGATE表示栅电极的厚度,TOXP表示栅介质层的物理厚度,HFIN表示鳍的高度,WCON表示源漏接触层的宽度,LEXT表示栅电极与源漏接触层之间的鳍的长度,L表示沟道长度,a1~a21和b1~b12为模型参数。
8.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S03中,在进行电磁仿真时,以所述鳍的厚度TFIN、鳍的高度HFIN、鳍的间距FPITCH、栅电极的厚度TGATE、栅介质层的物理厚度TOXP作为BSIMCMG模型中指定的工艺参数,在模型提取前根据工艺信息确定。
9.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S03中,以所述沟道长度L、栅电极与源漏接触层之间的鳍的长度LEXT、源漏接触层的宽度WCON作为FinFET器件版图尺寸参数,利用电磁仿真工具仿真分解的各寄生电容与各版图尺寸参数之间的依赖关系,得到电磁仿真数据。
10.根据权利要求1所述的提取FinFET寄生电容模型的方法,其特征在于,步骤S04中,利用模型参数拟合工具对电磁仿真数据进行拟合,以确定a1~a21和b1~b12模型参数,从而生成FinFET寄生电容的子电路模型,并最终生成FinFET寄生电容模型库文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610564495.XA CN106250586B (zh) | 2016-07-18 | 2016-07-18 | 一种提取FinFET寄生电容模型的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610564495.XA CN106250586B (zh) | 2016-07-18 | 2016-07-18 | 一种提取FinFET寄生电容模型的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106250586A true CN106250586A (zh) | 2016-12-21 |
CN106250586B CN106250586B (zh) | 2020-10-02 |
Family
ID=57613904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610564495.XA Active CN106250586B (zh) | 2016-07-18 | 2016-07-18 | 一种提取FinFET寄生电容模型的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106250586B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108563801A (zh) * | 2017-12-21 | 2018-09-21 | 上海集成电路研发中心有限公司 | 一种提取FinFET寄生电阻模型的测试结构和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169800A (zh) * | 2007-10-29 | 2008-04-30 | 上海集成电路研发中心有限公司 | Mos晶体管射频电路仿真宏模型及其参数提取方法 |
CN102799732A (zh) * | 2012-07-18 | 2012-11-28 | 上海集成电路研发中心有限公司 | 后道金属互连层寄生电容统计模型的获取方法 |
-
2016
- 2016-07-18 CN CN201610564495.XA patent/CN106250586B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169800A (zh) * | 2007-10-29 | 2008-04-30 | 上海集成电路研发中心有限公司 | Mos晶体管射频电路仿真宏模型及其参数提取方法 |
CN102799732A (zh) * | 2012-07-18 | 2012-11-28 | 上海集成电路研发中心有限公司 | 后道金属互连层寄生电容统计模型的获取方法 |
Non-Patent Citations (1)
Title |
---|
SILVESTRE SALAS RODRIGUEZ等: "Parasitic Gate Capacitance Model for Triple-Gate FinFETs", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108563801A (zh) * | 2017-12-21 | 2018-09-21 | 上海集成电路研发中心有限公司 | 一种提取FinFET寄生电阻模型的测试结构和方法 |
CN108563801B (zh) * | 2017-12-21 | 2022-01-04 | 上海集成电路研发中心有限公司 | 一种提取FinFET寄生电阻模型的测试结构和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106250586B (zh) | 2020-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8881084B2 (en) | FinFET boundary optimization | |
US8631382B2 (en) | LVS implementation for FinFET design | |
US7530039B2 (en) | Methods and apparatus for simulating distributed effects | |
CN101807219B (zh) | 一种集成电路设计方法 | |
Lee et al. | Modeling of parasitic fringing capacitance in multifin trigate FinFETs | |
CN107735864A (zh) | 衬底和具有3d几何图形上的2d材料沟道的晶体管 | |
WO2012126237A1 (zh) | 一种soi场效应晶体管spice模型系列的建模方法 | |
CN108563801A (zh) | 一种提取FinFET寄生电阻模型的测试结构和方法 | |
CN105138790B (zh) | Soi-mosfet模型及其参数提取方法 | |
CN101976293A (zh) | Mos晶体管射频宏模型建立方法 | |
CN106250586A (zh) | 一种提取FinFET寄生电容模型的方法 | |
He et al. | From layout directly to simulation: A first-principle-guided circuit simulator of linear complexity and its efficient parallelization | |
Yang et al. | 3-D modeling of fringe gate capacitance in complementary FET (CFET) | |
Al-Ameri et al. | Impact of quantum confinement on transport and the electrostatic driven performance of silicon nanowire transistors at the scaling limit | |
He et al. | Analytic carrier-based charge and capacitance model for long-channel undoped surrounding-gate MOSFETs | |
TW202209571A (zh) | 防止互補式場效電晶體(cfet)中之電氣短路的自限製造技術 | |
CN106815380A (zh) | 一种提取寄生电阻的方法及系统 | |
CN106815379B (zh) | 一种提取寄生电容的方法及系统 | |
He et al. | FinFET: From compact modeling to circuit performance | |
Suk et al. | Analytical parasitic resistance and capacitance models for nanosheet field-effect transistors | |
US11742247B2 (en) | Epitaxial growth of source and drain materials in a complementary field effect transistor (CFET) | |
An et al. | 3-D modeling of fringing gate capacitance in gate-all-around cylindrical silicon nanowire MOSFETs | |
Conde et al. | 3D simulation of triple-gate MOSFETs with different mobility regions | |
Gaynor et al. | Simulation methodology and evaluation of through silicon via (TSV)-FinFET noise coupling in 3-D integrated circuits | |
CN111159933A (zh) | 一种源漏外延场效应晶体管栅围电容的建模方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |