CN113506782A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN113506782A
CN113506782A CN202110684721.9A CN202110684721A CN113506782A CN 113506782 A CN113506782 A CN 113506782A CN 202110684721 A CN202110684721 A CN 202110684721A CN 113506782 A CN113506782 A CN 113506782A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor structure
electronic component
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110684721.9A
Other languages
English (en)
Inventor
吕文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202110684721.9A priority Critical patent/CN113506782A/zh
Publication of CN113506782A publication Critical patent/CN113506782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供的半导体结构及其制造方法，通过引线键合实现电子组件和基板之间的电性连接，并利用引线键合(wire bond)实时确定键合起点和键合终点的特性，以最大容许范围来补偿黏晶(Die bond)精度所造成的偏差，并且后续制作重布线层(fan out)只需对齐基板上的线路即可，无需对准电子组件，进而提高了良率。

Description

半导体结构及其制造方法
技术领域
本公开涉及半导体技术领域，具体涉及半导体结构及其制造方法。
背景技术
目前，在内埋电子组件时，拾取放置机器(Pick&Place Machine)的精度会导致电子组件偏移(shift)、倾斜(tilt)或旋转(rotate)等现象，这将影响到后续线路或其他制程的良率。除了改良Pick and Place的机台能力外，还可以通过一些不同的制程方式，对电子组件进行校正对位。
发明内容
本公开提供了半导体结构及其制造方法。
第一方面，本公开提供了一种半导体结构，该半导体结构包括：基板；第一电子组件，电性连接至基板；绝缘连接层，设于基板上，绝缘连接层设有导通孔；第一线路层，设于绝缘连接层上，第一线路层通过导通孔与基板连接，第一线路层设于第一电子组件的主动侧。
在一些可选的实施方式中，第一线路层通过基板与第一电子组件连接。
在一些可选的实施方式中，第一电子组件的倾斜角度在0度到45度之间。
在一些可选的实施方式中，该半导体结构还包括：导线，第一电子组件通过导线连接至基板。
在一些可选的实施方式中，基板具有相对的第一表面和第二表面，第一表面设有第一基板衬垫，第二表面设有第二线路层。
在一些可选的实施方式中，导通孔与导线的端部设于第一基板衬垫上。
在一些可选的实施方式中，基板上设有重布线层，导线的端部设于重布线层上。
在一些可选的实施方式中，第一线路层为重布线结构。
在一些可选的实施方式中，基板具有通孔，第一电子组件设于通孔中，绝缘连接层填充第一电子组件与通孔之间的空隙。
在一些可选的实施方式中，该半导体结构还包括：第一防焊层，设于第一线路层上，第一防焊层具有多个开口以暴露出第一线路层。
在一些可选的实施方式中，该半导体结构还包括：第二防焊层，设于第二线路层上，第二防焊层具有多个开口以暴露出第二线路层。
在一些可选的实施方式中，导线的端部设于第二线路层上。
在一些可选的实施方式中，该半导体结构还包括：第二电子组件，设于第一线路层上。
在一些可选的实施方式中，第一电子组件为电源管理芯片。
第二方面，本公开提供了一种半导体结构的制造方法，该方法包括：利用导线电性连接基板和第一电子组件，基板具有相对的第一表面和第二表面；在第一表面和第一电子组件的主动侧设置绝缘连接层，绝缘连接层包覆导线；在绝缘连接层上设置导通孔和第一线路层，第一线路层通过导通孔与基板连接。
在一些可选的实施方式中，在利用导线电性连接基板和第一电子组件之前，方法还包括：在基板上设置通孔；将第一电子组件设于通孔中。
在一些可选的实施方式中，该方法还包括：在第二表面设置第二线路层；在第二线路层上设置第二防焊层；在第二防焊层上设置多个开口以暴露出第二线路层。
在一些可选的实施方式中，该方法还包括：在第一线路层上设置第一防焊层；在第一防焊层上设置多个开口以暴露出第一线路层。
在一些可选的实施方式中，在绝缘连接层上设置导通孔和第一线路层，包括：在绝缘连接层上设置导通孔；在绝缘连接层上设置第一线路层。
在一些可选的实施方式中，在绝缘连接层上设置导通孔和第一线路层，包括：在绝缘连接层上设置第一线路层；设置贯穿第一线路层和绝缘连接层的导通孔。
为了解决在内埋电子组件时，由于拾取放置机器(Pick&Place Machine)的精度而导致的电子组件偏移(shift)、倾斜(tilt)或旋转(rotate)等现象，进而影响后续线路或其他制程的良率的技术问题，本公开提供的半导体结构及其制造方法，通过引线键合实现电子组件和基板之间的电性连接，并利用引线键合(wire bond)实时确定键合起点和键合终点的特性，以最大容许范围来补偿黏晶(Die bond)精度所造成的偏差，并且后续制作重布线层(fan out)只需对齐基板上的线路即可，无需对准电子组件，进而提高了良率。
另外，本公开提供的半导体结构中的第一电子组件的位置较靠近整个半导体结构表面，即第一电子组件到表面之间的距离更短，有利于散热。第一线路层设于第一电子组件的主动侧，缩短了第一电子组件到第一线路层之间的电路路径，减少电路路径的电阻。在制造第一线路层之前设置芯片，使半导体结构具有低翘曲、芯片键合精度高以及高良率等特性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1-图9是根据本公开的半导体结构的一个实施例的第一结构示意图至第九结构示意图；
图10A到图10L是根据本公开的半导体结构的制造过程中的结构示意图。
符号说明：
1-基板，11-第一基板衬垫，12-重布线层，13-通孔，2-第一电子组件，21-粘接层，3-绝缘连接层，31-导通孔，32-绝缘材，4-第一线路层，5-导线，51-第一凸块，52-交叉布线，53-第二凸块，6-第二线路层，7-第一防焊层，8-第二防焊层，9-第二电子组件，10-重布线结构，15-第一载体，16-脱模层，17-第二载体，θ-倾斜角。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，应当也视为本公开可实施的范畴。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。
请参考图1-图9，图1-图9示出了本公开的半导体结构的一个实施例的第一结构示意图至第九结构示意图。
如图1所示，该半导体结构包括基板1、第一电子组件2、绝缘连接层3以及第一线路层4。其中，第一电子组件2可以电性连接至基板1。绝缘连接层3可以设于基板1上，绝缘连接层3可以设有导通孔31。第一线路层4可以设于绝缘连接层3上。第一线路层4可以通过导通孔31与基板1连接。第一线路层4可以设于第一电子组件2的主动侧。
在本实施例中，基板1可以包含导电材料以及介电材料，介电材料可以是有机物和/或无机物。绝缘连接层3可以包含有机物和/或无机物。导通孔31中可以填充有导电材料。第一线路层4可以包含导电材料以及介电材料。有机物例如可以是是聚酰亚胺(Polyimide，PI)、ABF基材(Ajinomoto build-up film，ABF)、模塑料(moldingcompounds)、预浸渍复合纤维(pre-impregnated composite fibers)(例如，预浸材料)、硼硅酸盐玻璃(borophosphosilicate glass，BPSG)、氧化硅(silicon oxide)、氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)、经掺杂硅酸盐玻璃(undopedsilicate glass，USG)、及其中之组合、或其他类似物。无机物例如可以是硅(Si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽。导电材料例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在一些可选的实施方式中，如图1所示，第一线路层4可以通过基板1与第一电子组件2连接。
在一些可选的实施方式中，如图2所示，第一电子组件2的倾斜角θ可以在0度到45度之间。即可以利用引线键合(wire bond)实时确定键合起点和键合终点的特性，以最大容许范围来补偿黏晶(Die bond)精度所造成的倾斜角θ在45度范围内的偏差。
在一些可选的实施方式中，如图1所示，该半导体结构还可以包括导线5。第一电子组件2可以通过导线5连接至基板1。这样无需在第一电子组件2上设置导孔连接基板1，没有导孔可以提供更多的输入/输出(Input/Output，I/O)。
在一些可选的实施方式中，如图1所示，基板1可以具有相对的第一表面和第二表面。第一表面可以设有第一基板衬垫11。第二表面可以设有第二线路层6。
在一些可选的实施方式中，如图1所示，第一电子组件2与第二线路层6之间设有粘接层21，例如可以是黏晶胶材/装片膜(Die Attach Flim，DAF)，用于实现第一电子组件2的固定。
在一些可选的实施方式中，如图1所示，导通孔31与导线5的端部可以设于第一基板衬垫11上。
在一些可选的实施方式中，如图3所示，基板1上可以设有重布线层12。导线5的端部可以设于重布线层12上。在制作图1所示的半导体结构的过程中，先引线键合，再设置第一线路层4，而在制作图3所示的半导体结构的过程中，先在基板1上制作重布线层12，再引线键合。相对于图1所示的半导体结构，制作图3所示的半导体结构的过程中，先制作重布线层12的方式提高了良率。
在一些可选的实施方式中，如图4所示，第一线路层4可以为重布线结构。
在一些可选的实施方式中，如图1所示，基板1可以具有通孔13。第一电子组件2可以设于通孔13中。绝缘连接层3可以填充第一电子组件2与通孔13之间的空隙。
在一些可选的实施方式中，如图1所示，该半导体结构还可以包括第一防焊层7。第一防焊层7可以设于第一线路层4上。第一防焊层7可以具有多个开口以暴露出第一线路层4。
在一些可选的实施方式中，如图1所示，该半导体结构还可以包括第二防焊层8。第二防焊层8可以覆盖第二线路层6。第二防焊层8可以具有多个开口以暴露出第二线路层6。
在一些可选的实施方式中，如图6所示，导线5的端部可以设于第二线路层6上。
在一些可选的实施方式中，如图5所示，该半导体结构还可以包括第二电子组件9。第二电子组件9可以设于第一线路层4上。第二电子组件9可以是用于实现各种功能的芯片。
在一些可选的实施方式中，第一电子组件2可以为电源管理芯片。
在一些可选的实施方式中，如图7所示，基板1的衬垫上可以设有第一凸块51。如图8所示，第二电子组件9的衬垫上可以设有第二凸块53。图7和图8示出了不同的接线方式。
在一些可选的实施方式中，如图9所示，从俯视角度看，形成交叉布线52。这样可以提供更多的I/O。
本公开提供的半导体结构，首先通过引线键合实现第一电子组件2和基板1之间的电性连接，然后压合一层绝缘连接层3，最后制作导通孔31以及第一线路层4，利用了引线键合(wire bond)实时确定键合起点和键合终点的特性，以最大容许范围来补偿黏晶(Diebond)精度所造成的偏差，并且后续制作重布线层12(fan out)只需对齐基板1上的线路即可，无需对准电子组件，进而提高了良率。
另外，本公开提供的半导体结构中的第一电子组件2的位置较靠近整个半导体结构表面，即第一电子组件2到表面之间的距离更短，有利于散热。第一线路层4设于第一电子组件2的主动侧，缩短了第一电子组件2到第一线路层4之间的电路路径，减少电路路径的电阻。在制造第一线路层4之前设置第一电子组件2，使半导体结构具有低翘曲、芯片键合精度高以及高良率等特性。
请参考图10A到图10L，图10A到图10L示出了根据本公开的半导体结构的制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。
如图10A所示，提供基板1。
如图10B所示，可以采用打孔机在基板1上形成通孔13。也可以采用激光钻孔、光刻等工艺形成通孔13。
如图10C所示，得到具有通孔13的基板1。
如图10D所示，在第一载体15上设置脱模层16。可以通过接合设备的接合头(bonding head)将基板1放置于脱模层16上。
如图10E所示，可以通过接合设备的接合头将第一电子组件2放置于通孔13中。
如图10F所示，可以采用引线键合方式，利用导线5电性连接基板1和第一电子组件2。
如图10G所示，可以以灌注(potting)，涂覆(coating)等工艺在第二载体17上设置绝缘材32，将第一载体15翻转并设于绝缘材32上。
去除第二载体17后，如图10H所示，形成可以包覆导线5的绝缘连接层3。
如图10I所示或如图10L所示，在绝缘连接层3上设置导通孔31和第一线路层4，第一线路层4通过导通孔31与基板1连接。具体地，该步骤可以有如下两种实施方式。第一实施方式：如图10I所示，可以先在绝缘连接层3上设置导通孔31。在绝缘连接层3上设置第一线路层4。第二实施方式：如图10L所示的半导体结构，可以先在绝缘连接层3上设置第一线路层4。再设置贯穿第一线路层4和绝缘连接层3的导通孔31。第一实施方式是Via first方式，即先制作导通孔31。第二实施方式是Via last方式，即后制作导通孔31。
如图10J所示，形成第二线路层6。
如图10K所示，可以以层压(lamination)、涂覆(coating)等工艺在第一线路层4上设置第一防焊层7。可以通过光刻工艺在第一防焊层7上设置多个开口以暴露出第一线路层4。可以以层压(lamination)、涂覆(coating)等工艺在第二线路层6上设置第二防焊层8。可以通过光刻工艺在第二防焊层8上设置多个开口以暴露出第二线路层6。
本公开提供的制造半导体结构的方法能够实现与前述半导体结构类似的技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体结构，包括：
基板；
第一电子组件，电性连接至所述基板；
绝缘连接层，设于所述基板上，所述绝缘连接层设有导通孔；
第一线路层，设于所述绝缘连接层上，所述第一线路层通过所述导通孔与所述基板连接，所述第一线路层设于所述第一电子组件的主动侧。
2.根据权利要求1所述的半导体结构，其中，所述第一线路层通过所述基板与所述第一电子组件连接。
3.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
导线，所述第一电子组件通过所述导线连接至所述基板。
4.根据权利要求3所述的半导体结构，其中，所述导通孔与所述导线的端部设于所述基板上。
5.根据权利要求3所述的半导体结构，其中，所述基板上设有重布线层，所述导线的端部设于所述重布线层上。
6.根据权利要求1所述的半导体结构，其中，所述基板具有通孔，所述第一电子组件设于所述通孔中，所述绝缘连接层填充所述第一电子组件与所述通孔之间的空隙。
7.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
第一防焊层，设于所述第一线路层上，所述第一防焊层具有多个开口以暴露出所述第一线路层。
8.根据权利要求4所述的半导体结构，其中，所述半导体结构还包括：
第二线路层，设于所述基板上；
第二防焊层，设于所述第二线路层上，所述第二防焊层具有多个开口以暴露出所述第二线路层。
9.根据权利要求8所述的半导体结构，其中，所述导线的端部设于所述第二线路层上。
10.根据权利要求1所述的半导体结构，其中，所述半导体结构还包括：
第二电子组件，设于所述第一线路层上。
CN202110684721.9A 2021-06-21 2021-06-21 半导体结构及其制造方法 Pending CN113506782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110684721.9A CN113506782A (zh) 2021-06-21 2021-06-21 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110684721.9A CN113506782A (zh) 2021-06-21 2021-06-21 半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113506782A true CN113506782A (zh) 2021-10-15

Family

ID=78010139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110684721.9A Pending CN113506782A (zh) 2021-06-21 2021-06-21 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113506782A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143781A1 (en) * 2002-01-31 2003-07-31 Mclellan Neil Robert Encapsulated integrated circuit package and method of manufacturing an integrated circuit package
JP2007306039A (ja) * 2007-08-27 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
KR20100008061A (ko) * 2008-07-15 2010-01-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20100155920A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143781A1 (en) * 2002-01-31 2003-07-31 Mclellan Neil Robert Encapsulated integrated circuit package and method of manufacturing an integrated circuit package
JP2007306039A (ja) * 2007-08-27 2007-11-22 Toshiba Corp 半導体装置およびその製造方法
KR20100008061A (ko) * 2008-07-15 2010-01-25 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20100155920A1 (en) * 2008-12-24 2010-06-24 Samsung Electronics Co., Ltd. Stacked semiconductor package, semiconductor package module and method of manufacturing the stacked semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192854A (zh) * 2021-06-07 2021-07-30 季华实验室 一种低封装厚度的板级扇出型mosfet器件及其制作方法

Similar Documents

Publication Publication Date Title
CN109216296B (zh) 半导体封装件和方法
US7186586B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
KR101570272B1 (ko) 상호접속 구조물 및 이의 제조 방법
US6596560B1 (en) Method of making wafer level packaging and chip structure
US20050189636A1 (en) Packaging substrates for integrated circuits and soldering methods
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
US6717252B2 (en) Semiconductor device
KR20040067882A (ko) 전자 부품 실장 구조 및 그 제조 방법
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
CN113506782A (zh) 半导体结构及其制造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN114388471A (zh) 封装结构及其制作方法
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
CN113823607A (zh) 半导体封装装置及其制造方法
US11404337B2 (en) Scalable extreme large size substrate integration
CN112435996A (zh) 半导体封装装置及其制造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
US11282777B2 (en) Semiconductor package and method of manufacturing the same
US20240038712A1 (en) Semiconductor device package and method of manufacturing the same
KR101055491B1 (ko) 반도체 패키지 및 그 제조 방법
CN113571491A (zh) 半导体结构及其制造方法
JP2017130571A (ja) インターポーザ基板、半導体装置、インターポーザ基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination