CN113495722A - 存储装置及其编程方法 - Google Patents

存储装置及其编程方法 Download PDF

Info

Publication number
CN113495722A
CN113495722A CN202010278346.3A CN202010278346A CN113495722A CN 113495722 A CN113495722 A CN 113495722A CN 202010278346 A CN202010278346 A CN 202010278346A CN 113495722 A CN113495722 A CN 113495722A
Authority
CN
China
Prior art keywords
voltage
group
word lines
preliminary
unselected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010278346.3A
Other languages
English (en)
Other versions
CN113495722B (zh
Inventor
古绍泓
程政宪
铃木淳弘
黄昱闳
陈圣楷
蔡文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN113495722A publication Critical patent/CN113495722A/zh
Application granted granted Critical
Publication of CN113495722B publication Critical patent/CN113495722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/31—Programming languages or programming paradigms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种存储装置及其编程方法。存储装置包括一存储器阵列、多条字线及一电压产生器。这些字线在进行编程时，这些字线的其中之一为选择状态，其余字线为选择状态。部分的未选择状态的字线归类为一第一群组及一第二群组。第一群组及第二群组分别位于选择状态的字线的两侧。电压产生器在一编程期间提供一编程电压至选择状态的字线。电压产生器提供一第一双阶段电压波型至第一群组的未选择状态的字线。电压产生器提供一第二双阶段电压波型至第二群组的未选择状态的字线。

Description

存储装置及其编程方法
技术领域
本发明是有关于一种半导体装置及其操作方法，且特别是有关于一种存储装置及其编程方法。
背景技术
在嵌入式系统中，非易失性存储器能够在断电时保存数据且相对不耗电，故闪存等非易失性存储器已广泛使用于电子装置中。
图1A为存储装置的方块图。存储装置10包括一存储器控制器11、一电压产生器13及一存储器阵列15。存储器阵列15包括多个存储区块151，各个存储区块151包括多个子区块1511。
当存储装置10接收到来自主机的写入命令，存储器控制器11控制电压产生器13产生且提供一编程电压(programming voltage)Vpgm至存储器阵列15的一存储单元，此存储单元定义为选择状态。含有选择状态的存储单元的子区块定义为选择状态的子区块，其余的子区块则定义为未选择状态的子区块。
图1B为存储区块的示意图。存储区块151包括X个子区块1511。各个子区块1511包括多条存储串1511a。子区块1511包含一个选择状态的子区块sblk_x及多个未选择状态的子区块sblk_1、…、sblk_(x+1)、…、sblk_X。被选择而欲进行编程的子区块1511为选择状态的子区块sblk_x。x与X为正整数且1≤x≤X。各个子区块1511包括Y个存储串1511a。为了简化说明，仅有部分的存储串1511a绘示于图1B上。
图2为子区块的示意图。子区块1511包括Y个存储串st_1～st_Y。各个存储串st_1～st_Y包括一串列选择单元(string selection cell)SSC及一接地选择单元(groundselection cell)GSC。串列选择单元SSC的栅极共同电性连接于源极选择线(sourceselection lines)SSL。接地选择单元GSC的栅极共同电性连接于接地选择线(groundselection line)GSL。
通过源极选择线SSL的电压电平的控制，可使子区块1511作为选择状态的子区块或未选择状态的子区块。对应于选择状态的子区块sblk_x的串列选择线SSL接收一供应电压Vcc(例如是3V)，对应于未选择状态的子区块sblk_1、…、sblk_(x+1)、…、sblk_X的串列选择线SSL接收接地电压。
选择状态的子区块sblk_x的串列选择单元SSC被开启。选择状态的子区块sblk_x的已开启的串列选择单元SSC通过位线接收接地电压，使得选择状态的子区块sblk_x沿着存储串st_1～st_Y形成具接地电压的通道。选择状态的子区块sblk_x的通道定义为接地通道(ground channels)。
从另一方面来说，未选择状态的子区块sblk_1、…、sblk_(x+1)、…、sblk_X的串列选择单元SSC被关闭，故未选择状态的子区块sblk_1、…、sblk_(x+1)、…、sblk_X的存储串的通道为浮动。未选择状态的子区块sblk_1、…、sblk_(x+1)、…、sblk_X的存储串的通道定义为浮动通道(floating channels)。
如图2所示，各个存储串st_1～st_Y包括电性串联的N个存储单元MC。N条字线WL_1～WL_N水平设置。连接于同一字线的多个存储单元MC的栅极位于同一平面。举例来说，不论存储单元MC属于哪一子区块，连接于同一字线的多个存储单元MC的栅极位于同一平面。
再者，一些虚设字线(dummy word lines)dmy_WL设置于串列选择线SSL极字线WL_N之间，一些虚设字线dmy_WL设置于字线W_1及接地选择线GSL之间。
为了简化说明，存储单元采用坐标表示的方式来说明。在编程过程中，选择状态的存储单元SMC为连接于选择状态的字线WL_n且位于第x个子区块中第y个存储串st_y的第n个存储单元。
当选择状态的存储单元SMC要被编程时，连接于选择状态的字线WL_n的选择状态的存储单元SMC的栅极接收编程电压(例如是20V)，连接于未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的未选择状态的存储单元MC的栅极接收相同的通过电压Vpass(例如是10V)。一旦编程电压Vpgm剧烈变化时，通过选择状态的字线WL_n，通道可能会受到影响，通道进而可能影响到通过电压Vpass。一旦通过电压Vpass剧烈变化时，通过未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N，通道可能会受到影响，通道进而可能会影响到编程电压Vpgm。
如上所述，执行写入命令时，必须考虑到编程电压Vpgm与通过电压Vpass之间的干扰。
发明内容
本发明有关于一种存储装置及其编程方法，其对不同位置的未选择状态的字线施加不同的电压波型。随着选择状态的字线的位置的不同，未选择状态的字线以不同的时间参数施加不同电压。如此一来，不同的电压波型共同对选择状态的字线产生适当的影响，以改善编程的操作。
根据本发明的第一方面，提出一种存储装置。存储装置包括一存储器阵列、多条字线(word lines)及一电压产生器(voltage generator)。存储器阵列包括多个存储单元。这些字线分别连接于这些存储单元。这些字线在进行编程时，这些字线的其中一为选择状态，其余的这些字线为选择状态。部分的未选择状态的字线归类为一第一群组及一第二群组。第一群组及第二群组分别位于选择状态的字线的两侧。电压产生器电性连接于存储器阵列。电压产生器在一编程期间提供一编程电压(programming voltage)至选择状态的字线。电压产生器提供一第一双阶段电压波型(two-stage voltage waveform)至第一群组的未选择状态的字线。第一双阶段电压波型包括施加于一第一初步期间(preliminaryduration)的一第一初步电压(preliminary voltage)及施加于一第一步进期间(stepduration)的一第一步进电压(step voltage)。电压产生器提供一第二双阶段电压波型至第二群组的未选择状态的字线。第二双阶段电压波型包括施加于一第二初步期间的一第二初步电压及施加于一第二步进期间的一第二步进电压。
根据本发明的第二方面，提出一种编程方法，用以对一存储装置进行编程。存储装置包括一存储阵列及多条字线(word lines)。存储阵列包括多个存储单元。这些字线在进行编程时，这些字线的其中之一为选择状态，其余的字线为未选择状态，部分的未选择状态的字线归类为一第一群组及一第二群组。第一群组及第二群组分别位于选择状态的字线的两侧。编程方法包括以下步骤。在一编程期间提供一编程电压(programming voltage)至选择状态的字线。提供一第一双阶段电压波型(two-stage voltage waveform)至第一群组的未选择状态的字线。第一双阶段电压波型包括施加于一第一初步期间(preliminaryduration)的一第一初步电压(preliminary voltage)及施加于一第一步进期间(stepduration)的一第一步进电压(step voltage)。提供一第二双阶段电压波型至第二群组的未选择状态的字线。第二双阶段电压波型包括施加于一第二初步期间的一第二初步电压及施加于一第二步进期间的一第二步进电压。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
附图说明
图1A为存储装置的方块图；
图1B为存储区块的示意图；
图2为子区块的示意图；
图3为连接于5条字线的存储单元的示意图；
图4说明当未选择状态的字线被施加单阶段电压波型时，选择状态的字线的电压变化；
图5说明当未选择状态的字线被施加双阶段电压波型时，选择状态的字线的电压变化；
图6A～图6E说明图3的存储单元依序进行编程的情况；
图7说明在字线的控制下，选择状态的字线的合并效应；
图8为N个电压波型施加于N条字线的示意图；
图9绘示位于选择状态的字线上方的未选择状态的字线的电压波型；及
图10绘示位于选择状态的字线下方的未选择状态的字线的电压波型。
【符号说明】
10：存储装置
11：存储器控制器
13：电压产生器
15：存储器阵列
151：存储区块
1511：子区块
1511a：存储串
C1，C1′，C2，C2′，C3，C4：曲线
dmy_WL：虚设字线
GB：第三群组
GC：第一群组
GD：第二群组
GE：第四群组
GSC：接地选择单元
GSL：接地选择线
MC，MC1，MC2，MC3，MC4，MC5，SMC：存储单元
sblk_1，sblk_x，sblk_(x+1)，sblk_X：子区块
SSC：串列选择单元
SSL：串列选择线
st_1，st_2，st_y，st_Y：存储串
Tpgm：编程期间
Tpre，Tlpre1，Tlpre2，Tlpre_v，Tlpre_(v+1)，Tupre1，Tupre2，Tupre_(N-2)，Tupre_(N-1)，Tupre_N：初步期间
Tstp，Tstp1，Tstp2，Tlstp1，Tlstp2，Tlstp_v，Tlstp_(v+1)，Tustp_(N-2)，Tustp_(N-1)，Tustp_N：步进期间
te，ts，tp，tm：时间点
Twrt：写入期间
Vbs_1，Vbs_2，Vbs1，Vbs2：偏置电压
Vcc：供应电压
Vpass，Vlpass，Vupass，Vupass_(n+1)，Vlpass_(n-1)：通过电压
Vpgm：编程电压
Vpre，Vupre_N，Vupre_(N-1)，Vupre_(N-2)，Vlpre_(v+1)，Vlpre_v，Vupre2，Vupre1，Vlpre1，Vlpre2：初步电压
Vstp，Vustp_N，Vustp_(N-1)，Vustp_(N-2)，Vlstp_(v+1)，Vlstp_v，Vustp2，Vustp1，Vlstp2，Vlstp1：步进电压
WL_1，WL_2，WL_3，WL_4，WL_5，WL_v，WL_(v+1)，WL_(n-U-1)，WL_(n-U)，WL_(n-T-1)，WL_(n-T)，WL_(n-S-1)，WL_(n-S)，WL_(n-R-1)，WL_(n-R)，WL_(n-1)，WL_n，WL_(n+1)，WL_(n+P)，WL_(n+P+1)，WL_(n+Q)，WL_(n+Q+1)，WL_(N-2)，WL_(N-1)，WL_N：字线
ΔT：时间差
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
为了准确且有效率的对选择状态的存储单元进行编程，本实施例提供存储装置的编程方法。在本实施例的编程方法中，电压产生器提供不同的电压波型至不同的字线。为了方便说明，以下系以连接于5条字线的存储串为例作说明。
图3为连接于5条字线的存储单元的示意图(N＝5)。存储串st_y包括各别连接于字线WL_1～WL5的5个存储单元MC1～MC5。
当某一存储单元被选定进行编程时，连接于此存储单元的字线定义为选择状态的字线WL_n。根据欲编程的存储单元的位置，字线WL_1～WL_5皆可以为选择状态的字线WL_n。
箭号表示编程的顺序。存储单元MC1～MC5各别且逐渐地通过字线WL_1～WL_5进行编程。在编程期间(programming duration)Tpgm(绘示于图4)中，选择状态的字线WL_n接收来自电压产生器的编程电压Vpgm(绘示于图4)。于是，选择状态的存储单元SMC被开启。除了选择状态的存储单元SMC以外，位于选择状态的存储串且连接于未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的存储单元也会被开启以使电流流入选择状态的存储串。未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的两种电压波型说明于图4及图5中。
图4及图5绘示出施加于选择状态的字线WL_n及未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的波形。在图4及图5中，定义了编程期间(programming duration)Tpgm与写入期间(write duration)Twrt。编程期间Tpgm起始于时间点tp，终止于时间点te。写入时间Twrt起始于时间点ts，终止于时间点te。因此，写入期间Twrt与编程时间Tpgm之间存在时间差ΔT(ΔT＝Twrt-Tpgm＝tp-ts)。
图4说明当未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N被施加单阶段电压波型时，选择状态的字线WL_n的电压变化。单阶段电压波型包括施加于写入期间Twrt的通过电压Vpass。在图4中，选择状态的字线WL_n于编程期间Tpgm被提供编程电压Vpgm(例如是20V)，未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N于写入期间Twrt被提供通过电压Vpass(例如是10V)。
曲线C1表示选择状态的字线WL_n的栅极所接收到的实际电压。由于选择状态的字线WL_n由不同存储串及不同子区块的多个存储单元共享，曲线C1并不会很快地由接地电压拉升至编程电压Vpgm。实际上，曲线C1是慢慢地从0V拉升至编程电压Vpgm。选择状态的字线WL_n的缓慢变化可能会造成选择状态的存储单元SMC的编程失败。
图5说明当未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N被施加双阶段电压波型时，选择状态的字线WL_n的电压变化。在图5中，选择状态的字线WL_n被施加编程电压Vpgm，未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N被提供双阶段电压波型。双阶段电压波型包括施加于初步期间(preliminary duration)Tpre的初步电压(preliminaryvoltage)Vpre(例如为4V)及施加于步进期间(step duration)的步进电压(step voltage)Vstp(例如为10V)Tstp。
曲线C2表示选择状态的字线WL_n的栅极所接收到的实际电压。明显的，双阶段电压波型的应用能够加速曲线C2的爬升。然而，曲线C2在步进期间Tstp有高于编程电压Vpgm的情况。这种不希望出现的过冲现象(overshoot)可能会损坏选择状态的存储单元SMC。
图4的单阶段电压波型与图5的双阶段电压波型对选择状态的字线WL_n形成不同的影响。本实施例提供结合单阶段电压波型与双阶段电压波型的编程方法。此编程方法全面考虑到选择状态的字线WL_n与未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N之间的影响，并动态指定适合的电压设定给电压产生器。
图6A～图6E说明图3的存储单元MC1～MC5依序进行编程的情况。在图6A～图6E中，粗线表示选择状态的字线(n＝1～5)。
当闪存执行写入指令时，数据系由下往上编程。也就是说，连接于字线WL_1的存储单元优先于连接于字线WL_2的存储单元，依此类推。换句话说，编程的执行顺序为图6A～图6E的顺序。在本实施例中，如何提供电压给这些字线WL_1～WL_5系有关于选择状态的存储单元的位置。
图7说明在字线的控制下，选择状态的字线的合并效应。曲线C1′、C2′分别对应于图4的曲线C1及图5的曲线C2。曲线C3表示同时采用单阶段电压波型与双阶段电压波型的编程方法的实际电压变化。曲线C4表示压产生器提供至选择状态的字线WL_n的编程电压Vpgm。
相较于曲线C1′、C2′，曲线C3更接近于曲线C4。因此，对字线进行电压的动态调整可以获得对选择状态的字线WL_n更好的控制。
为了详细说明本实施例的编程方法，以下提供选择状态的字线WL_n与未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的完整的电压波型图。
图8为N个电压波型施加于N条字线的示意图。在图8中，符号v为正数且介于2与n之间。
在图8中，绘示出选择状态的字线WL_n与未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N。未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N可以归类为第一群组GC、第二群组GD、第三群组GB及第四群组GE。第一群组GC及第二群组GD分别位于选择状态的字线WL_n的两侧。第三群组GB邻近于选择状态的字线WL_n的两旁。第四群组GE位于第二群组GD的一旁且邻近于源极线。
如上所述，选择状态的字线WL_n系以升序的方式移动。因此，在不同的写入期间Twrt，选择状态的字线WL_n的位置会有变化，并且第一群组GC、第二群组GD、第三群组GB及第四群组GE的组合也会改变。
对未选择状态的字线WL_(n+1)而言，其被提供单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的通过电压Vupass_(n+1)。对未选择状态的字线WL_(N-2)而言，其被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tupre_(N-2)的初步电压Vupr_(N-2)及施加于步进期间Tustp_(N-2)的步进电压Vustp_(N-2)。初步期间Tupre_(N-2)短于步进期间Tustp_(N-2)。对未选择状态的字线WL_(N-1)而言，其被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tupre_(N-1)的初步电压Vupre_(N-1)及施加于步进期间Tustp_(N-1)的步进电压Vustp_(N-1)。初步期间Tupre_(N-1)短于步进期间Tstp_(N-1)。对未选择状态的字线WL_N而言，其被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tupre_N的初步电压Vupre_N及施加于步进期间Tustp_N的步进电压Vustp_N。初步期间Tupre_N短于步进期间Tustp_N。
未选择状态的字线WL_N、WL_(N-1)、WL_(N-2)皆包括两个子期间，即提供初步电压Vupre_N、Vupre_(N-1)、Vupre_(N-2)的初步期间Tupre_N、Tupre_(N-1)、Tupre_(N-2)与提供步进电压Vustp_N、Vustp_(N-1)、Vustp_(N-2)的步进期间Tustp_N、Tustp_(N-1)、Tustp_(N-2)。
对应于未选择状态的字线WL_N、WL_(N-1)、WL_(N-2)的初步期间Tupre_N、Tupre_(N-1)、Tupre_(N-2)具有以下关系：Tupre_N>Tupre_(N-1)>Tupre_(N-2)。对应于未选择状态的字线WL_N、WL_(N-1)、WL_(N-2)的步进期间Tustp_N、Tustp_(N-1)、Tustp_(N-2)具有以下关系：Tustp_N<Tupre_(N-1)<Tupre_(N-2)。
对应于未选择状态的字线WL_N、WL_(N-1)、WL_(N-2)的初步电压Vupre_N、Vupre_(N-1)、Vupre_(N-2)具有以下关系：Vupre_N<Vupre_(N-1)<Vupre_(N-2)。对应于未选择状态的字线WL_N、WL_(N-1)、WL_(N-2)的步进电压Vustp_N、Vustp_(N-1)、Vustp_(N-2)具有以下关系：Vustp_N≦Vustp_(N-1)≦Vustp_(N-2)。
对未选择状态的字线WL_(n-1)而言，其被施加单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的通过电压Vlpass_(n-1)。对未选择状态的字线WL_(v+1)而言，其被施加双阶段电压波型，此双阶段电压波型包括施加于初步期间Tlpre_(v+1)的初步电压Vlpre_(v+1)及施加于步进期间Tlstp_(v+1)的步进电压Vlstp_(v+1)。对未选择状态的字线WL_v而言，其被施加双阶段电压波型，此双阶段电压波型包括施加于初步期间Tlpre_v的初步电压Vlpre_v及施加于步进期间Tlstp_v的步进电压Vlstp_v。初步期间Tlpre_v大于步进期间Tlstp_v。对于未选择状态的字线WL_2而言，其被施加单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的偏置电压(biased voltage)Vbs_2。对未选择状态的字线WL_1而言，其被施加单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的偏置电压Vbs_1。
未选择状态的字线WL_(v+1)、WL_v皆包括两个子期间，即施加初步电压Vlpre_(v+1)、Vlpre_v的初步期间Tlpre_(v+1)、Tlpre_v及施加步进电压Vlstp_(v+1)、Vlstp_v的步进期间Tlstp_(v+1)、Tlstp_v。
对应于选择状态的字线WL_(v+1)、WL_v的初步期间Tlpre_(v+1)、Tlpre_v具有以下关系：Tlpre_(v+1)<Tlpre_v。对应于未选择状态的字线WL_(v+1)、WL_v的步进期间Tlstp_(v+1)、Tlstp_v具有以下关系：Tlstp_(v+1)>Tlstp_v。
对应于未选择状态的字线WL_(v+1)、WL_v的初步电压Vlpre_(v+1)、Vlpre_v具有以下关系：Vlpre_(v+1)>Vlpre_v，对应于未选择状态的字线WL_(v+1)、WL_v的步进电压Vlstp_(v+1)、Vlstp_v具有以下关系：Vlstp_(v+1)≧Vlstp_v。
位于未选择状态的字线WL_v之下的未选择状态的字线WL_2、WL_1于写入期间Twrt被提供偏置电压Vbs_2、Vbs_1。偏置电压Vbs_2高于偏置电压Vbs_1。
对于未选择状态的字线WL_1～WL(n-1)、WL_(n+1)～WL_N而言，其被提供两种电压波型。也就是说，未选择状态的字线WL_1～WL(n-1)、WL_(n+1)～WL_N中，至少其中之一被提供单阶段电压波型，至少其中之一被提双阶段电压波型。
在图8中，其示例提供至N条字线的N种电压波型。然而，在考虑成本因素的实际应用中，电压产生器所提供的电压波型的数量可以减少。
图9绘示位于选择状态的字线上方的未选择状态的字线的电压波型。符号Q及P为正整数，且Q>P。
图9的电压波型以由下而上的顺序说明，即从选择状态的字线WL_n逐渐说明至最上方的未选择状态的字线WL_N。选择状态的字线WL_n于编程期间Tpgm被提供编程电压Vpgm。
在选择状态的字线WL_n的上方，未选择状态的字线WL_(n+1)～WL_N被归类为第三群组GB及第一群组GC。第三群组GB包括邻近选择状态的字线WL_n的未选择状态的字线WL_(n+1)～WL_(n+P)。第一群组GC包括位于第三群组GB上方的未选择状态的字线WL(n+P+1)～WL_N。
未选择状态的字线WL_(n+1)～WL_(n+P)被提供相同的电压波型。各个未选择状态的字线WL_(n+1)～WL_(n+P)被提供单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的通过电压Vupass(例如是10V)。通过电压Vupass低于编程电压Vpgm。由于未选择状态的字线WL_(n+1)～WL_(n+P)相对邻近于选择状态的字线WL_n，提供通过电压Vupass至未选择状态的字线WL_(n+1)～WL_(n+P)能够避免在选择状态的字线WL_n的周围产生急剧的电压变化。因此，选择状态的字线WL_n及其周边的未选择状态的字线WL_(n+1)～WL(n+P)的电压电平变化平缓，以避免造成热电子注入(hot carrier injections)。
未选择状态的字线WL_(n+P+1)～WL_(n+Q)皆被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tupre1的初步电压Vupre1及施加于步进期间Tustp1的步进电压Vustp1。初步电压Vupre1低于步进电压Vustp1，初步期间Tupre1短于步进期间Tustp1。此外，步进电压Vustp1可以低于或等于通过电压Vupass。
未选择状态的字线WL_(n+Q+1)～WL_N皆被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tupre2的初步电压Vupre2及施加于步进期间Tustp2的步进电压Vustp2。初步电压Vupre2低于步进电压Vustp2，初步期间Tupre2短于步进期间Tustp2。此外，步进电压Vustp2可以低于或等于通过电压Vupass。
如图5所示，未选择状态的字线WL_(n+P+1)～WL_N采用双阶段电压波型可以加速选择状态的字线WL_n的电压拉升。在本实施例中，初步期间Tupre1、Tupre2、步进期间Tustp1、Tustp2、初步电压Vupre1、Vupre2、步进电压Vustp1、Vustp2可以按照特定规则来设计。
初步期间Tupre1、Tupre2越短，则步进电压Vustp1、Vustp2越高。也就是说，当初步期间Tupre1、Tupre2较短，则会存在较多的容许空间让选择状态的字线WL_n被拉高至编程电压Vpgm。此时，步进电压Vustp1、Vustp2可以设定的较高，以加快选择状态的字线WL_n的电压提升速度，而不会造成过冲现象。
相较于未选择状态的字线WL_(n+Q+1)～WL_N，未选择状态的字线WL_(n+P+1)～WL_(n+Q)较接近于选择状态的字线WL_n。未选择状态的字线WL_(n+P+1)～WL_(n+Q)对于选择状态的字线WL_n的影响高于未选择状态的字线WL_(n+Q+1)～WL_N对于选择状态的字线WL_n的影响。因此，初步期间Tupre1短于初步期间Tupre2，步进电压Vustp1高于步进电压Vustp2。
图10绘示位于选择状态的字线下方的未选择状态的字线的电压波型。符号R、S、T、U为小于n的正整数。(n-U-1)≥1。符号R、S、T、U具有以下关系：R<S<T<U。
图10的电压波型以由上而下的顺序说明，即从选择状态的字线WL_n逐渐说明至最下方的未选择状态的字线WL_1。选择状态的字线WL_n于编程期间Tpgm被施加编程电压Vpgm。
在选择状态的字线WL_n的下方，未选择状态的字线WL_(n-1)～WL_1被归类为第三群组GB、第二群组GD及第四群组GE。第三群组GB包括邻近选择状态的字线WL_n的未选择状态的字线WL_(n-1)～WL(n-R)。第二群组GD包括位于第三群组GB下方的未选择状态的字线WL_(n-R-1)～WL_(n-T)。第四群组GE包括较靠近源极线的未选择状态的字线WL_(n-T-1)～WL_1。
未选择状态的字线WL_(n-1)～WL_(n-R)被提供单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的通过电压Vlpass(例如是10V)。由于未选择状态的字线WL_(n-1)～WL_(n-R)较接近于选择状态的字线WL_n，提供通过电压Vlpass至未选择状态的字线WL_(n-1)～WL_(n-R)可以避免选择状态的字线WL_n的周围产生急剧的电压变化。因此，选择状态的字线WL_n及其周边的未选择状态的字线WL_(n-1)～WL_(n-R)的电压电平变化平缓，以避免造成热电子注入(hot carrier injections)。
未选择状态的字线WL_(n-R-1)～WL_(n-S)皆被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tlpre1的初步电压Vlpre1及施加于步进期间Tlstp1的步进电压Vlstp1。初步电压Vlpre1低于步进电压Vlstp1。
未选择状态的字线WL_(n-S-1)～WL_(n-T)被提供双阶段电压波型，此双阶段电压波型包括施加于初步期间Tlpre2的初步电压Vlpre2及施加于步进期间Tlstp2的步进电压Vlstp2。初步电压Vlpre2低于步进电压Vlstp2，且初步期间Tlpre2短于步进期间Tlstp2。
如图5所示，未选择状态的字线WL_(n-R-1)～WL_(n-T)采用双阶段电压波型可以加速选择状态的字线WL_n的电压拉升。在本实施例中，初步期间Tlpre1、Tlpre2、步进期间Tlstp1、Tlstp2、初步电压Vlpre1、Vlpre2、步进电压Vlstp1、Vlstp2可以按照特定规则来设计。
初步期间Tlpre1、Tlpre2越短，则步进电压Vlstp1、Vlstp2越高。也就是说，当初步期间Tlpre1、Tlpre2较短，则会存在较多的容许空间让选择状态的字线WL_n被拉高至编程电压Vpgm。此时，可以将步进电压Vlstp1、Vlstp2设定的较高，以加快选择状态的字线WL_n的电压提升速度，而不会造成过冲现象。
相较于未选择状态的字线WL_(n-S-1)～WL(n-T)，未选择状态的字线WL_(n-R-1)～WL_(n-S)较接近于选择状态的字线WL_n。未选择状态的字线WL_(n-R-1)～WL_(n-S)对于选择状态的字线WL_n的影响高于未选择状态的字线WL_(n-S-1)～WL(n-T)对于选择状态的字线WL_n的影响。因此，初步期间Tlpre1短于初步期间Tlpre2，步进电压Vlstp1高于步步电压Vlstp2。此外，初步电压Vlpre1、Vlpre2的梯度递减及步进电压Vlstp1、Vlstp2的梯度递减可以降低热电子注入的情况。
未选择状态的字线WL_(n-T-1)～WL_(n-U)被提供单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的偏置电压Vbs1。偏置电压Vbs1低于初步电压Vlpre2。
未选择状态的字线WL_(n-U-1)～WL_1被提供单阶段电压波型，此单阶段电压波型包括施加于写入期间Twrt的偏置电压Vbs2。偏置电压Vbs2低于或等于偏置电压Vbs1。在一些应用中，偏置电压Vbs1、Vbs2可以是0V。
为了避免在这些存储单元形成漏电路径，提供至未选择状态的字线WL_(n-T-1)～WL_1的偏置电压Vbs1、Vbs2可以设定的相当低。或者说，连接于未选择状态的字线WL_(n-T-1)～WL_1的存储单元可以通过低的偏置电压Vbs1、Vbs2而被截断。
如上所述，提供至未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的电压波型根据选择状态的字线WL_n与各个未选择状态的字线WL_1～WL_(n-1)、WL_(n+1)～WL_N的相对位置来做动态调整。通过适当的电压波型调整，被选择存储单元可以正确且有效率的被编程。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储装置，包括：
一存储器阵列，包括多个存储单元；
多条字线，分别连接于这些存储单元，其中这些字线在进行编程时，这些字线的其中之一为选择状态，其余的这些字线为未选择状态，部分的未选择状态的这些字线归类为一第一群组及一第二群组，该第一群组及该第二群组分别位于选择状态的该字线的两侧；以及
一电压产生器，电性连接于该存储器阵列，其中
该电压产生器在一编程期间提供一编程电压至选择状态的该字线；
该电压产生器提供一第一双阶段电压波型至该第一群组的未选择状态的这些字线，该第一双阶段电压波型包括施加于一第一初步期间(preliminary duration)的一第一初步电压及施加于一第一步进期间的一第一步进电压；以及
该电压产生器提供一第二双阶段电压波型至该第二群组的未选择状态的这些字线，该第二双阶段电压波型包括施加于一第二初步期间的一第二初步电压及施加于一第二步进期间的一第二步进电压。
2.根据权利要求1所述的存储装置，其中提供于该第二群组的该第二步进电压低于提供于该第一群组的该第一步进电压。
3.根据权利要求2所述的存储装置，其中该第二群组的该第二初步期间大于该第一群组的该第一初步期间。
4.根据权利要求1所述的存储装置，其中部分的未选择状态的这些字线归类为一第三群组，该第三群组邻近于选择状态的该字线的两旁，该电压产生器提供一第一单阶段电压波型至该第三群组的未选择状态的这些字线，该第一单阶段电压波型包括一通过电压，提供于该第三群组的该通过电压低于该编程电压。
5.根据权利要求4所述的存储装置，其中提供于该第一群组的该第一步进电压低于或等于提供于该第三群组的该通过电压。
6.根据权利要求4所述的存储装置，其中提供于该第二群组的该第二步进电压低于或等于提供于该第三群组的该通过电压。
7.根据权利要求4所述的存储装置，其中部分的未选择状态的这些字线归类为一第四群组，该第四群组位于该第二群组的一旁且邻近于一源极线，该电压产生器提供一第二单阶段电压波型至该第四群组，该第二单阶段电压波型包括施加于一写入期间的一偏置电压。
8.根据权利要求7所述的存储装置，其中提供于该第四群组的该偏置电压低于提供于该第二群组的该第二步进电压。
9.根据权利要求7所述的存储装置，其中该第三群组的未选择状态的这些字线的数量大于二，该第四群组的未选择状态的这些字线的数量大于二。
10.一种编程方法，用以对一存储装置进行编程，该存储装置包括一存储阵列及多条字线，该存储阵列包括多个存储单元，其中这些字线在进行编程时，这些字线的其中之一为选择状态，其余的这些字线为未选择状态，部分的未选择状态的这些字线归类为一第一群组及一第二群组，该第一群组及该第二群组分别位于选择状态的该字线的两侧，该编程方法包括：
在一编程期间提供一编程电压至选择状态的该字线；
提供一第一双阶段电压波型至该第二群组的未选择状态的这些字线，该双阶段电压波型包括施加于一第一初步期间的一第一初步电压及施加于一第一步进期间的一第一步进电压；以及
提供一第二双阶段电压波型至该第二群组的未选择状态的这些字线，该第二双阶段电压波型包括施加于一第二初步期间的一第二初步电压及施加于一第二步进期间的一第二步进电压。
CN202010278346.3A 2020-04-01 2020-04-10 存储装置及其编程方法 Active CN113495722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/837,041 US11062759B1 (en) 2020-04-01 2020-04-01 Memory device and programming method thereof
US16/837,041 2020-04-01

Publications (2)

Publication Number Publication Date
CN113495722A true CN113495722A (zh) 2021-10-12
CN113495722B CN113495722B (zh) 2024-05-28

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009016655A1 (de) * 2008-04-14 2009-11-05 Samsung Electronics Co., Ltd., Suwon NAND-Flashspeichervorrichtung und Verfahren zum Betreiben derselben
US20140063966A1 (en) * 2012-08-30 2014-03-06 SK Hynix Inc. Programming method of nonvolatile memory device
US20160148691A1 (en) * 2014-11-21 2016-05-26 Sandisk Technologies Inc. NAND Boosting Using Dynamic Ramping of Word Line Voltages
CN107393590A (zh) * 2016-04-04 2017-11-24 三星电子株式会社 非易失性存储设备及其编程方法
CN109785876A (zh) * 2017-11-10 2019-05-21 旺宏电子股份有限公司 存储器装置及其操作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009016655A1 (de) * 2008-04-14 2009-11-05 Samsung Electronics Co., Ltd., Suwon NAND-Flashspeichervorrichtung und Verfahren zum Betreiben derselben
US20140063966A1 (en) * 2012-08-30 2014-03-06 SK Hynix Inc. Programming method of nonvolatile memory device
US20160148691A1 (en) * 2014-11-21 2016-05-26 Sandisk Technologies Inc. NAND Boosting Using Dynamic Ramping of Word Line Voltages
CN107393590A (zh) * 2016-04-04 2017-11-24 三星电子株式会社 非易失性存储设备及其编程方法
CN109785876A (zh) * 2017-11-10 2019-05-21 旺宏电子股份有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
US11062759B1 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR100784862B1 (ko) 더미 셀을 포함하는 플래시 메모리 장치
USRE45520E1 (en) Data state-dependent channel boosting to reduce channel-to-floating gate coupling in memory
US10043574B2 (en) Programming memories with multi-level pass signal
CN101517652B (zh) 闪烁多电平阈值分布方案
US8811089B2 (en) Nonvolatile semiconductor memory device
US20080175069A1 (en) Method of performing an erase operation in a non-volatile memory device
JP2008140488A (ja) 半導体記憶装置
KR20090092099A (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
US20090238007A1 (en) Method of supplying an operating voltage of a flash memory device
US8050098B2 (en) Program method of nonvolatile memory device
CN102760483A (zh) 半导体装置的操作方法
CN111758130B (zh) 3d nand闪存及其操作方法
JP2007305204A (ja) 不揮発性半導体記憶装置
US7957191B2 (en) Method of programming non-volatile memory device
EP1636803B1 (en) Source controlled operation of non-volatile memories
US11062759B1 (en) Memory device and programming method thereof
CN113495722B (zh) 存储装置及其编程方法
TWI767207B (zh) 記憶裝置及其編程方法
KR20130006299A (ko) 반도체 장치의 동작 방법
CN110827904B (zh) 存储器装置及其编程方法
KR20090002470A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR20240018746A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20130006300A (ko) 반도체 장치의 동작 방법
JP2013198308A (ja) 電圧生成回路
KR20100028830A (ko) 불휘발성 메모리 장치의 검증 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant