CN113470557B - 校准升压电路的驱动时间的显示设备及方法 - Google Patents

校准升压电路的驱动时间的显示设备及方法 Download PDF

Info

Publication number
CN113470557B
CN113470557B CN202110263649.2A CN202110263649A CN113470557B CN 113470557 B CN113470557 B CN 113470557B CN 202110263649 A CN202110263649 A CN 202110263649A CN 113470557 B CN113470557 B CN 113470557B
Authority
CN
China
Prior art keywords
voltage
load
driving time
display device
charge sharing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110263649.2A
Other languages
English (en)
Other versions
CN113470557A (zh
Inventor
朴畯倍
张准莹
李东俊
李炫升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anapass Inc
Original Assignee
Anapass Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anapass Inc filed Critical Anapass Inc
Priority to CN202410080133.8A priority Critical patent/CN117746770A/zh
Publication of CN113470557A publication Critical patent/CN113470557A/zh
Application granted granted Critical
Publication of CN113470557B publication Critical patent/CN113470557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请涉及一种校准升压电路的方法、一种用于显示图像的显示设备以及一种校准多个升压电路的驱动时间的方法。根据本技术的校准升压电路的方法包括：(a)将负载复位到参考电压，(b)在驱动时间内通过升压电路向负载提供充电电压，使得对负载执行电荷共享，(c)将负载的在执行电荷共享之后的电压与目标电压进行比较，以及(d)根据步骤(c)的结果调整驱动时间的持续时间。

Description

校准升压电路的驱动时间的显示设备及方法
技术领域
本发明涉及校准升压电路的驱动时间的显示设备和方法。
背景技术
在显示器中，通过栅极驱动器导通连接到像素的开关，并且使用包括缓冲器的源极驱动器来提供与要由像素表示的灰度级别相对应的电压。随着显示器的面积、分辨率和帧率增加，由缓冲器驱动的负载的电阻和电容增加，同时，驱动负载所需的时间减少。
发明内容
随着显示器的面积和帧率增加，对升压电路的需要提升，该升压电路在驱动缓冲器之前被驱动，以便高速驱动包括像素的负载。
然而，由于在形成源极驱动器的过程中出现的偏差以及在源极驱动器的输出处出现的负载的大小根据显示器的位置而改变，因此需要校准升压电路以便使用升压电路向负载提供期望的分级电压。
本发明旨在提供一种校准升压电路的驱动时间的方法，以便使用升压电路向负载提供目标分级电压。
本发明的描述仅仅是结构和/或功能描述的实施方式。本发明的范围不应被解释为限于在上下文中描述的实施方式。也就是说，可以以各种形式修改实施方式，并且本发明的范围应被解释为包括可以实现技术精神的等同形式。
在本申请中描述的术语的含义应当解释如下。
诸如“第一”和“第二”的术语用于将一个元件与另一元件区分开，并且本发明的范围不应受这些术语的限制。例如，第一元素可以被命名为第二元素。同样，第二元素可以被命名为第一元素。
除非在上下文中具有明显不同的含义，否则以单数使用的表述涵盖复数的表述，并且应理解的是，诸如“包括”、“具有”等的术语旨在指示说明书中公开的特征、数字、步骤、操作、部件、部分或其组合的存在，并且不旨在排除可以存在或添加一个或多个其他特征、数字、步骤、操作、部件、部分或其组合的可能性。
当描述本发明的实施方式时，表述“和/或”用于指所标识的项目的所有或之一。例如，表述“A和/或B”应理解为“A”、“B”以及“A和B”。
在描述本发明的实施方式时，除非另外描述，否则将无区别地描述单线、差分线和总线。然而，当需要区分单线、差分线和总线时，将区分和描述单线、差分线和总线。
根据本发明的方面，提供了一种校准升压电路的方法，包括：（a）将负载复位到参考电压，（b）在驱动时间内通过升压电路向负载提供充电电压，使得对负载执行电荷共享，（c）将负载的在执行电荷共享之后的电压与目标电压进行比较，以及（d）根据步骤（c）的结果调整驱动时间的持续时间。
根据本发明的另一方面，提供了一种用于显示图像的显示设备，该显示设备包括：数据线驱动器，包括缓冲器和升压电路，缓冲器被配置为向包括像素的负载提供参考电压，升压电路被配置为向包括像素的负载提供充电电压；以及校准单元，控制升压电路以在驱动时间内向负载提供充电电压，并且根据目标电压与对向其提供充电电压的负载执行电荷共享之后形成的电压之间的差来控制驱动时间。
根据本发明的又一方面，提供了一种校准多个升压电路的驱动时间的方法，该方法包括：将包括多个升压电路的数据线驱动器分成多个组；对划分成多个组的升压电路中的一个或多个升压电路执行驱动时间校准；以及对剩余的升压电路执行驱动时间校准。
附图说明
图1是示出根据本实施方式的显示设备的示意图。
图2是示出根据本实施方式的负载、包括升压电路和缓冲器的数据线驱动器、以及校准单元的示意图。
图3是示出根据本实施方式的校准升压电路的驱动时间的方法的示意性流程图。
图4是依照根据本实施方式的校准升压电路的方法来校准升压电路的情况的时序图。
图5是复位阶段中的等效电路图。
图6是充电阶段的第一步骤中的示意性等效电路图。
图7是充电阶段的第二步骤中的示意性等效电路图。
图8是比较阶段中的第一实施方式的示意性电路图。
图9是比较阶段中的第二实施方式的示意性电路图。
图10（a）是示出校准单元的驱动时间设置单元的配置的示意图，图10（b）是用于描述驱动时间设置单元的操作的图，以及图10（c）是示出由驱动时间设置单元输出的第一升压开关控制信号和第二升压开关控制信号的示意性形状的图。
图11是用于描述控制器校准升压电路的驱动时间的过程的示意图。
图12是示出根据第一实施方式的包括在源极驱动器中的多个数据线驱动器的示意图。
图13（a）至图13（c）显示了示出图12中所示的实施方式中的包括多个多路复用器的信号选择单元的示意图。
图14是用于描述根据另一实施方式的对包括在数据线驱动器中的升压电路进行驱动时间校准的示意图。
图15（a）至图15（c）显示了示出图14的信号选择单元和比较器单元的示意图。
具体实施方式
将参照附图描述根据本实施方式的校准升压电路的方法和显示设备。图1是示出根据本实施方式的显示设备的示意图。参照图1，根据本实施方式的显示设备1包括显示面板、栅极驱动器14、源极驱动器10和时序控制器，时序控制器根据显示系统的分辨率和特性改变从外部应用的屏幕源的特性或调整驱动时间。
在一个实施方式中，将在下面描述的数据线驱动器D（参见图2）可以被包括在源极驱动器10中，并且校准单元100（参见图2）可以被包括在时序控制器12或源极驱动器10中。
图2是示出根据本实施方式的负载L、包括升压电路300和缓冲器200的数据线驱动器D、以及校准单元100的示意图。参照图2，升压电路300包括导通以输出第一驱动电压VHIGH的第一升压开关M1和导通以输出第二驱动电压VLOW的第二升压开关M2。在所示实施方式中，第一升压开关M1是p-沟道金属氧化物半导体（PMOS）晶体管，而第二升压开关M2是n-沟道金属氧化物半导体（NMOS）晶体管。在未示出的实施方式中，第一升压开关M1和第二升压开关M2可以是半导体开关，其中基于提供给控制电极的信号来控制第一电极和第二电极的导通和/或阻断。作为示例，第一升压开关M1和第二升压开关M2可以各自是晶体管，例如双极结型晶体管（BJT）。
在一个实施方式中，提供给升压电路300的第一驱动电压VHIGH可以是高于提供给像素的分级电压中的最高分级电压的电压，而第二驱动电压VLOW可以是低于提供给像素的分级电压中的最低分级电压的电压。在另一实施方式中，提供给升压电路300的第一驱动电压VHIGH和第二驱动电压VLOW可以分别是提供给源极驱动器10（参见图1）和时序控制器12（参见图1）的驱动电压VDD和接地电压VSS。
缓冲器200可以包括运算放大器210。根据控制第一开关SW1和第二开关SW2导通或断开，运算放大器210可以以具有反馈回路的单位增益缓冲器或具有开环的比较器的形式连接。
在一个实施方式中，缓冲器200包括连接在运算放大器210的输出节点Y与缓冲器的输出节点X之间的第一开关SW1。基于第一开关控制信号SWa来控制第一开关SW1的导通和断开。缓冲器200包括连接在缓冲器200的输出节点X与运算放大器210的反相输入端之间的第二开关SW2。基于第二开关控制信号SWb来控制第二开关SW2的导通和断开。由校准单元100提供的信号VP可以被提供给运算放大器210的非反相输入端。
在一个实施方式中，第一开关SW1和第二开关SW2中的每个可以包括控制电极、第一电极和第二电极，并且可以是基于提供给控制电极的信号来控制第一电极和第二电极的导通和/或断开的半导体开关。第一开关SW1和第二开关SW2例如可以是诸如NMOS晶体管、PMOS晶体管、负-正-负（NPN）BJT或正-负-正（PNP）BJT的晶体管。
在下文中，将描述如下示例，其中第一开关SW1和第二开关SW2是通过接收处于逻辑高状态的控制信号而导通的半导体开关。然而，这是为了简洁的描述，并且本领域技术人员可以容易地将第一开关SW1和第二开关SW2实现为通过接收处于逻辑高状态的控制信号而导通的半导体开关。
在一个实施方式中，校准单元100接收运算放大器210输出的比较结果信号DN（参见图8）。在另一实施方式中，校准单元100接收比较器400输出的比较结果信号DN（参见图9）。校准单元100可以输出用于控制第一开关SW1和第二开关SW2的第一开关控制信号SWa和第二开关控制信号SWb，用于控制包括在升压电路300中的第一升压开关M1的第一升压开关控制信号PUP，用于控制第二升压开关M2的第二升压开关控制信号PDN，以及提供给运算放大器210的非反相输入端的信号VP。此外，校准单元100可以向比较器400输出目标电压VTARGET（参见图9、图15（a）、图15（b）和图15（c）），并且校准单元100可以输出用于控制包括在信号选择单元500中的多路复用器的信号（参见图13（a）至图13（c）和图15（a）至图15（c））。
再次参照图2，负载L由数据线驱动器D驱动。负载L包括传输分级电压的数据线和连接到数据线以接收分级电压并显示图像的多个像素。如图2中所示，可以通过电阻器Rp和电容器Cp的连接来等效地模拟负载L。
图2示出了连接到单个数据线的负载L、一个数据线驱动器D、以及包括在数据线驱动器D中的升压电路300和一个缓冲器200。源极驱动器10可以包括多个数据线驱动器D1、D2、...、以及Dn（参见图12和图14）。
图3是示出根据本实施方式的校准升压电路300的驱动时间的方法的示意性流程图，图4是依照根据本实施方式的校准升压电路300的方法来校准升压电路300的情况的时序图。图5是复位阶段S100中的等效电路图。参照图3至图5，在复位阶段S100中，将负载L复位到参考电压V1。
在一个实施方式中，校准单元100提供处于逻辑高状态的信号SWa以导通第一开关SW1，并且提供处于逻辑高状态的信号SWb以导通第二开关SW2。
校准单元100将参考电压V1提供给运算放大器210的非反相输入端。在一个实施方式中，参考电压V1可以是低于升压电路300的第一驱动电压VHIGH并且高于其第二驱动电压VLOW的电压。此外，参考电压V1可以是高于接地电压GND的电压。
校准单元100输出处于逻辑高状态的信号PUP和处于逻辑低状态的信号PDN，使得升压电路300的第一升压开关M1和第二升压开关M2都断开。
在下文中，将描述通过升压电路300在负载L中形成的目标电压VTARGET高于参考电压V1的示例。这仅仅是用于说明的示例，并且从下面的说明中，本领域技术人员可以容易地实现包括在升压电路300中的、用于在通过升压电路300提供的目标电压VTARGET低于参考电压V1时被驱动的第二开关M2。
复位阶段S100被保持足够的时间，使得整个负载L的电压被复位到提供给缓冲器的输出节点X的参考电压V1。因此，包括缓冲器200的输出节点X的电压、负载的第一节点A的电压和负载的端节点B的电压的负载L的电压被保持在参考电压V1。
充电阶段S200可以包括第一步骤和第二步骤，其中在向负载L提供充电电压VCHARGE的第一步骤中，升压电路300在驱动时间Tdrive内向负载L提供充电电压VCHARGE，在第二步骤中通过充电电压VCHARGE对负载L执行电荷共享。在第一步骤中，升压电路300在驱动时间Tdrive内向负载L提供充电电压VCHARGE。
图6是充电阶段的第一步骤中的示意性等效电路图。参照图3、图4和图6，在第一步骤中，校准单元100输出第一开关控制信号SWa和第二开关控制信号SWb，使得第一开关SW1和第二开关SW2都断开。第一开关SW1和第二开关SW2被断开，以防止由于运算放大器210的输出节点和运算放大器210的反馈路径的不必要的充电而引起的时间延迟。
校准单元100提供第一开关控制信号PUP和第二开关控制信号PDN，使得第二升压开关M2被断开，并且第一驱动电压VHIGH作为充电电压VCHARGE通过第一升压开关M1提供给负载。
升压电路300提供充电电压VCHARGE，因此，在图4中，由实线指示的负载L的第一节点A中的电压VA和由虚线指示的负载L的端节点B中的电压VB增加。由于负载L的电阻器Rp和电容器Cp，负载L的端节点B的电压VB形成为低于电压VA的电压。
图7是充电阶段的第二步骤中的示意性等效电路图。参照图3、图4和图7，在第二步骤中，校准单元100输出第一开关控制信号SWa、第二开关控制信号SWb、第一升压开关控制信号PUP和第二升压开关控制信号PDN，使得第一开关SW1、第二开关SW2、第一升压开关M1和第二升压开关M2都断开。因此，负载L不连接到数据线驱动器D。
在第二步骤中，在负载L的电容器Cp之间发生电荷共享。负载的第一节点A的电压和负载的端节点B的电压通过电荷共享被相等地形成为电压VS。在电荷共享之后，在负载中形成的电压VS的幅度可以小于在第一步骤中在节点A中形成的电压VA的幅度，但是可以大于在节点B中形成的电压VB的幅度。
如将在下文描述的，校准单元100控制第一升压开关M1和/或第二升压开关M2导通以向负载提供电压的驱动时间Tdrive，从而控制在电荷共享之后形成的电压VS。
作为示例，可以检测负载的第一节点A中的电压，但是由于负载的端节点B是显示面板的最终像素节点，因此可能检测不到显示面板的端点处的电压。因此，第二步骤可以执行足够的时间，直到在整个负载中形成相同的电压。
图8是比较阶段S300中的第一实施方式的示意性电路图。参照图3、图4和图8，在比较阶段中，将负载的执行电荷共享之后的电压VS与目标电压VTARGET进行比较。在一个实施方式中，校准单元100将目标电压VTARGET提供给运算放大器210的非反相输入端。此外，校准单元100在电荷共享之后输出第二开关控制信号SWb，以导通第二开关SW2，从而将负载的电压VS提供给运算放大器210的反相输入端。
在电荷共享之后，在负载L中形成的电压VS被提供给运算放大器210的反相输入端，并且目标电压VTARGET被提供给其非反相输入端。运算放大器210将电荷共享之后在负载L中形成的电压VS与目标电压VTARGET进行比较，以输出比较结果作为比较结果信号DN。
在一个实施方式中，当提供给非反相输入端的目标电压VTARGET高于在负载中形成的电压VS时，运算放大器210输出逻辑高信号作为比较结果信号DN。当在电荷共享之后提供给反相输入端的负载的电压VS高于目标电压VTARGET时，运算放大器210输出逻辑低信号作为比较结果信号DN。
在图8所示的实施方式中，当第一开关SW1导通时，运算放大器210的输出信号可以被提供给缓冲器的输出节点X。因此，校准单元100输出第一开关控制信号SWa，使得第一开关SW1被断开。
当驱动显示设备时，本实施方式的运算放大器210用作向像素提供分级电压的缓冲器的部件。然而，当校准升压电路300时，如上所述，运算放大器210可以用作比较器，用于比较在负载L中形成的电压与目标电压。
图9是比较阶段中的第二实施方式的示意性电路图。参照图9，在比较阶段的第二实施方式中，比较器400可以将目标电压VTARGET与电荷共享之后在负载中形成的电压VS进行比较。
在比较阶段的第二实施方式中，校准单元100提供第一开关控制信号SWa和第二开关控制信号SWb，使得第一开关和第二开关都断开。在电荷共享之后，负载的电压VS被提供作为比较器400的一个输入。由校准单元100提供的目标电压VTARGET可以被提供作为比较器400的另一输入。比较器400将目标电压VTARGET与负载的经电荷共享的电压VS进行比较，以将对应于比较结果的比较结果信号DN提供给校准单元100。
作为示例，当目标电压VTARGET高于电荷共享之后在负载中形成的电压VS时，比较器400输出逻辑高信号作为比较结果信号DN。当电荷共享之后在负载中形成的电压VS高于目标电压VTARGET时，比较器400输出逻辑低信号作为比较结果信号DN。
对于另一示例，当目标电压VTARGET高于电荷共享之后在负载中形成的电压VS时，比较器400输出逻辑低信号。相反，当电荷共享之后在负载中形成的电压VS高于目标电压VTARGET时，比较器400输出逻辑高信号作为比较结果信号DN。
在一个实施方式中，比较器400可以是将作为一个或多个输入提供的模拟信号转换为数字信号并比较和输出所提供的信号的比较器。在另一实施方式中，比较器400可以是将作为一个或多个输入提供的数字信号转换为模拟信号并比较和输出所提供的信号的比较器。
作为示例，比较器400可以将作为一个输入提供的负载的经电荷共享的电压VS转换为数字代码，并且可以将数字代码与目标电压VTARGET进行比较，该目标电压VTARGET是由校准单元100作为另一输入提供的数字代码，从而输出比较结果信号DN。
对于另一示例，比较器400可以转换由校准单元100作为另一输入提供的数字代码，以形成作为模拟电压的目标电压VTARGET，并且可以将目标电压VTARGET与作为一个输入提供的负载的经电荷共享的电压VS进行比较，从而输出比较结果信号DN。
在校准阶段S400，校准单元100调整升压电路300的驱动时间。图10（a）是示出校准单元100的驱动时间设置单元110的配置的示意图。图10（b）是用于描述驱动时间设置单元110的操作的图。图10（c）是示出由驱动时间设置单元110输出的第一升压开关控制信号PUP和第二升压开关控制信号PDN的示意性形状的图。图11是用于描述控制器112校准升压电路的驱动时间Tdrive的过程的示意图。
参照图10（a），包括在校准单元100中的驱动时间设置单元110包括：计数器114，其接收时钟信号CLK并对包括在时钟信号CLK中的脉冲的数量进行计数，以输出计数结果；比较器116，其将计数器114输出的计数结果信号CNT与控制器112输出的驱动时间控制代码DBST进行比较；控制信号形成单元118，其根据比较器116的比较结果，形成具有所需驱动时间的第一升压开关控制信号PUP或第二升压开关控制信号PDN；以及控制器112，其提供时钟信号CLK并通过输出与第一升压开关控制信号PUP或第二升压开关控制信号PDN的驱动时间相对应的驱动时间控制代码DBST来对升压电路300执行校准。
参照图10（a）和图10（b），计数器114对从控制器112输出的时钟信号CLK中包括的脉冲的数目进行计数，以输出计数结果。在一个实施方式中，由计数器114输出的计数结果可以是[X-1至0]的X个比特的总和，并且计数器114可以输出随着包括在时钟信号CLK中的脉冲的数目被计数而逐一增加的计数结果信号CNT。
比较器116将计数器114输出的计数结果信号CNT与控制器112输出的驱动时间控制代码DBST的大小进行比较，并输出与比较结果对应的比较信号comp。驱动时间控制代码DBST可以具有与计数器114输出的计数结果信号CNT相同的比特数[X-1至0]。
图10（b）的上图示出了当计数器114对时钟信号CLK中的脉冲的数目进行计数时增加的计数结果信号CNT与由控制器112提供的驱动时间控制代码DBST之间的关系。比较器116在驱动期间将比较信号comp维持在逻辑高状态，并且当计数结果信号CNT的值大于或等于对应于驱动时间控制代码DBST的值时，比较器116将逻辑高状态转换为逻辑低状态以形成并输出比较信号comp。因此，如图10（b）的下图所示，比较信号comp具有与计数结果信号CNT从零增加到与驱动时间控制代码DBST相交的时间相对应的脉冲宽度。
在未示出的实施方式中，比较器116可以在初始驱动时将比较信号comp维持在逻辑低状态，并且当计数结果信号CNT的值大于或等于对应于驱动时间控制代码DBST的值时，比较器116可以将逻辑低状态转换为逻辑高状态以形成并输出比较信号。
控制信号形成单元118接收比较信号comp并输出第一升压开关控制信号PUP或第二升压开关控制信号PDN。在本实施方式中，校准单元100校准第一升压开关M1的驱动时间Tdrive。因此，控制器112断开第二升压开关M2并导通第一升压开关M1，以反转比较信号comp并形成和输出具有与所需驱动时间Tdrive相对应的脉冲宽度的第一升压开关控制信号PUP（参见图10（c）的上侧）。在另一实施方式中，当要校准第二升压开关M2的驱动时间Tdrive时，控制器112断开第一升压开关M1并导通第二升压开关M2，以形成并输出具有与所需驱动时间Tdrive相对应的脉冲宽度的第二升压开关控制信号PDN（参见图10（c）的下侧）。
在下文中，将参照图10（a）至图11描述校准阶段S400。图11示出了根据输入到计数器114的驱动时间控制代码DBST，对应于负载的在执行电荷共享之后的电压VS与目标电压VTARGET之间的差的电压误差Error。在图11中，电压误差Error具有负值的情况对应于负载的在执行电荷共享之后的电压VS低于目标电压VTARGET的情况，并且电压误差Error具有正值的情况对应于负载的在执行电荷共享之后的电压VS高于目标电压VTARGET的情况。
参照图10（a）至图11，控制器112将与升压电路300的驱动时间Tdrive相对应的驱动时间控制代码DBST提供给比较器116。控制器112在升压电路300的校准开始时向比较器116提供驱动时间控制代码DBST的初始值。驱动时间设置单元110基于与输入驱动时间控制代码DBST的初始值相对应的驱动时间Tdrive来驱动升压电路300。
在一个实施方式中，驱动时间控制代码DBST的初始值可以是对应于驱动时间控制代码的[X-1至0]的所有X比特的总和的值的中值（2X-1)。作为示例，当驱动时间控制代码包括总共10比特时，驱动时间控制代码可以是对应于从[0000 0000 00]到[1111 1111 11]的中值[0000 0111 11]的代码。
当提供给校准单元100的比较结果信号DN对应于负载的在执行电荷共享之后的电压VS高于目标电压VTARGET的情况时，校准单元100减小并提供驱动时间控制代码DBST，使得升压电路300的驱动时间减小。随着驱动时间控制代码DBST减小，升压电路300的驱动时间Tdrive减小。
当提供给校准单元100的比较结果信号DN对应于负载的在执行电荷共享之后的电压VS低于目标电压VTARGET的情况时，校准单元100增加并提供驱动时间控制代码DBST，使得升压电路300的驱动时间增加。随着驱动时间控制代码DBST增加，升压电路300的驱动时间Tdrive增加。
可以如下执行实施方式，其中调整第二升压开关M2的驱动时间以在电荷共享之后在负载L中形成低于参考电压V1（参见图4）的目标电压VTARGET。当比较结果信号DN对应于电荷共享之后在负载中形成的电压VS低于目标电压VTARGET的情况时，校准单元100减小并提供驱动时间控制代码DBST，使得第二升压开关M2的驱动时间减小。当比较结果信号DN对应于电荷共享之后在负载中形成的电压VS高于目标电压VTARGET的情况时，校准单元100增加并提供驱动时间控制代码DBST，使得第二升压开关M2的驱动时间增加。
根据在校准阶段之后的比较阶段中检测到的比较结果信号DN再次执行比较阶段，以将后续数据值增加或减少先前变化量的一半。当驱动时间控制代码包括X比特时并且当升压电路的驱动时间被校准X次时，目标电压VTARGET与电压VS之间的差可以在预定范围内校准。
在图11所示的实施方式中，在作为总共X个比特的值的中值的2X-1被提供作为驱动时间控制代码DBST的初始值之后，初始比较阶段中的电压误差Error对应于电压VS低于目标电压VTARGET的情况。在随后的校准阶段①中，控制器112将驱动时间控制代码DBST增加Δ。
驱动时间设置单元110通过输出具有与反映了变化量Δ的驱动时间控制代码DBST相对应的脉冲宽度的信号来控制升压电路300。在一个实施方式中，计数器输入的变化量Δ可以对应于2X-2，其为提供给计数器的初始值的一半。
在随后的比较阶段中，由于电压误差Error对应于电压VS高于目标电压VTARGET的情况，在校准阶段②中，控制器112将计数器114的输入减小Δ/2，其是先前变化量的一半，以将减小的输入输出到计数器。驱动时间设置单元110通过输出具有相应脉冲宽度的信号来控制升压电路300。
在随后的比较阶段中，由于电压误差Error对应于电压VS低于目标电压VTARGET的情况，在校准阶段③中，控制器112将计数器114的输入增加Δ/4，其是先前变化量的一半，以将增加的输入输出到计数器114。驱动时间设置单元110通过输出具有相应脉冲宽度的信号来控制升压电路300。
在随后的比较阶段中，由于电压误差Error对应于电压VS低于目标电压VTARGET的情况，在校准阶段④中，控制器112将计数器114的输入增加Δ/8，其是先前变化量的一半，以将增加的输入输出到计数器114。驱动时间设置单元110通过输出具有相应脉冲宽度的信号来控制升压电路300。
在一个实施方式中，校准单元100执行包括复位阶段、充电阶段、比较阶段和校准阶段的校准过程，执行的次数与驱动时间控制代码DBST中包括的比特的数量一样多，从而完成包括在相应的数据线驱动器D中的升压电路300的校准。作为示例，当驱动时间控制代码DBST包括[X-1至0]的总共X个比特时，校准过程可以被执行X次。
如上所述，通过执行其中增加或减去先前变化量的一半的驱动时间校准，校准单元100可以将负载的经电荷共享的电压VS与目标电压VTARGET之间的最大误差形成为对应于驱动时间控制代码DBST的最低有效位（LSB）的值。
显示面板（参见图1）包括连接到多个数据线的多个像素。多个数据线和多个像素可能在制造过程中引起误差，并且其电特性可能由于该误差而不同。因此，用于驱动多个数据线的升压电路可以彼此不同地调整。在下文中，将参照图12至图15（c）描述校准包含在多个数据线驱动器中的升压电路的过程。
图12是示出根据第一实施方式的包括在源极驱动器10中的多个数据线驱动器D1、D2、…、和Dn的示意图，并且图13（a）显示了示出图12中所示的实施方式中的包括多个多路复用器MUX1、MUX2、...、和MUXj的信号选择单元500的示意图。
参照图12和图13（a），n个数据线驱动器D1、D2、…、和Dn可以被分为j组，并且每组可以包括k个数据线驱动器。假设包括在源极驱动器10中的数据线驱动器的数量是n，则该数量可以由n=j×k表示（其中n、j和k是自然数）。
在图12和图13（a）所示的实施方式中，数据线驱动器D1、D2、...、和Dn可以被分为第一组D1、D2、...、和Dk，第二组Dk+1、Dk+2、...、和D2k，…，以及第j组Dn-k+1、Dn-k+2、...、和Dn。
信号选择单元500可以包括与组的数量一样多的多路复用器MUX1、MUX2、...、和MUXj。校准单元100可以输出多路复用器控制信号（未示出）来执行控制，以便选择并输出被输入到多路复用器MUX1、MUX2、...、和MUXj的信号。
在图13（a）所示的实施方式中，由属于第一组的数据线驱动器D1、D2、...、和Dk输出的比较信号DN1、DN2、...、和DNk被输入到第一多路复用器MUX1。由属于第二组的数据线驱动器Dk+1、Dk+2、…、和D2k输出的比较信号DNk+1、DNk+2、…、和DN2k被输入到第二多路复用器MUX2。类似地，由属于第j组的数据线驱动器Dn-k+1、Dn-k+2、...、和Dn输出的比较信号DNn-k+1、DNn-k+2、...、和DNn被输入到第j多路复用器MUXj。由属于总共J个组的数据线驱动器D1、D2、...、和Dn输出的比较信号DN1、DN2、...、和DNn被提供给用于数据线驱动器D1、D2、...、和Dn所属的每个组的多路复用器MUX1、MUX2、...、和MUXj。
第一多路复用器MUX1输出响应于由校准单元100输出的控制信号（未示出）而输入的比较信号DN1、DN2、...、和DNk之一作为选择信号sel1，并且多个多路复用器中的每个输出响应于由校准单元100输出的控制信号而输入的比较信号之一作为选择信号。
根据未示出的实施方式，多路复用器可以输出多个选择信号，并且校准单元可以输出控制信号，使得多路复用器输出多个选择信号。
校准单元100可对每个组的选定数目的数据线驱动器执行升压电路校准，并且可顺序地对属于这些组的剩余数据线驱动器执行升压电路校准。作为示例，校准单元100从第一组、第二组、…、和第j组中选择数据线驱动器D1、数据线驱动器Dk+1、…、和数据线驱动器Dn-k+1，并对包括在相应数据线驱动器中的升压电路执行校准。在完成对选定数据线驱动器的校准之后，可如在对包括在第一组中的数据线驱动器D、第二组中的数据线驱动器Dk+2、…、和第j组中的数据线驱动器Dn-k+2中的升压电路执行校准的方法中那样，针对每个组并行地执行升压电路校准。
在未示出的实施方式中，可以针对每个组执行升压电路校准。作为示例，校准单元100可以通过以下方法来执行校准，该方法首先对包括在属于多个组中的一个组的数据线驱动器中的升压电路完成校准，然后对属于另一组的升压电路执行校准。
在图13（b）所示的实施方式中，从属于第一组、第二组、…、和第j组的数据线驱动器中选择的一个代表性数据线驱动器将比较结果信号DNr1、DNr2、…、和DNrj提供给信号选择单元500。校准单元100对包括在每个组的代表性数据线驱动器中的升压电路执行校准。在完成对代表性数据线驱动器的升压电路的校准之后，校准单元100可以使用升压电路校准结果共同地校准包括在相应组中的升压电路300。根据未示出的另一实施方式，可以对每个组的两个或更多个代表性数据线驱动器执行校准，并且可以使用校准结果对属于相应组的升压电路执行校准。
在图13（c）所示的实施方式中，数据线驱动器D1、D2、...、和Dn分别输出比较结果信号DN1、DN2、...、和DNn。校准单元100可以控制信号选择单元500以顺序地对包括在多个数据线驱动器D1、D2、...、和Dn中的升压电路执行校准。在图13（c）所示的实施方式中，对包括在多个数据线驱动器D1、D2、...、和Dn中的一个数据线驱动器中的升压电路执行校准。随后，顺序地对包括在剩余数据线驱动器中的升压电路执行校准。
然而，根据未示出的另一实施方式，多路复用器MUX可以通过将由两个或更多个数据线驱动器提供的比较结果信号提供给校准单元100来执行升压电路校准。
图14是用于描述对包括在图9所示的多个数据线驱动器中的升压电路进行驱动时间校准的示意图，并且图15（a）显示了示出图14的信号选择单元500和比较器单元600的示意图。
在图14和图15（a）所示的实施方式中，数据线驱动器D1、D2、...、和Dn可以属于第一组D1、D2、...、和Dk，第二组Dk+1、Dk+2、...、和D2k，…，以及第j组Dn-k+1、Dn-k+2、...、和Dn，如上述实施方式。
信号选择单元500可以包括与组的数量一样多的多路复用器MUX1、MUX2、...、和MUXj。校准单元100可以输出多路复用器控制信号（未示出）来执行控制，以便选择并输出被输入到多路复用器MUX1、MUX2、...、和MUXj的信号。
在图15（a）所示的实施方式中，由属于总共j个组的数据线驱动器D1、D2、...、和Dk输出的电荷共享之后的负载电压VS,1、VS,2、...、和VS,k被提供给用于数据线驱动器D1、D2、...、和Dk所属的每个组的多路复用器MUX1、MUX2、...、和MUXj。
基于由校准单元100提供的控制信号（未示出）来控制多路复用器MUX1、MUX2、...、和MUXj中的每个，以响应于控制信号（未示出）在电荷共享之后输出一个负载电压作为选择信号sel1、sel2、…、或selj。
根据未示出的实施方式，多路复用器可以输出多个选择信号，并且校准单元可以输出控制信号，使得多路复用器输出多个选择信号。
比较器单元600可以包括与多路复用器输出的信号的数量相对应的比较器400。如上所述，由校准单元100输出的目标电压VTARGET被输入作为每个比较器的一个输入，并且由多路复用器输出的选择信号sel1、sel2、…、或selj可以被输入作为其另一输入。
比较器单元600将作为一个输入提供的目标电压VTARGET的幅度与作为另一输入提供的选择信号sel1、sel2、…、或selj的幅度进行比较，并将与比较结果对应的比较结果信号DN1、DN2、...、或DNj输出到校准单元100。
如上所述，校准单元100可以对每个组的选定数量的数据线驱动器执行校准，并且可以顺序地对属于这些组的剩余数据线驱动器执行校准。在未示出的实施方式中，包括在信号选择单元500中的多路复用器MUX1、MUX2、...、和MUXj中的每个可以输出两个或更多个选择信号。校准单元100可以控制信号选择单元500，使得多路复用器向比较器单元600输出两个或更多个选择信号。因此，校准单元100可以针对每组选择两个数据线驱动器以对包括在每个数据线驱动器中的升压电路执行校准。
在未示出的实施方式中，可以针对每个组顺序地执行校准。作为示例，校准单元100可以通过以下方法来执行校准，该方法首先对属于数据线驱动器的升压电路完成校准，该数据线驱动器属于多个组中的一个组，然后对属于另一组的升压电路执行校准。
在图15（b）所示的实施方式中，从针对每一组的多个数据线驱动器中选择的一个代表性数据线驱动器将电荷共享之后的负载电压VS,r1、VS,r2、...、或VS,rj提供给信号选择单元500。校准单元100输出控制信号（未示出），使得输入到包括在信号选择单元500中的多路复用器MUX的电荷共享之后的负载电压VS,1、VS,2、...、和VS,k之一被输出作为选择信号sel。
比较器单元600可以将选择信号sel的幅度与目标电压VTARGET的幅度进行比较，并且可以将对应于比较结果的比较结果信号提供给校准单元100以执行校准过程。在完成对代表性数据线驱动器的升压电路的校准之后，校准单元100可以使用校准结果共同地校准包括在相应组中的升压电路300。
在图15（b）所示的实施方式中，可以使用针对每一组的一个代表性数据线驱动器对相应组执行校准，但根据未示出的另一实施方式，可以使用针对每一组的两个或更多个代表性数据线驱动器对相应组执行校准。
在图15（c）所示的实施方式中，数据线驱动器D1、D2、...、和Dn在电荷共享之后分别输出负载电压VS,1、VS,2、...、和VS,n。校准单元100可以控制信号选择单元500以顺序地对包括在多个数据线驱动器D1、D2、...、和Dn中的升压电路执行校准。然而，根据未示出的另一实施方式，多路复用器MUX可以通过将由两个或更多个数据线驱动器提供的比较结果信号提供给校准单元100来执行升压电路校准。
上述校准升压电路的方法可以在制造然后发布显示设备时执行，并且可以在关闭和重新启动显示设备时执行。
根据本实施方式，提供的优点在于，可以校准升压电路的驱动时间，以响应于大面积显示的高帧率来驱动显示设备。
虽然为了帮助理解本发明，已经将附图中所示的实施方式作为参考进行了描述，但是上述实施方式仅仅是为了实现的目的而示出，并且本领域技术人员还应理解的是，可以进行各种修改和等同实施方式。因此，本发明的范围应由所附权利要求限定。

Claims (27)

1.一种校准升压电路的方法，所述方法包括：
(a)将负载复位至参考电压；
(b)在驱动时间内通过升压电路向所述负载提供充电电压，使得对所述负载执行电荷共享；
(c)将所述负载的在执行所述电荷共享之后的电压与目标电压进行比较；以及
(d)根据所述步骤(c)的结果调整所述驱动时间的持续时间，
其中，通过向所述升压电路提供驱动时间控制代码并且由所述升压电路在对应于所述驱动时间控制代码的驱动时间内向所述负载提供所述充电电压来执行所述步骤(b)，以及
通过根据步骤(c)的结果校正所述驱动时间控制代码来执行所述步骤(d)。
2.根据权利要求1所述的方法，其中，所述升压电路包括：
第一升压开关，被导通以向所述负载提供第一驱动电压作为所述充电电压；以及
第二升压开关，被导通以向所述负载提供比所述第一驱动电压低的第二驱动电压作为所述充电电压。
3.根据权利要求2所述的方法，其中，当所述目标电压高于所述负载的在执行所述电荷共享之后的电压时，校准单元执行增加所述第一升压开关的驱动时间和减少所述第二升压开关的驱动时间中的至少一个。
4.根据权利要求2所述的方法，其中，当所述目标电压低于所述负载的在执行所述电荷共享之后的电压时，校准单元执行减少所述第一升压开关的驱动时间和增加所述第二升压开关的驱动时间中的至少一个。
5.根据权利要求1所述的方法，其中，所述步骤(b)包括：
第一步骤(b1)，通过所述升压电路向所述负载提供所述充电电压；以及
第二步骤(b2)，对所述负载执行所述电荷共享。
6.根据权利要求1所述的方法，其中，使用包括在源极驱动器中的运算放大器来执行所述步骤(c)。
7.根据权利要求1所述的方法，其中，使用比较器来执行所述步骤(c)。
8.根据权利要求1所述的方法，其中，对从源极驱动器输出的所有数据线执行所述方法。
9.根据权利要求1所述的方法，其中，对从源极驱动器输出的多个数据线中选择的一些数据线执行所述方法。
10.根据权利要求1所述的方法，其中，至少在从工厂发布包括源极驱动器的显示设备的时间或者驱动所述显示设备的时间中的任何一个时间处执行所述方法。
11.根据权利要求1所述的方法，其中，所述方法被执行的次数与所述驱动时间控制代码的比特数一样多。
12.根据权利要求1所述的方法，其中，执行所述方法直到所述负载的在执行所述电荷共享之后的电压与所述目标电压之间的差落入预定误差范围内。
13.一种用于显示图像的显示设备，所述显示设备包括：
数据线驱动器，包括缓冲器和升压电路，所述缓冲器被配置为向包括像素的负载提供参考电压，所述升压电路被配置为向包括所述像素的所述负载提供充电电压；以及
校准单元，控制所述升压电路以在驱动时间内向所述负载提供所述充电电压，并且根据目标电压与对被提供所述充电电压的所述负载执行电荷共享之后所形成的电压之间的差来控制所述驱动时间，
其中，所述校准单元包括：控制器，被配置为输出包括多个脉冲的时钟信号并且输出对应于所述驱动时间的驱动时间控制代码，并且所述控制器通过向所述驱动时间控制代码增加校正值或从所述驱动时间控制代码中减去校正值，来多次校正所述驱动时间控制代码。
14.根据权利要求13所述的显示设备，其中，所述升压电路包括：
第一升压开关，被导通以向所述负载提供第一驱动电压作为所述充电电压；以及
第二升压开关，被导通以向所述负载提供比所述第一驱动电压低的第二驱动电压作为所述充电电压。
15.根据权利要求14所述的显示设备，其中，当所述目标电压高于所述负载的在执行所述电荷共享之后的电压时，所述校准单元执行增加所述第一升压开关的驱动时间和减少所述第二升压开关的驱动时间中的至少一个。
16.根据权利要求14所述的显示设备，其中，当所述目标电压低于所述负载的在执行所述电荷共享之后的电压时，所述校准单元执行减少所述第一升压开关的驱动时间和增加所述第二升压开关的驱动时间中的至少一个。
17.根据权利要求13所述的显示设备，其中，在所述升压电路在所述驱动时间内向所述负载提供所述充电电压之后，所述校准单元将所述数据线驱动器从所述负载断开连接，以允许对所述负载执行所述电荷共享。
18.根据权利要求13所述的显示设备，其中，所述缓冲器包括运算放大器，以及
所述运算放大器检测所述目标电压与对被提供所述充电电压的所述负载执行所述电荷共享之后所形成的所述电压之间的差。
19.根据权利要求13所述的显示设备，还包括比较器，
其中，所述比较器检测所述目标电压与对被提供所述充电电压的所述负载执行所述电荷共享之后所形成的所述电压之间的差。
20.根据权利要求13所述的显示设备，其中，所述校准单元还包括：计数器，被配置为对包括在所述时钟信号中的所述脉冲的数目进行计数；比较器，被配置为对所述驱动时间控制代码与所述计数器的计数结果进行比较；以及控制信号形成单元，被配置为根据所述比较器的输出形成具有对应于所述驱动时间的脉冲宽度的升压电路控制信号。
21.根据权利要求13所述的显示设备，其中，所述控制器提供所述驱动时间控制代码的中位数作为所述驱动时间控制代码的初始值。
22.根据权利要求13所述的显示设备，其中，所述控制器根据所述目标电压与执行所述电荷共享之后所形成的所述电压之间的差来校正所述驱动时间控制代码。
23.根据权利要求13所述的显示设备，其中，所述控制器使用前一校正值的一半作为所述校正值来校正所述驱动时间控制代码。
24.根据权利要求13所述的显示设备，其中，所述控制器校正所述驱动时间控制代码的次数与所述驱动时间控制代码的比特数一样多。
25.根据权利要求13所述的显示设备，其中，所述控制器执行所述校正，直到所述目标电压与执行所述电荷共享之后所形成的所述电压之间的差落入预定误差范围内。
26.根据权利要求13所述的显示设备，其中，所述校准单元对从包括所述数据线驱动器的源极驱动器输出的所有数据线执行校准。
27.根据权利要求13所述的显示设备，其中，所述校准单元对从包括所述数据线驱动器的源极驱动器输出的多个数据线中选择的至少一个数据线执行校准。
CN202110263649.2A 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法 Active CN113470557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410080133.8A CN117746770A (zh) 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200038874A KR102171868B1 (ko) 2020-03-31 2020-03-31 디스플레이 장치 및 부스트 회로의 구동 시간 조정 방법
KR10-2020-0038874 2020-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410080133.8A Division CN117746770A (zh) 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法

Publications (2)

Publication Number Publication Date
CN113470557A CN113470557A (zh) 2021-10-01
CN113470557B true CN113470557B (zh) 2024-08-30

Family

ID=73129466

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410080133.8A Pending CN117746770A (zh) 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法
CN202110263649.2A Active CN113470557B (zh) 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410080133.8A Pending CN117746770A (zh) 2020-03-31 2021-03-11 校准升压电路的驱动时间的显示设备及方法

Country Status (5)

Country Link
US (2) US11367372B2 (zh)
JP (2) JP7098194B2 (zh)
KR (2) KR102171868B1 (zh)
CN (2) CN117746770A (zh)
TW (1) TWI770752B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390379A (zh) * 2012-05-11 2013-11-13 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制方法和装置
CN104094341A (zh) * 2011-12-30 2014-10-08 硅工厂股份有限公司 有机发光二极管显示装置的阈值电压感测电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
KR101076424B1 (ko) * 2004-03-31 2011-10-25 엘지디스플레이 주식회사 일렉트로 루미네센스 패널의 프리차지 방법 및 장치
KR101085911B1 (ko) * 2004-07-30 2011-11-23 매그나칩 반도체 유한회사 유기전계 발광장치
KR101201127B1 (ko) * 2005-06-28 2012-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2007047633A (ja) * 2005-08-12 2007-02-22 Seiko Epson Corp プリチャージ電圧生成方法、電気光学装置及び電子機器
JP4693047B2 (ja) * 2005-12-02 2011-06-01 ルネサスエレクトロニクス株式会社 電源回路
JP4968904B2 (ja) * 2006-12-08 2012-07-04 ルネサスエレクトロニクス株式会社 表示パネル駆動装置、表示パネル駆動方法および表示装置
KR20090080357A (ko) * 2008-01-21 2009-07-24 엘지전자 주식회사 전압 부스터를 이용한 블랙 휘도 조절 장치 및 이를 이용한디스플레이 장치
JP5448477B2 (ja) * 2009-02-04 2014-03-19 ルネサスエレクトロニクス株式会社 昇圧回路、この昇圧回路を用いた表示装置、この昇圧回路を用いた昇圧方法およびこの昇圧方法を用いた表示装置への電力供給方法
JP2010211899A (ja) * 2009-03-12 2010-09-24 Toshiba Corp 半導体記憶装置
KR102063346B1 (ko) * 2013-03-06 2020-01-07 엘지디스플레이 주식회사 액정표시장치
JP6540043B2 (ja) * 2015-01-27 2019-07-10 セイコーエプソン株式会社 ドライバー、電気光学装置及び電子機器
EP3190637B1 (en) * 2016-01-06 2020-03-04 poLight ASA Electronic circuit for controlling charging of a piezoelectric load
KR102450738B1 (ko) * 2017-11-20 2022-10-05 삼성전자주식회사 소스 구동 회로 및 이를 포함하는 디스플레이 장치
KR102651315B1 (ko) * 2018-08-16 2024-03-26 삼성전자주식회사 풀업 캘리브레이션 경로와 풀다운 캘리브레이션 경로에 의해 공유되는 공통 노드를 포함하는 캘리브레이션 회로 및 이를 포함하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094341A (zh) * 2011-12-30 2014-10-08 硅工厂股份有限公司 有机发光二极管显示装置的阈值电压感测电路
CN103390379A (zh) * 2012-05-11 2013-11-13 意法半导体研发(深圳)有限公司 用于功率驱动器电路应用的电流斜率控制方法和装置

Also Published As

Publication number Publication date
US11532258B2 (en) 2022-12-20
KR20210122018A (ko) 2021-10-08
JP2021164403A (ja) 2021-10-11
CN117746770A (zh) 2024-03-22
US20220277682A1 (en) 2022-09-01
TWI770752B (zh) 2022-07-11
KR102171868B1 (ko) 2020-10-29
KR102391025B1 (ko) 2022-04-26
TW202139776A (zh) 2021-10-16
US11367372B2 (en) 2022-06-21
JP7098194B2 (ja) 2022-07-11
JP2022109336A (ja) 2022-07-27
CN113470557A (zh) 2021-10-01
US20210304652A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US20150035813A1 (en) Drive circuit of organic light emitting display and offset voltage adjustment unit thereof
US7002500B2 (en) Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy
US7248254B2 (en) Gamma correcting circuit and panel drive apparatus equipped with gamma correcting circuit
US20070262972A1 (en) Gamma Correction Circuit and Display Device Including Same
US7463231B2 (en) Grayscale voltage generating circuit and method
US4804863A (en) Method and circuitry for generating reference voltages
US10713995B2 (en) Output circuit, data line driver, and display device
US7859489B2 (en) Current drive circuit for supplying driving current to display panel
CN113470557B (zh) 校准升压电路的驱动时间的显示设备及方法
JP2008146568A (ja) 電流駆動装置および表示装置
US8384473B2 (en) Voltage output device having an operational amplifier
KR100819427B1 (ko) 디스플레이 구동 장치
US7796447B2 (en) Semiconductor memory device having output impedance adjustment circuit and test method of output impedance
JP4408932B2 (ja) デジタルアナログ変換器
US7009420B2 (en) Input circuit for receiving a signal at an input on an integrated circuit
US20120068988A1 (en) Data line drive circuit for display devices
US20050035957A1 (en) Display controller and related method for calibrating display driving voltages according to input resistance of a monitor
JP3059263B2 (ja) アナログーデジタル変換器
JP3412943B2 (ja) 半導体装置及びその駆動方法
JP5171378B2 (ja) オフセット補正回路及びオフセット補正方法
MXPA96006430A (en) Self-calibrated digital to analogue converter for a deployment of vi
JPS62263720A (ja) Ａｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant