CN113394271B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113394271B CN113394271B CN202010177157.7A CN202010177157A CN113394271B CN 113394271 B CN113394271 B CN 113394271B CN 202010177157 A CN202010177157 A CN 202010177157A CN 113394271 B CN113394271 B CN 113394271B
- Authority
- CN
- China
- Prior art keywords
- source
- stress layer
- initial
- stress
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 150000002500 ions Chemical class 0.000 claims description 96
- 230000008569 process Effects 0.000 claims description 64
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 27
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 20
- 239000002210 silicon-based material Substances 0.000 claims description 20
- 238000000137 annealing Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 14
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 22
- 239000000969 carrier Substances 0.000 description 14
- -1 boron ions Chemical class 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005280 amorphization Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003472 neutralizing effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/62—Fin field-effect transistors [FinFET]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，其中形成方法包括：提供基底，所述基底表面具有栅极结构；在所述栅极结构两侧的基底内形成初始源漏开口，所述初始源开口包括：第一区和位于第一区上的第二区；增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，形成源漏开口；在所述源漏开口内形成源漏掺杂层。所述方法形成的半导体结构的性能较好。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。
在超大规模集成电路中，通常通过在晶体管上形成应力，从而增大晶体管的载流子迁移率，以增大晶体管的驱动电流。
然而，现有技术形成的半导体器件的性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底表面具有栅极结构；位于所述栅极结构两侧的基底内的源漏开口，所述源漏开口包括：第一区和位于第一区上的第二区，，且所述第二区的侧壁相对所述第一区的侧壁凹陷；位于所述源漏开口内的源漏掺杂层。
可选的，所述源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸范围为50纳米～130纳米。
可选的，所述源漏掺杂层包括：位于所述源漏开口侧壁表面和顶部表面的第一应力结构；位于所述第一应力结构表面的第二应力结构，且所述第二应力结构填充满所述源漏开口。
可选的，所述第一应力结构的材料包括：锗硅，所述锗硅材料中锗具有第一浓度；所述第二应力结构的材料包括：锗硅，所述锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度。
可选的，所述第一浓度的范围为10％～25％；所述第二浓度的范围为35％～60％。
可选的，所述第一应力结构包括：位于所述源漏开口侧壁表面和顶部表面的第一应力层、以及位于第一应力层表面的第二应力层；所述第二应力结构包括：位于所述第二应力层表面的第三应力层、以及位于所述第三应力层表面的第四应力层，所述第四应力层填充满所述源漏开口。
可选的，所述第一应力层和第二应力层、第三应力层以及第四应力层内掺杂有第一导电类型离子。
可选的，所述第一应力层和第二应力层内的第一导电类型离子具有第三浓度；所述第三应力层和第四应力层内的第一导电类型离子具有第四浓度，且所述第三浓度小于所述第四浓度。
可选的，所述第二应力层和第三应力层内还掺杂有第二导电类型离子；所述第二应力层内的第二导电类型离子具有第五浓度，且所述第五浓度小于所述第三浓度；所述第三应力层内的第二导电类型离子具有第六浓度，且所述第六浓度小于所述第三浓度。
可选的，所述基底包括衬底和位于衬底表面的鳍部，所述栅极结构覆盖所述鳍部的部分顶部表面和侧壁表面；所述源漏开口位于所述栅极结构两侧的鳍部内。
相应的，本发明技术方案还提供上述任一项所述半导体结构的形成方法，包括：提供基底，所述基底表面具有栅极结构；在所述栅极结构两侧的基底内形成初始源漏开口，所述初始源开口包括：第一区和位于第一区上的第二区；增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，形成源漏开口；在所述源漏开口内形成源漏掺杂层。
可选的，所述初始源开口的形成方法包括：以所述栅极结构为掩膜，刻蚀所述基底，在所述基底内形成初始源漏开口。
可选的，增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸的方法包括：对所述初始源漏开口的第一区暴露出的基底进行非晶化处理，在所述初始源漏开口的第一区的侧壁和底部形成非晶化层；去除所述非晶化层，增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，使所述初始源漏开口形成所述源漏开口。
可选的，所述非晶化处理的工艺包括：离子注入工艺；所述离子注入工艺的参数包括：注入的角度范围为5度～25度，注入的离子包括：硼离子和氮离子，或者硼离子和锗离子，所述注入的角度为离子注入的方向与参照面之间的夹角，所述参照面为垂直于所述基底表面且平行于沟道宽度方向的平面。
可选的，去除所述非晶化层的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或者两种组合。
可选的，所述基底包括衬底和位于衬底表面的鳍部；形成所述初始源漏开口的方法包括：以所述栅极结构为掩膜，对所述鳍部进行刻蚀，直至暴露出衬底表面，在所述栅极结构两侧的鳍部内形成所述初始源漏开口。
可选的，所述源漏掺杂层的形成方法包括：在所述源漏开口侧壁表面和底部表面形成第一应力结构；在所述第一应力结构表面形成第二应力结构。
可选的，所述第一应力结构包括：位于所述源漏开口侧壁表面和底部表面的第一应力层、以及位于所述第一应力层表面的第二应力层；所述第二应力结构包括：位于所述第二应力层表面的第三应力层、以及位于所述第三应力层表面的第四应力层；所述第一应力层、第二应力层、第三应力层以及第四应力层的形成方法包括：在所述源漏开口侧壁表面和底部表面形成第一初始应力层，所述第一初始应力层内掺杂有第一导电类型离子；对所述第一初始应力层进行离子注入工艺，在所述第一初始应力层内形成反型掺杂区，所述反型掺杂区内掺杂有第二导电类型离子，且所述第二导电类型离子和第一导电类型离子的导电类型相反；在所述第一初始应力层表面形成第二初始应力层，所述第二初始应力层内掺杂有第一导电类型离子；采用退火工艺，使反型掺杂区内的第二导电类型离子往所述第一初始应力层和第二初始应力层扩散，离子扩散进入所述第一初始应力层形成第二应力层，未发生扩散的第一初始应力层，形成第二应力层，离子扩散进入所述第二初始应力层形成第三应力层，未发生扩散的第二初始应力层形成第四应力层。
可选的，采用第一外延生长工艺形成所述第一初始应力层，且采用原位掺杂工艺使所述第一初始应力层内掺杂有第一导电类型离子；采用第二外延生长工艺形成所述第二初始应力层，且采用原位掺杂工艺使所述第二初始应力层内掺杂有第一导电类型离子。
可选的，所述离子注入工艺的工艺包括：注入能量范围为1KeV～5KeV；注入剂量范围为5e13atm/cm2～5e14atm/cm2；注入角度为0度～5度；所述退火工艺的参数包括：退火温度为800摄氏度～950摄氏度，退火时间为30秒～30分钟。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，形成源漏开口，使得所述源漏开口的第一区的尺寸增大。所述源漏开口的第一区的尺寸较大，且所述源漏开口用于为后续形成源漏掺杂层提供空间，使得后续在所述源漏开口内形成的源漏掺杂层的体积增大，体积较大的源漏掺杂层具有较大的应力，有利于提高形成的器件的驱动电流。同时，所述源漏开口的第二区的尺寸保持不变，有利于保证位于栅极结构下方的沟道的有效长度不受影响。综上，所述方法形成的半导体结构的性能较高。
进一步，所述第一应力结构的材料包括：锗硅，所述锗硅材料中锗具有第一浓度；所述第二应力结构的材料包括：锗硅，所述锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度，浓度较小的第一应力结构有利于使第一应力结构和基底之间的界面缺陷较小，从而作为基底和第二应力结构之间的缓冲层，有利于提高界面可靠性。所述浓度较大的第二应力结构具有较大的应力，有利于提高器件的驱动电流。综上，所述第一应力结构和第二应力结构有利于提高半导体结构的性能较高。
进一步，在所述第一初始应力层内形成反型掺杂区，所述反型掺杂区内掺杂有第二导电类型离子，且所述第二导电类型离子和第一导电类型离子的导电类型相反。通过退火工艺，使反型掺杂区内的第二导电类型离子往所述第一初始应力层和第二初始应力层扩散，扩散进入所述第一初始应力层内的所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子扩散距离，从而减小对沟道长度的影响。同理，扩散进入所述第二初始应力层内的第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子的扩散距离，从而减小对沟道长度的影响。
附图说明
图1至图3是一种半导体结构形成方法各步骤的结构示意图；
图4至图11是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1是一种半导体结构的结构示意图。
请参考图1，提供基底100，所述基底100表面具有栅极结构110。
请参考图2，在所述栅极结构110两侧的基底100内形成源漏开口120。
请参考图3，在所述源漏开口120内形成源漏掺杂层130。
上述方法中，所述半导体结构为PMOS晶体管，通过外延生长工艺形成源漏掺杂层130，且通常所述源漏掺杂层130的材料为锗硅或者碳化硅。所述锗硅或者碳化硅材料形成的源漏掺杂层130具有较大的应力，从而有利于提高形成的半导体结构的驱动电流。
然而，通常采用刻蚀工艺在基底100内形成的源漏开口120的形状呈上大下小的倒梯形。由于源漏开口120底部的尺寸较小，使得所述源漏开口120的体积较小，导致所述体积较小的源漏开口120内的源漏掺杂层130对沟道的产生的应力仍较小，因此，所述半导体结构的驱动电流仍较小。
为了解决上述技术问题，现有通过进一步刻蚀，加大所述源漏开口120的尺寸，使得位于较大尺寸的源漏开口120内的源漏掺杂层130具有较大的应力，从而提高形成的半导体结构的驱动电流。
然而，通过进一步刻蚀达到加大所述源漏开口120尺寸目的时，所述源漏开口120顶部尺寸和底部尺寸均被增大。由于位于源漏开口120之间的鳍部形成沟道，且随着半导体结构朝着集成度越来越高的方向发展，所述源漏开口120的顶部尺寸较大时，导致位于源漏开口120之间的沟道的尺寸较小，容易引起短沟道效应。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有栅极结构；在所述栅极结构两侧的基底内形成初始源漏开口，所述初始源开口包括：第一区和位于第一区上的第二区；增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，形成源漏开口；在所述源漏开口内形成源漏掺杂层。所述方法形成的半导体结构的性能较高。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
请参考图4，提供基底200，所述基底200表面具有栅极结构210。
在本实施例中，所述基底200包括衬底201和位于衬底201表面的鳍部202，所述栅极结构210覆盖所述鳍部202的部分顶部表面和侧壁表面。
在本实施例中，所述基底200的形成方法包括：提供初始衬底(未示出)；所述初始衬底上具有第一图形化层，所述第一图形化层暴露出部分初始衬底的表面；以所述第一图形化层为掩膜，刻蚀所述初始衬底，形成所述衬底201和位于所述衬底201表面的鳍部202。
在本实施例中，所述初始衬底的材料为硅。相应的，所述衬底201和鳍部202的材料为硅。
在其他实施例中，所述初始衬底的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。相应的，衬底的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。鳍部的材料包括：锗、锗硅、绝缘体上硅或绝缘体上锗。
在本实施例中，所述栅极结构210包括栅介质层211，以及位于所述栅介质层211表面的栅电极层212。
在本实施例中，形成所述栅介质层211的工艺包括：沉积工艺；所述栅介质层211材料为氧化硅。
在另一实施例中，所述栅介质层的材料包括K值大于3.9的材料，例如氧化钛、氧化铝、氧化铪、氧化钽或氧化镧。
在本实施例中，所述栅电极层212的材料包括多晶硅。
在另一实施例中，所述栅电极层的材料包括金属材料，例如钨、钴、铜、镍、钛和氮化钛中一种或多种的组合。
在本实施例中，所述栅极结构210还包括：位于所述栅电极层212顶部表面的阻挡层213。所述阻挡层213用于在后续工艺中，保护所述栅极结构210不受所述工艺的影响，从而保持较好的形貌。
在本实施例中，所述栅极结构210还包括：位于所述栅介质层211侧壁表面和栅电极层212侧壁表面的侧墙214。所述侧墙214，一方面，用于在后续工艺步骤中，保护所述栅极结构不受所述工艺的影响，从而保持较好的形貌；另一方面，控制后续形成的所述源漏掺杂层的位置，避免所述源漏掺杂层过于靠近栅极结构210。
请参考图5，在所述栅极结构210两侧的基底200内形成初始源漏开口220，所述初始源漏开口220包括：第一区I和位于所述第一区I上的第二区II。
在本实施例中，在所述栅极结构210两侧的鳍部202内形成所述初始源漏开口220。
需要说明的是，所述第二区II位于所述第一区I上，从而后续通过对所述初始源漏开口220进行处理之后形成的源漏开口包括：第一区I和第二区II，且所述第二区II位于第一区I上。
所述初始源开口220的形成方法包括：以所述栅极结构210为掩膜，刻蚀所述基底200，在所述基底200内形成初始源漏开口220。
在本实施例中，所述初始源漏开口220顶部的尺寸大于所述初始源漏开口220底部的尺寸。
所述尺寸指的是沿垂直于栅极结构210侧壁表面方向上的距离。
在其他实施例中，所述初始源漏开口顶部的尺寸与所述初始源漏开口底部的尺寸一致，即，所述初始源漏开口的侧壁垂直于基底表面。具体的，在本实施例中，形成初始源漏开口220的方法包括：以所述栅极结构210为掩膜，对所述鳍部202进行刻蚀，直至暴露出衬底201表面，在所述栅极结构210两侧的鳍部202内形成所述初始源漏开口220。
以所述栅极结构210为掩膜，对所述鳍部202进行刻蚀的工艺包括：各向异性的干法刻蚀工艺。
请参考图6，对初始源漏开口220的第一区I的第一区I进行非晶化处理，在所述初始源漏开口220的第一区I侧壁和底部形成非晶化层230。
所述非晶化处理的工艺包括：离子注入工艺。
所述离子注入工艺的参数包括：注入的角度范围5度～25度，注入的离子包括：硼离子和氮离子，或者硼离子和锗离子，所述注入的角度为离子注入的方向与参照面之间的夹角，所述参照面为垂直于所述基底200表面且平行于沟道宽度方向的平面。
选择所述范围的注入角度的原因在于，所述较小的注入角度能够使注入的离子能够被位于鳍部202顶部表面的栅极结构210部分遮挡，从而接近栅极结构210底部的初始源漏开口220侧壁的基底200，即第二区II的初始源漏开口220周围的基底200不容易被注入甚至不被注入离子，同时远离栅极结构210底部的初始源漏开口220暴露出的基底200，即初始源漏开口220的第一区I侧壁和底部的基底200容易注入离子，从而实现对初始源漏开口220的第一区I暴露出的基底200进行非晶化处理，在所述初始源漏开口220的第一区I侧壁和底部形成非晶化层230，同时，不对第二区II的初始源漏开口220周围的基底200产生影响。
在本实施例中，通过所述非晶化处理，位于初始源漏开口220的第一区I侧壁的鳍部202和位于初始源漏开口220的第一区I底部的衬底201注入了离子，形成非晶化层230。
由于所述非晶化层230和鳍部202的材料的性能不同，使得后续采用的刻蚀工艺能够对所述非晶化层230和鳍部202具有不同的刻蚀速率，从而去除所述非晶化层230以增大初始源漏开口220的第一区I沿垂直于栅极结构侧壁表面方向上202延伸方向上的尺寸的同时，不会对第二区II的初始源漏开口220造成刻蚀。
请参考图7，去除所述非晶化层230，使所述初始源漏开口220形成所述源漏开口240。
具体地，通过去除所述非晶化层230，所述非晶化层230位于所述初始源漏开口的第一区I的侧壁和底部，形成源漏开口240，使得形成的源漏开口240的第一区I沿垂直于栅极结构210侧壁表面方向上的尺寸增大。
在本实施例中，所述源漏开口240第二区II的侧壁相对所述第一区I的侧壁凹陷。具体的，在本实施例中，通过去除所述非晶化层230，增大所述初始源漏开口220第一区I的尺寸，从而所述源漏开口240第二区II底部的尺寸小于所述源漏开口240第一区I的顶部的尺寸。
去除所述非晶化层230的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述非晶化层230的工艺为湿法刻蚀工艺；所述湿法刻蚀工艺的参数包括：采用的刻蚀溶液为四甲基氢氧化铵溶液。
通过增大所述初始源漏开口220的第一区I沿垂直于栅极结构210侧壁表面方向上的尺寸，形成源漏开口240，使得所述源漏开口240的第一区I的尺寸增大。所述源漏开口240的第一区I的尺寸较大，且所述源漏开口240用于为后续形成源漏掺杂层提供空间，使得后续在所述源漏开口240内形成的源漏掺杂层的体积增大，体积较大的源漏掺杂层具有较大的应力，有利于提高形成的器件的驱动电流。同时，所述源漏开口240的第二区II的尺寸保持不变，有利于保证位于栅极结构210下方的沟道的有效长度不受影响。综上，所述方法形成的半导体结构的性能较高。
形成所述源漏开口240之后，在所述源漏开口240内形成源漏掺杂层，具体形成所述源漏掺杂层的过程请参考图8至图11。
请参考图8，在所述源漏开口240侧壁表面和底部表面形成第一初始应力层250，所述第一初始应力层250内掺杂有第一导电类型离子。
采用第一外延生长工艺形成所述第一初始应力层250，且采用原位掺杂工艺使所述第一初始应力层250内掺杂有第一导电类型离子。
在本实施例中，所述半导体结构用于形成PMOS晶体管，所述第一初始应力层250的材料包括：锗硅，且所述第一初始应力层241内掺杂的第一导电类型离子包括：硼离子或者BF2+离子。
所述第一外延生长工艺形成的第一初始应力层250的锗硅材料中锗具有第一浓度。
所述第一浓度的范围为10％～25％。
在其他实施例中，所述半导体结构用于形成NMOS晶体管，所述第一初始应力层的材料包括：碳化硅或者磷化硅。
请参考图9，对所述第一初始应力层250进行离子注入工艺，在所述第一初始应力层内形成反型掺杂区(图中未示出)，所述反型掺杂区内掺杂有第二导电类型离子，且所述第二导电类型离子和第一导电类型离子的导电类型相反。
所述离子注入工艺的工艺包括：注入能量范围为1KeV～5KeV；注入剂量范围为5e13atm/cm2～5e14atm/cm2；注入角度为0度～5度。
具体的，所述源漏开口240暴露出的部分第一初始应力层250内掺杂有第二导电类型离子。
在本实施例中，所述第二导电类型离子包括：磷离子、砷离子或者锑离子。
请参考图10，在所述第一初始应力层250表面形成第二初始应力层260，所述第二初始应力层260内掺杂有第一导电类型离子。
采用第二外延生长工艺形成所述第二初始应力层260，且采用原位掺杂工艺使所述第二初始应力层260内掺杂有第一导电类型离子。
在本实施例中，所述半导体结构用于形成PMOS晶体管，所述第一初始应力层250的材料包括：锗硅，且所述第二初始应力层250内掺杂的第一导电类型离子包括：硼离子或者BF2+离子。
在本实施例中，所述半导体结构用于形成PMOS晶体管，所述第一初始应力层250的材料包括：锗硅，且所述第一初始应力层241内掺杂的第一导电类型离子包括：硼离子或者BF2+离子。
所述第二外延生长工艺形成的第二初始应力层260的锗硅材料中锗具有第二浓度，且所述第二浓度大于第一浓度。
所述第二浓度的范围为35％～60％。
在其他实施例中，所述半导体结构用于形成NMOS晶体管，所述第二初始应力层的材料包括：碳化硅或者磷化硅。
所述第一初始应力层250在后续工艺之后形成第一应力结构，所述第二初始应力层260在后续工艺之后形成第二应力结构，由于所述第一初始应力层250的锗硅材料中锗具有第一浓度，所述第二初始应力层260的锗硅材料中硅具有第二浓度，且所述第二浓度大于第一浓度，相应的，所述第一应力结构的锗硅材料中锗具有第一浓度，所述第二应力结构的锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度，浓度较小的第一应力结构有利于使第一应力结构和基底之间的界面缺陷较小，从而作为基底和第二应力结构之间的缓冲层，有利于提高界面可靠性。所述浓度较大的第二应力结构具有较大的应力，有利于提高器件的驱动电流。综上，所述第一应力结构和第二应力结构有利于提高半导体结构的性能较高。
请参考图11，采用退火工艺，使反型掺杂区内的第二导电类型离子往所述第一初始应力层250和第二初始应力层260扩散，离子扩散进入所述第一初始应力层250形成第二应力层272，未发生扩散的第一初始应力层250，形成第一应力层271，离子扩散进入所述第二初始应力层260形成第三应力层273，未发生扩散的第二初始应力层形260成第四应力层274。
所述退火工艺的参数包括：退火温度为800摄氏度～950摄氏度，退火时间为30秒～30分钟。
所述退火工艺之后，所述第一应力层271和位于第一应力层271表面的第二应力层272构成第一应力结构(未示出)，所述第一应力层271位于源漏开口240的侧壁表面和底部表面，所述第一应力结构的锗硅材料中锗具有第一浓度；所述第三应力层273和位于第三应力层273表面的第四应力层274构成第二应力结构(未示出)，所述第二应力结构的锗硅材料中锗具有第二浓度，且第二浓度大于第一浓度。
所述源漏掺杂层270包括第一应力结构和第二应力结构。
通过退火工艺，使反型掺杂区内的第二导电类型离子往所述第一初始应力层250和第二初始应力层260扩散，扩散进入所述第一初始应力层250内的所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子扩散距离，从而减小对沟道长度的影响。同理，扩散进入所述第二初始应力层260内的第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子的扩散距离，从而减小对沟道长度的影响。
具体的，所述退火工艺的高温能够促使所述反型掺杂区内的第二导电类型离子发生扩散，即，所述反型掺杂区的第二导电类型离子不仅扩散进入第一初始应力层250形成第二应力层272，所述第二应力层272内不仅具有第一导电类型离子，并且所述第二应力层272内还具有第二导电类型离子，所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子扩散距离，从而减小对沟道长度的影响。同时，所述反型掺杂区内的第二导电类型离子扩散进入第二初始应力层260形成第三应力层273，所述第三应力层273内不仅具有第一导电类型离子，并且所述第三应力层273内具有第二导电类型离子，且所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子的扩散距离，从而减小对沟道长度的影响。
相应的，本发明还提供一种采用上述方法形成的半导体结构，请继续参考图11，包括：基底200，所述基底200表面具有栅极结构210；位于所述栅极结构210两侧的基底200内的源漏开口240，所述源漏开口240包括：第一区I和位于第一区I上的第二区II，且所述第二区II的侧壁相对所述第一区I的侧壁凹陷；位于所述源漏开口240内的源漏掺杂层270。
所述源漏开口240通过增大初始源漏开口的第一区I沿垂直于栅极结构210侧壁表面方向上的尺寸形成，所述源漏开口240的第一区I的尺寸较大。所述源漏开口240的第一区I的尺寸较大，在所述源漏开口240内的源漏掺杂层270的体积增大，体积较大的源漏掺杂层270具有较大的应力，有利于提高形成的器件的驱动电流。同时，所述源漏开口240的第二区的尺寸保持不变，有利于保证位于栅极结构210下方的沟道的有效长度不受影响。综上，所述方法形成的半导体结构的性能较高。
以下结合附图详细说明。
在本实施例中，所述基底200包括衬底201和位于衬底201表面的鳍部202，所述栅极结构210覆盖所述鳍部202的部分顶部表面和侧壁表面；所述源漏开口240位于所述栅极结构240两侧的鳍部202内。
在本实施例中，所述源漏开口240第二区II的侧壁相对所述第一区I的侧壁凹陷。具体的，所述源漏开口240第二区II底部的尺寸小于所述源漏开口240第一区I的顶部的尺寸。
所述源漏开口240的第一区I沿垂直于栅极结构210侧壁表面方向上的尺寸范围为50纳米～130纳米。
所述源漏掺杂层270包括：位于所述源漏开口240侧壁表面和顶部表面的第一应力结构(未示出)；位于所述第一应力结构表面的第二应力结构(未示出)，且所述第二应力结构填充满所述源漏开口240。
所述第一应力结构的材料包括：锗硅，所述锗硅材料中锗具有第一浓度；所述第二应力结构的材料包括：锗硅，所述锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度。
所述第一浓度的范围为10％～25％；所述第二浓度的范围为35％～60％。
所述第一应力结构包括：位于所述源漏开口240侧壁表面和顶部表面的第一应力层271、以及位于第一应力层271表面的第二应力层272；所述第二应力结构包括：位于第二应力层272表面的第三应力层273、以及位于第三应力层273表面的第四应力层274，所述第四应力层274填充满所述源漏开口240。
所述第一应力结构的材料包括：锗硅，所述锗硅材料中锗具有第一浓度；所述第二应力结构的材料包括：锗硅，所述锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度，浓度较小的第一应力结构有利于使第一应力结构和基底200之间的界面缺陷较小，从而作为基底200和第二应力结构之间的缓冲层，有利于提高界面可靠性。所述浓度较大的第二应力结构具有较大的应力，有利于提高器件的驱动电流。综上，所述第一应力结构和第二应力结构有利于提高半导体结构的性能较高。
所述第一应力层271和第二应力层272、第三应力层273以及第四应力层274内掺杂有第一导电类型离子。
所述第一应力层271和第二应力层272内的第一导电类型离子具有第三浓度；所述第三应力层273和第四应力层274内的第一导电类型离子具有第四浓度，且所述第三浓度小于所述第四浓度。
所述第二应力层272和第三应力层273内还掺杂有第二导电类型离子；所述第二应力层272内的第二导电类型离子具有第五浓度，且所述第五浓度小于所述第三浓度；所述第三应力层273内的第二导电类型离子具有第六浓度，且所述第六浓度小于所述第三浓度。
所述第二应力层272内具有第一导电类型离子，并且所述第二应力层272具有第二导电类型离子，且所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子扩散距离，从而减小对沟道长度的影响。同样的，所述第三应力层273内具有第一导电类型离子，并且所述第三应力层273还内具有第二导电类型离子，且所述第二导电类型离子能够中和部分所述第一导电类型离子，使得载流子的浓度较小，有利于降低载流子的扩散距离，从而减小对沟道长度的影响。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构，其特征在于，包括：
基底，所述基底表面具有栅极结构；
位于所述栅极结构两侧的基底内的源漏开口，所述源漏开口包括：第一区和位于第一区上的第二区，且所述第二区的侧壁相对所述第一区的侧壁凹陷；
位于所述源漏开口内的源漏掺杂层；
所述源漏掺杂层包括：位于所述源漏开口侧壁表面和顶部表面的第一应力结构；位于所述第一应力结构表面的第二应力结构，且所述第二应力结构填充满所述源漏开口；
所述第一应力结构包括：位于所述源漏开口侧壁表面和顶部表面的第一应力层、以及位于第一应力层表面的第二应力层；所述第二应力结构包括：位于所述第二应力层表面的第三应力层、以及位于所述第三应力层表面的第四应力层，所述第四应力层填充满所述源漏开口；
所述第二应力层内掺杂有第一导电类型离子；所述第二应力层内的第一导电类型离子具有第三浓度；所述第二应力层和第三应力层内还掺杂有第二导电类型离子；所述第二应力层内的第二导电类型离子具有第五浓度，且所述第五浓度小于所述第三浓度；所述第三应力层内的第二导电类型离子具有第六浓度，且所述第六浓度小于所述第三浓度。
2.如权利要求1所述的半导体结构，其特征在于，所述源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸范围为50纳米～130纳米。
3.如权利要求1所述的半导体结构，其特征在于，所述第一应力结构的材料包括：锗硅，所述锗硅材料中锗具有第一浓度；所述第二应力结构的材料包括：锗硅，所述锗硅材料中锗具有第二浓度，且所述第一浓度小于第二浓度。
4.如权利要求3所述的半导体结构，其特征在于，所述第一浓度的范围为10％～25％；所述第二浓度的范围为35％～60％。
5.如权利要求1所述的半导体结构，其特征在于，所述第一应力层、第三应力层以及第四应力层内掺杂有第一导电类型离子。
6.如权利要求5所述的半导体结构，其特征在于，所述第一应力层内的第一导电类型离子具有第三浓度；所述第三应力层和第四应力层内的第一导电类型离子具有第四浓度，且所述第三浓度小于所述第四浓度。
7.如权利要求1至6任一项所述的半导体结构，其特征在于，所述基底包括衬底和位于衬底表面的鳍部，所述栅极结构覆盖所述鳍部的部分顶部表面和侧壁表面；所述源漏开口位于所述栅极结构两侧的鳍部内。
8.一种形成权利要求1至7中任一项所述半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有栅极结构；
在所述栅极结构两侧的基底内形成初始源漏开口，所述初始源漏开口包括：第一区和位于第一区上的第二区；
增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸，形成源漏开口；
在所述源漏开口内形成源漏掺杂层；
所述源漏掺杂层的形成方法包括：在所述源漏开口侧壁表面和底部表面形成所述第一应力结构；在所述第一应力结构表面形成所述第二应力结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始源漏开口的形成方法包括：以所述栅极结构为掩膜，刻蚀所述基底，在所述基底内形成初始源漏开口。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，增大所述初始源漏开口的第一区沿垂直于栅极结构侧壁表面方向上的尺寸的方法包括：对所述初始源漏开口的第一区暴露出的基底进行非晶化处理，在所述初始源漏开口的第一区的侧壁和底部形成非晶化层；去除所述非晶化层，使所述初始源漏开口形成所述源漏开口。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述非晶化处理的工艺包括：离子注入工艺；所述离子注入工艺的参数包括：注入的角度范围为5度～25度，注入的离子包括：硼离子和氮离子，或者硼离子和锗离子，所述注入的角度为离子注入的方向与参照面之间的夹角，所述参照面为垂直于所述基底表面且平行于沟道宽度方向的平面。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述非晶化层的工艺包括：干法刻蚀工艺或者湿法刻蚀工艺中的一种或者两种组合。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于衬底表面的鳍部；形成所述初始源漏开口的方法包括：以所述栅极结构为掩膜，对所述鳍部进行刻蚀，直至暴露出衬底表面，在所述栅极结构两侧的鳍部内形成所述初始源漏开口。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一应力层、第二应力层、第三应力层以及第四应力层的形成方法包括：在所述源漏开口侧壁表面和底部表面形成第一初始应力层，所述第一初始应力层内掺杂有第一导电类型离子；对所述第一初始应力层进行离子注入工艺，在所述第一初始应力层内形成反型掺杂区，所述反型掺杂区内掺杂有第二导电类型离子，且所述第二导电类型离子和第一导电类型离子的导电类型相反；在所述第一初始应力层表面形成第二初始应力层，所述第二初始应力层内掺杂有第一导电类型离子；采用退火工艺，使反型掺杂区内的第二导电类型离子往所述第一初始应力层和第二初始应力层扩散，离子扩散进入所述第一初始应力层形成第二应力层，未发生扩散的第一初始应力层，形成第二应力层，离子扩散进入所述第二初始应力层形成第三应力层，未发生扩散的第二初始应力层形成第四应力层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，采用第一外延生长工艺形成所述第一初始应力层，且采用原位掺杂工艺使所述第一初始应力层内掺杂有第一导电类型离子；采用第二外延生长工艺形成所述第二初始应力层，且采用原位掺杂工艺使所述第二初始应力层内掺杂有第一导电类型离子。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述离子注入工艺的工艺包括：注入能量范围为1KeV～5KeV；注入剂量范围为5e13atm/cm2～5e14atm/cm2；注入角度为0度～5度；所述退火工艺的参数包括：退火温度为800摄氏度～950摄氏度，退火时间为30秒～30分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010177157.7A CN113394271B (zh) | 2020-03-13 | 2020-03-13 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010177157.7A CN113394271B (zh) | 2020-03-13 | 2020-03-13 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394271A CN113394271A (zh) | 2021-09-14 |
| CN113394271B true CN113394271B (zh) | 2024-11-19 |
Family
ID=77616211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010177157.7A Active CN113394271B (zh) | 2020-03-13 | 2020-03-13 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394271B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367399A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及晶体管的形成方法 |
| CN104299970A (zh) * | 2013-07-17 | 2015-01-21 | 台湾积体电路制造股份有限公司 | 具有减少的面的外延区的mos器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938377B (zh) * | 2011-08-15 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法,pmos晶体管及其形成方法 |
| CN103545213B (zh) * | 2012-07-16 | 2016-12-28 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106847698B (zh) * | 2015-12-07 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件以及改善半导体器件性能的方法 |
| CN109755297B (zh) * | 2017-11-07 | 2021-09-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US10347762B1 (en) * | 2018-05-29 | 2019-07-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor contact with reduced contact resistance using implantation process |
-
2020
- 2020-03-13 CN CN202010177157.7A patent/CN113394271B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367399A (zh) * | 2012-03-31 | 2013-10-23 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及晶体管的形成方法 |
| CN104299970A (zh) * | 2013-07-17 | 2015-01-21 | 台湾积体电路制造股份有限公司 | 具有减少的面的外延区的mos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394271A (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450078B1 (en) | Forming punch-through stopper regions in finFET devices | |
| CN107785422B (zh) | 半导体结构及其制造方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| CN112017963B (zh) | 半导体结构及其形成方法 | |
| US11004752B2 (en) | Fin field-effect transistor | |
| CN104022037A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN109148578B (zh) | 半导体结构及其形成方法 | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN114068705B (zh) | 半导体结构及其形成方法 | |
| CN113394271B (zh) | 半导体结构及其形成方法 | |
| CN109037069A (zh) | 半导体结构及其形成方法 | |
| CN108122758A (zh) | 半导体结构及其形成方法 | |
| CN108630543B (zh) | 半导体结构及其形成方法 | |
| CN112018163B (zh) | 半导体结构及其形成方法 | |
| CN113394287B (zh) | 半导体结构及其形成方法 | |
| CN107437533A (zh) | 半导体结构及其制造方法 | |
| CN107492496B (zh) | 半导体结构及其制造方法 | |
| CN112992680A (zh) | 半导体结构及其形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN115036221B (zh) | 半导体结构的形成方法 | |
| US11695035B2 (en) | Semiconductor structure and fabrication method thereof | |
| TWI707387B (zh) | 絕緣層上矽之場效電晶體及其製造方法 | |
| CN110875185B (zh) | 半导体结构及其形成方法 | |
| CN113764273B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |