CN113394186B - 金属叠层结构、芯片及其制造、焊接方法 - Google Patents

金属叠层结构、芯片及其制造、焊接方法 Download PDF

Info

Publication number
CN113394186B
CN113394186B CN202110655319.8A CN202110655319A CN113394186B CN 113394186 B CN113394186 B CN 113394186B CN 202110655319 A CN202110655319 A CN 202110655319A CN 113394186 B CN113394186 B CN 113394186B
Authority
CN
China
Prior art keywords
eutectic
chip
thickness
substrate
ausn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110655319.8A
Other languages
English (en)
Other versions
CN113394186A (zh
Inventor
吴鹏
罗玉杰
于正国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guoci Saichuang Electric (Tongling) Co.,Ltd.
Original Assignee
Saichuang Electric Tongling Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saichuang Electric Tongling Co ltd filed Critical Saichuang Electric Tongling Co ltd
Priority to CN202110655319.8A priority Critical patent/CN113394186B/zh
Publication of CN113394186A publication Critical patent/CN113394186A/zh
Application granted granted Critical
Publication of CN113394186B publication Critical patent/CN113394186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了金属叠层结构、芯片及其制造、焊接方法，金属叠层结构：包括八对AuSn叠层和底部Au层，其中Sn厚度为17000A，Au厚度为23050A‑25600A，AuSn厚度比为1.355882‑1.505882，Au质量百分比为78.2108wt%‑79.9459 wt%。本发明的有益效果是通过调整金属叠层的叠层数、AuSn比例，实现了低于340°C的共晶焊接温度，并且能够实现芯片完全共晶。

Description

金属叠层结构、芯片及其制造、焊接方法
技术领域
本发明涉及半导体器件制造工艺技术领域，尤其涉及金属叠层结构、芯片及其制造、焊接方法。
背景技术
常规的芯片装片方法包括：环氧树脂粘接、摩擦共晶和共晶焊料焊接。由于金锡合金具有热传导性较高、焊接温度较低的特点，因此采用金锡合金焊料的共晶焊料焊接是陶瓷外壳芯片焊接的最佳选择。共晶焊料必须正确使用，才能获得良好的效果。影响焊接质量的主要因素有：共晶焊料成分，焊器件和焊料的表面质量(如氧化物、沾污、平整度等)，工艺因素(点胶及印刷、炉温电线、最高温度、气体成分、工夹具等)。助焊剂、金锡的熔点在共晶温度附近成分是非常敏感的，当金的重量比大于80％时，随着金的增加，熔点为急剧提高。而被焊件往往都有镀金层，在焊接过程中镀金层的金会浸入焊料。在过厚的镀金层、过长的焊接时间下，都会使浸析入焊料的金增加，而使熔点上升。所以上述各类焊接参数都需优化。当使用金锡焊料焊接镀金层时，焊接温度必须超过280℃，因为只有达到这个焊接问题，镀层里的金元素才可以扩散或融入到焊料中。但目前的焊接温度一般在340℃以上才能实现完全共晶，如图3所示，完全共晶是指芯片推力较大，被推碎后，板面与芯片背面没有残留的Au，共晶反应完全，若低于340℃会出现未共晶或者部分共晶的现象。所谓的未共晶：如图1所示，是指芯片未焊牢，用镊子推芯片推力较小或无推力；所谓的部分共晶，如图2所示，是指芯片推力较大，芯片被推碎，但板面或芯片背面还有残留的Au未参与共晶。
中国发明专利公告号CN102157405B公开了基于熔封封帽工艺的芯片真空共晶焊接方法，通过陶瓷外壳、圆片镀金、切片、真空共晶焊接、引线键合和金锡合金熔封封帽等步骤解决了现有真空共晶焊接不能采用熔封封帽工艺的技术难题。但该发明焊接温度采用340℃，这就会造成未共晶或者部分共晶。
中国发明专利授权公告号CN102024717B公开了一种半导体芯片的共晶方法及共晶结构，包括：以基板的一面为承载面形成第一共晶层和以半导体芯片的一面为承载面形成第二共晶层，所述第一共晶层或者第二共晶层为形成有孔结构的共晶层；对第一共晶层和第二共晶层进行共晶连接。该专利的共晶方法复杂，共晶温度范围在250-500℃，温度范围太广，仍然存在低于280℃或者超过340℃的情况。
中国发明专利公告号CN107256911B公开了芯片尺寸级深紫外发光二极管共晶封装方法，其中将所述第一AuSn片和所述第二AuSn片共晶融合，共晶融合的温度可以是260℃-400℃之间的任意温度，但这是针对同种材料的两个AuSn片之间的共晶，未提到第二AuSn片6是如何固定在基板上的。
因此，如何将共晶温度降低至340℃以下尤其是降低至320℃以下是亟需解决的问题，温度降低可以便于客户使用，对焊接的效果、空洞率都有所提升，还有对芯片的损伤是最小的，而目前未见相关的报道。
发明内容
本发明要解决的技术问题是针对芯片共晶温度的需求目前技术无法满足，为此提供一种能够让共晶温度降低至320℃以下的金属叠层结构、芯片及其制造、焊接方法。
本发明的目的是通过metal蒸镀金属叠层的方式，使AuSn共晶达到最佳焊接效果，通过试验改变金属层结构(满足AuSn质量比8:2，原子比7:3)，使共晶温度降低到320℃以下。
设计以下试验，摸索降低AuSn共晶温度的方法。
实验内容：
试验流程：
1.取基板，冲水，吹干，plasma扫胶
2.蒸镀工艺：Ti1000/Pt3500/AuSn叠层
3.焊接：将芯片压在板面置于加热平台上约10s(压力为20g，注意使压力均匀)
4.固晶推力测试，看金属层是否peeling
工艺点：
1.不同温度烤板后板面晶体形貌；
2.不同温度焊接后，芯片推力，芯片以及板面是否有金残留；
3.蒸镀后各金属层厚度检测(FIB)；
4.退火对金属间化合物影响，以及焊接共晶的影响。
实验材料：报废化金板。
1.试验内容：第1-4组试验
Au密度19.3g/m3，Sn密度7.31g/m3,在满足Au：Sn质量比80:20的前提下目前已进行4组试验，试验条件分别如表1和2：
Figure BDA0003112472810000031
表1
表1中的厚度单位是A，以下出现的厚度单位如果没有特殊说明都是A。第1组和第2组都是六对AuSn叠层，第3组和第4组是八对AuSn叠层。
实验组 Au厚 Sn厚 Au∶Sn厚度比 Au∶Sn质量比
1 24650 17850 58∶42 78.5∶21.5
2 22375 17850 56∶44 76.8∶23.2
3 25504 17000 60∶40 79.8∶20.2
4 22504 17876 56∶44 76.7∶23.3
表2
2.试验过程：
分别在不同试验组板上取切片，进行不同温度高温烤板后使用高倍镜观察板面是否有晶粒形貌；并且在不同温度将金结构芯片焊接在金面上，冷却后测试芯片附着力，同时使用高倍镜观察金面共晶效果，如表3：
Figure BDA0003112472810000041
表3
表3中显示为第一组、第二组、第三组和第四组的不同温度下加热烤板和焊接的条件下的共晶效果，温度分别是280℃、300℃、320℃、340℃和380℃，前三组试验不同温度焊接后均没有达到完全固晶，第四组试验通过增加AuSn叠对，并增加最后两层Sn的厚度，已经达到最低340℃焊接完全固晶效果(芯片被推碎，金板面无残留金)。
后续方向：
1.第四组参数metal蒸镀后，仍有部分芯片在340℃焊接后无法完全共晶；
2.280℃～320℃焊接后，芯片被推掉，固晶效果差,怎样继续降低焊接温度，将共晶温度降到320℃以下；
第五组试验：基于目前试验进展，尝试增加锡的比例，在8对AuSn叠层数不变的情况下，继续将AuSn厚度比降低到0.8:1，AuSn质量比68:32，观察共晶温度变化的趋势。加工参数如表4和5：
Figure BDA0003112472810000051
表4
Figure BDA0003112472810000052
表5
第五组试验结果描述：
1.Metal蒸镀加工后，发现部分区域金属层结合力较差，可以用蓝膜直接撕下；
2.共晶温度：低于340℃之前，芯片焊接后无附着力，如图4所示；340℃焊接时，芯片底部金与板面扩散反应，共晶反应差，附着力较小，如图5所示；焊接温度达到360℃时，共晶效果理想，如图6所示；
3.烤板后板面晶粒结构：目前加热到380℃烤板25s后呈鼓包形状，如图7所示；
根据实验结果分析，在大幅度提高Sn的比例后，共晶温度为360℃，没有下降趋势，且metal后金属层结合较差，因此此轮试验NG；
目前已做5组试验中，第4组共晶温度最低为340℃，仍然达不到要求；考虑在第四组试验参数基础上，提高Au-Sn共晶质量比例，并进行三组调整后的试验以观察共晶温度变化趋势；
第6-8组试验计划：考虑到底层Au只有部分参与共晶，假设参与共晶的底层Au厚分别为0、1500、2500A，微调AuSn厚度，控制AuSn质量比80:20。分别展开6-8组试验测试共晶效果，见表6和7。
Figure BDA0003112472810000061
表6
Figure BDA0003112472810000062
表7
试验过程：
为了排除温度差异，metal后芯片焊接于高温平台固定区域进行，再次验证1-5组试验结果，同步进行6-8组验证，分别以320℃、330℃、340℃进行焊接，观察共晶效果。
第5-8组试验第一次测试结果见表8(由于高温加热平台区域温度差异，试验结果仅供相对比较)：
Figure BDA0003112472810000071
表8
1-8组重焊试验结果见表9：
表9是显示第五组、第六组、第七组和第八组的不同温度下加热烤板和焊接的条件下的共晶效果，第五组加热烤板和焊接温度一致，温度分别是280℃、300℃、320℃、340℃、360℃和380℃，第六组加热烤板温度分别是280℃、300℃、320℃、340℃、360℃和380℃，第六组焊接温度分别是290℃、300℃、310℃、320℃、330℃和340℃，第七组加热烤板温度分别是280℃、300℃、320℃、330℃、340℃和380℃，第七组焊接温度分别是320℃、330℃、340℃、330℃、340℃和380℃，第八组加热烤板温度分别是280℃、300℃、320℃、330℃、340℃和380℃，第八组焊接温度分别是320℃、330℃、340℃、330℃、340℃和380℃。
重新焊接结果，经过对比，第六组共晶效果最理想。
Figure BDA0003112472810000081
表9
由此得到本发明的技术方案是：金属叠层结构：包括八对AuSn叠层和底部Au层，其中Sn厚度为17000A，Au厚度为23050A-25600A，AuSn厚度比为1.355882-1.505882，Au质量百分比为78.2108wt％-79.9459wt％。
上述方案中所述底部Au层参与共晶的厚度不考虑，此时Au厚度为23050A，AuSn厚度比为1.355882，Au质量百分比为78.2108wt％。
上述方案中假设所述底部Au层参与共晶的厚度为2500A，此时Au厚度为25550A，AuSn厚度比为1.502941，Au质量百分比为79.9146wt％。
上述方案中假设所述底部Au层参与共晶的厚度为1500A，此时Au厚度为25600A，AuSn厚度比为1.50 5882，Au质量百分比为79.9459wt％。
金属叠层结构的焊接方法，包括以下步骤：将上述金属叠层结构蒸镀在基板背面，再将芯片压在板面置于加热平台共晶焊接，所述共晶焊接的温度为280℃-320℃。
上述方案中所述蒸镀包括将基板固定于镀锅中，用高温胶带粘好，开始蒸镀。
芯片的制作方法，包括以下步骤：(1)、取基板，冲水，吹干，plasma扫胶；(2)、蒸镀：在基板背面蒸镀如上所述的金属叠层结构；(3)、共晶焊接：将芯片压在基板背面置于加热平台上共晶焊接约10s，所述共晶焊接的温度为280℃-330℃。
上述方案中所述冲水是用水枪冲洗基板表面5min，所述吹干是氮气枪轻吹基板。
上述方案中所述共晶焊接前依次使用丙酮和酒精浸泡经过蒸镀的基板。
上述方案中所述基板是氮化铝基板。
本发明的有益效果是通过调整金属叠层的叠层数、AuSn比例，实现了低于340℃的共晶焊接温度，并且能够实现芯片完全共晶。
附图说明
图1是现有工艺芯片未共晶照片；
图2是现有工艺芯片部分共晶照片；
图3是现有工艺芯片完全共晶照片；
图4是本发明第五组试验低于340℃时的样品照片；
图5是本发明第五组试验340℃时的样品照片；
图6是本发明第五组试验360℃时的样品照片；
图7是本发明第五组试验烤板加热到380℃时的样品照片；
图8是本发明第六组试验烤板加热前的样品照片；
图9是本发明第六组试验烤板加热到280℃的样品照片；
图10是本发明第六组试验烤板加热到300℃的样品照片；
图11是本发明第六组试验烤板加热到320℃的样品照片；
图12是本发明第六组试验共晶效果样品照片；
图13-图19是本发明第一组试验-第八组试验金属层厚度FIB照片。
具体实施方式
下面结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所有其他实施例，都属于本发明的保护范围。
第一组到第八组试验的金属层厚度FIB如图13-19所示。
确认第六组试样300℃可完成共晶(证实不同高温平台存在差异，目前以赛创得出的试验结果为准)，金锡比例为：Au％wt＝78.21％(不带底部5000A)，Au％wt＝79.91％(带底部2500A)，Au％wt＝79.95％(带底部1500A)。再次与工艺人员确认新参数后，加工生产3PNL已做好线路的样品。加工过程：
1.水枪冲洗样品表面5min(注意水流不可过大，以免对干膜造成损伤)；
2.氮气枪轻吹(将洗净后的样品表面水吹干，同样注意气流不可过大，以免损伤干膜)；
3.plasma(映瑞正常生产程序，清洁样品表面)；
4.Metal加工(将样品固定于镀锅中，用高温胶带粘好，确认Metal镀膜参数并开始加工)；
5.观察成品外，板面是否有损，色差是否均匀。
样品验证：
6.蓝膜撕金：将蓝膜贴紧在样品表面，将多余的金撕去后，经过褪膜线以适当线速将表面蓝膜褪尽。
7.切割加工：外发切割成单pcs；
8.高温烤板验证：使用高温加热平台，分别以280℃、300℃、320℃加热样品(加热时间25s)，观察表面金锡颜色与形貌变化；
9.共晶测试：将芯片放在金锡面，然后置于300℃高温平台上，轻压芯片表面使受力均匀10s。共晶完成后用工具推芯片两次，观察共晶效果。
高温烤板后板面情况：如图8-11所示，分别对应烤板前、280℃烤板、300℃烤板和320℃烤板情况。
共晶效果：如图12所示，芯片背推碎，芯片底部与金锡完全共晶。
共晶前处理见表10：
Figure BDA0003112472810000111
表10
本发明指的基板：使用氮化铝基板，正常磁控溅射工艺底铜；
使用我司高温平台验证，320℃时共晶完全。

Claims (10)

1.金属叠层结构，其特征是：包括八对AuSn叠层和底部Au层，其中Sn厚度为17000A，Au厚度为23050A-25600A，AuSn厚度比为1.355882 - 1.505882，Au质量百分比为78.2108wt%-79.9459 wt%。
2.如权利要求1所述的金属叠层结构，其特征是：所述底部Au层参与共晶的厚度不考虑，此时Au厚度为23050A，AuSn厚度比为1.355882，Au质量百分比为78.2108wt%。
3.如权利要求1所述的金属叠层结构，其特征是：所述底部Au层参与共晶的厚度为2500A，此时Au厚度为25550A，AuSn厚度比为1.502941，Au质量百分比为79.9146wt%。
4.如权利要求1所述的金属叠层结构，其特征是：所述底部Au层参与共晶的厚度为1500A，此时Au厚度为25600A，AuSn厚度比为1.505882，Au质量百分比为79. 9459wt%。
5.金属叠层结构的焊接方法，其特征是：包括以下步骤：将权利要求1-4任一所述的金属叠层结构蒸镀在基板背面，再将芯片压在板面置于加热平台共晶焊接，所述共晶焊接的温度为280℃-320℃。
6.如权利要求5所述的金属叠层结构的焊接方法，其特征是：所述蒸镀包括将基板固定于镀锅中，用高温胶带粘好，开始蒸镀。
7.芯片的制作方法，其特征是：包括以下步骤：（1）、取基板，冲水，吹干，plasma扫胶；（2）、蒸镀：在基板背面蒸镀如权利要求1-4任一所述的金属叠层结构；（3）、共晶焊接：将芯片压在基板背面置于加热平台上共晶焊接约10s，所述共晶焊接的温度为280℃-330℃。
8.如权利要求7所述的芯片的制作方法，其特征是：所述冲水是用水枪冲洗基板表面5min，所述吹干是氮气枪轻吹基板。
9.如权利要求7所述的芯片的制作方法，其特征是：所述共晶焊接前依次使用丙酮和酒精浸泡经过蒸镀的基板。
10.如权利要求7所述的芯片的制作方法，其特征是：所述基板是氮化铝基板。
CN202110655319.8A 2021-06-11 2021-06-11 金属叠层结构、芯片及其制造、焊接方法 Active CN113394186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110655319.8A CN113394186B (zh) 2021-06-11 2021-06-11 金属叠层结构、芯片及其制造、焊接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110655319.8A CN113394186B (zh) 2021-06-11 2021-06-11 金属叠层结构、芯片及其制造、焊接方法

Publications (2)

Publication Number Publication Date
CN113394186A CN113394186A (zh) 2021-09-14
CN113394186B true CN113394186B (zh) 2022-06-14

Family

ID=77620725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110655319.8A Active CN113394186B (zh) 2021-06-11 2021-06-11 金属叠层结构、芯片及其制造、焊接方法

Country Status (1)

Country Link
CN (1) CN113394186B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110242877A (zh) * 2019-04-12 2019-09-17 华芯半导体研究中心(广州)有限公司 一种高散热大功率led灯珠及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797958B2 (ja) * 1993-04-27 1998-09-17 日本電気株式会社 光半導体素子接合構造と接合方法
JP4285753B2 (ja) * 2004-06-21 2009-06-24 田中貴金属工業株式会社 ハーメチックシールカバー及びその製造方法
JP6048833B2 (ja) * 2012-02-24 2016-12-21 東洋紡株式会社 表面実装型ｌｅｄ用反射板に使用するポリエステル樹脂組成物
US9136237B2 (en) * 2013-12-17 2015-09-15 Oracle International Corporation Electroplated solder for high-temperature interconnect
CN211788969U (zh) * 2020-04-16 2020-10-27 中国电子科技集团公司第四十三研究所 一种陶瓷一体化封装外壳
CN111390423B (zh) * 2020-04-21 2021-11-12 广州先艺电子科技有限公司 一种金锡共晶焊膏及其制备方法
CN111876728A (zh) * 2020-07-28 2020-11-03 广东风华高新科技股份有限公司 一种金锡合金薄膜的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110242877A (zh) * 2019-04-12 2019-09-17 华芯半导体研究中心(广州)有限公司 一种高散热大功率led灯珠及其制作方法

Also Published As

Publication number Publication date
CN113394186A (zh) 2021-09-14

Similar Documents

Publication Publication Date Title
US8368205B2 (en) Metallic thermal joint for high power density chips
CN102950350A (zh) 多温度梯级焊接电子微组件的工艺方法
JP2786700B2 (ja) 半導体集積回路装置の製造方法および製造装置
US20230022285A1 (en) Copper/ceramic joined body and insulated circuit board
JP4666887B2 (ja) 接着シート及び接着剤つき半導体チップの製造方法
CN1529343A (zh) 一种基于金锡共晶的硅/硅键合方法
JP3078544B2 (ja) 電子部品用パッケージ、その蓋体用の蓋材およびその蓋材の製造方法
JP2016063145A (ja) 放熱板付パワーモジュール用基板の製造装置及び製造方法
CN113394186B (zh) 金属叠层结构、芯片及其制造、焊接方法
JP2010165807A (ja) 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板
JP6651924B2 (ja) 接合体の製造方法、及び、パワーモジュール用基板の製造方法
WO2021056778A1 (zh) 一种晶圆背面覆铜的焊接工艺
JP6152626B2 (ja) パワーモジュール用基板の製造方法
CN104798185A (zh) Au系钎料模片接合半导体装置及其制造方法
CN112151400B (zh) 一种解决smd管壳键合点金铝系统的方法
WO2017029082A1 (en) Method for manufacturing a semiconductor device and the corresponding device
CN110164784A (zh) 用于回焊半导体装置的导电元件的方法及设备
TW573042B (en) Titanium target assembly for sputtering and method for preparing the same
US10057993B2 (en) Manufacturing method of power-module substrate
JP2011029320A (ja) パワーモジュール用基板の製造方法、製造装置、および製造中間体
RU2375787C2 (ru) Способ посадки кремниевого кристалла на основание корпуса
JP2012142320A (ja) 半導体装置の製造方法
KR101878492B1 (ko) 파워 모듈용 기판의 제조 방법, 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
JP4333634B2 (ja) シリコンウェハーの接合方法
JP6289756B1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 244000 No. 3129, Tianmenshan North Road, Tongling Economic and Technological Development Zone, Anhui Province

Patentee after: Guoci Saichuang Electric (Tongling) Co.,Ltd.

Address before: 244000 No. 3129, Tianmenshan North Road, Tongling Economic and Technological Development Zone, Tongling City, Anhui Province

Patentee before: SAICHUANG ELECTRIC (TONGLING) Co.,Ltd.