CN1133240C - 非圆形微通道 - Google Patents

非圆形微通道 Download PDF

Info

Publication number
CN1133240C
CN1133240C CN998107409A CN99810740A CN1133240C CN 1133240 C CN1133240 C CN 1133240C CN 998107409 A CN998107409 A CN 998107409A CN 99810740 A CN99810740 A CN 99810740A CN 1133240 C CN1133240 C CN 1133240C
Authority
CN
China
Prior art keywords
printed circuit
circuit board
hole
layer
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN998107409A
Other languages
English (en)
Other versions
CN1317163A (zh
Inventor
马丁·A·科顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasystems Group Inc
Original Assignee
Viasystems Group Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viasystems Group Inc filed Critical Viasystems Group Inc
Publication of CN1317163A publication Critical patent/CN1317163A/zh
Application granted granted Critical
Publication of CN1133240C publication Critical patent/CN1133240C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Multi-Conductor Connections (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明公开了用于印刷电路板的非圆形微通道(102)，以及它们的制造方法。

Description

非圆形微通道
技术领域
本发明涉及印刷电路板(PCB)，更具体地讲，涉及PCB的镀敷通孔连接的微通道和屏蔽结构，以及产生这种微通道和屏蔽结构的方法。
背景技术
PCB设计的目标总是要提高功能性和元件容量。几乎在PCB出现以来，工程师们就努力增加越来越大的功能性，因而增加更多的连接轨迹。这些轨迹从一侧通向另一侧，从一层到另一层，并且以这种方式形成了“有源”电子元件之间的相互连接。PCB在其存在以来曾经以多种替代材料和方法制造。最常用的材料是基于玻璃环氧树脂的叠层板，带有单侧，双侧或多层(两层以上)构造的PCB结构。层之间的互连介质是用机械钻具钻透PCB的层而暴露出各层上的铜连接焊点而产生的。然后使PCB通过镀敷液，并在钻出的通孔的内表面上形成镀敷或沉积铜而使各层相互连接。层间互连的这种钻出的镀敷桶体被称为“通道(via)”。最显著的物理特性是，当从顶部或底部看时，通道是环形的。这是由于“钻孔”造成的。通过叠层的钻孔致使产生环形或圆形孔。孔的钻切是在使用“钻头”钻孔钻机上进行的，钻床是一种绕其中心线旋转或钻切以切除中心线周围的材料而产生环形或圆形孔的机械设备。钻头的动作是一种切削作用。
如上所述，随电路和PCB复杂性的提高，需要有越来越多的连接轨迹。这当然导致通道尺寸的减小，和它们数量的增加。这种新的较小的通道叫作“微通道(micro via)”，并且通常是盲孔性质的。盲通道不完全穿透PCB，而是停止在某个预定层深度的通道。由于轨迹密度的提高，因而需要更小的通道尺寸，轨迹密度的提高减小了给定层上的可以设置接线端的互连焊点从而使它对准另一层上的焊点而不干扰其间的轨迹的点。如果减小通道占据的断面面积，那么就有更大的可能性使用通道。但是，通道尺寸的减小意味着不可能使用现有的微通道钻孔机械。已经出现了几种替代的方法，即，激光融蚀，和等离子融蚀。材料的融蚀是对激光脉冲或等离子法的一种电化学反应。它不是一种切削作用或方法。但是，融蚀类似于绕中心线除去材料的方法。
由于无论使用哪种方法都是产生基本上圆形的孔，因而融蚀类似于机械钻孔。通常把这种融蚀的环形孔描述为“钻孔”，因为是绕一个中心线除去材料，因而使用“微通道钻孔”一词。这种环形孔具有基于环形或圆形孔的产生的性能特性，即，电流通过能力，电阻和电感。例如，盲通道的电感比通孔低，因为它具有较短的通道桶体长度，但是由于孔的直径不变，因而孔的圆周长保持不变，所以它的电流通过能力不变。因此，通道的电流通过能力取决于轨迹焊点和通道之间的连接点上的圆周长和导电介质的厚度。
现有圆形断面通道存在几种问题。例如，当使用密度很大的多层PCB时，那么具有大量的轨迹和接点。当通道穿透多个层时，如果要使通道避开轨迹或元件，那么由于圆形孔所需的切除面积，圆形通道可能成为一个限制因素。此外，由于通道的电流通过能力是圆周和施加到内壁的镀层的厚度的因数，因而圆形通道的电流通过能力受到限制。这种因数也影响一个单一层上的多个轨迹连接到同一通道的可能性，因为接触点之间的距离太短，因而超过了在这些点上的通道的电流通过能力，或一个给定焊点或PCB层上的接点密度。由于圆形通道的影响电子流通过通道导致电感的螺线特性，现有标准圆形断面微通道也具有特征电感特性。这种电感特性会使信号速度减慢，和提高噪声敏感性。
已经将能够归类于微通道的通孔应用于基于无机聚硅氧烷的半导体器件，以连接由绝缘层隔离的两个导电层，其中绝缘层具有一个暴露出两个导电表面的一部分的接触通孔。这种通孔实施例是其中一个导电层连续地向下延伸穿过通孔，从而电连接两个导电层。半导体通道技术具有不同目的，因而有不同的结构，但是为了完整性，在讨论通道技术(利用通孔电连接)时值得提到它。利用半导体通道，第一导电层实际上循着通孔壁，连续地覆盖第二层的暴露区，并且与所述第二层连续接触，形成可以称为盲通道的通道。但是，形成通道的方法与绕中心线切除材料的方法不同，并且不存在镀敷结构。
在半导体示例中，通孔用半导体的第一导电层连续地填充到通孔中。在半导体设计中使用的通孔结构与在印刷电路板中使用的通孔或微通道不同。首先，印刷电路板的微通道通过穿过并且把电路轨迹接线端连接区或焊点暴露于内部导镀敷层而连接多个电路轨迹接线端连接区或焊点，而半导体通孔结构是一种穿过隔离两个导电介质层的绝缘层的孔的结构。连接是通过使一个导电介质层连续地延伸穿过通孔与第二层接触而建立的。建立对由一个通道产生的一个节点的多个连接不是半导体环境中的目的，它是印刷电路板通道的目的。
有关半导体通道的一个特殊问题是由于热和其它应力，特别是在通孔开口边沿周围区域中的热和其它应力造成的通道结构的电故障。这种故障出现在导电介质层开始延伸穿过通孔之处，因为在这点上介质层会变得比较薄。这种问题是在一个小区域中的应力集中。而对于印刷电路板来说，通道的问题是连接点的密度，因为它涉及到电流通过能力和更好的电压降。
发明综述
出于对上述问题的考虑，作出了本发明。本发明提供了一种印刷电路板布线连接结构，用于连接多个电路轨迹层上的布线电路轨迹，所述多个布线电路轨迹层施加到多个印刷电路板层上，其间由印刷电路板层电绝缘，并且所述印刷电路板具有多层结构，其特征在于：一个具有卷曲断面形状的通孔，通孔具有垂直延伸的内壁，其与多个布线电路轨迹交叉并且暴露出多个布线电路轨迹，并具有施加到内壁上的导电材料的镀层，该镀层电连接多个电路层上的暴露布线电路轨迹。因此，本发明的一个目的是要为通道提供额外的电流通过能力，和降低它的电感特性。本发明的另一个目的是要为密集的多轨迹多层板提供能够物理地避开轨迹和元件的通道。本发明的再一个目的是要连接两个或更多层上的不垂直对准的轨迹。本发明还有一个目的是要减小通道的电感。
本发明通过提供一种非圆形通道和一种绕PCB的非圆形通道的中心线切除材料的方法而满足了上述目的。这种钻非圆形通道的方法将利用激光融蚀或等离子融蚀之类的方法切除或除去中心线周围的材料。有时将这种类型的切除中心线周围的材料的方法称为如上所述的材料融蚀，并且允许横向移动以实现非圆形图案。本发明以三种形式使用了这种非圆形方法，卷曲环形或正方形，在深度方向延长通道到三倍于直径，和沟槽形通道。卷曲环形或非圆形通道是一种断面电力微通道(Profile Power Micro-via)。断面通道具有任何不是环形或圆形的形状，以产生比环形或圆形形式增大的圆周长度。异型断面通道可以具有以圆周或节圆直径为中心的非圆形波浪形状，或是不基于环形或圆形的不规则形状。一种三直径通道(Three Diameter via)或1-3D通道是一个具有两个分维度的通孔，其中一个维度是1-3D长度的主维度，另一个次要维度是它的具有一个1D直径的阔度。最后，一种形成一个同轴结构的微沟槽用于噪声保护电磁干扰保护，并且一般延长到标准圆形微通道直径的3倍。
附图的简要说明
通过参考附图可以对本发明有更好的理解，在附图中：
图1示出了形成了一个十字形的电力微通道的典型断面，以及一个常用通道的俯视图；
图2示出了十字形或“+”形通道的顶部外部视图的通道的长度和宽度的定义；
图3示出了一个形成肘形或“L”形通道的一个可选断面-1；
图4示出了形成“U”形微通道的可选断面-2；
图5示出了形成双十字形通道的一种可选断面-3，它不基于环形圆形格式，或不以圆周或节圆直径为中心的形状；
图6示出了形成一个“E”形通道的可选断面-4，它不基于环形圆形格式，或不以圆周或节圆直径为中心的形状；
图7和图8示出了Manhttan互连方案；
图9和图10示出了一种可选防护沟槽；和
图11和图12示出了一种双防护沟槽。
实现本发明的最佳方式
发明人发现非圆形通道可以用于印刷电路板，并且有许多原因更适用。例如，非圆形通道可以采用“L”形断面，以连接隔离的电路板层上的两个电路轨迹焊点或接线端焊点，同时避开了层上的“L”形通道腿之间区域内的轨迹。可以用不同的方式使用其它非圆形通道，以适合于特定的电路轨迹布局。也希望设计非圆形的，但是与标准圆形通道相比具有相等总体直径的通道，因为它们需要较小的切除区。这是因为，圆形的周长比具有相等总体直径的其它形状的周长短。增大的圆周使得利用非圆形通道更为有利，因为非圆形通道的增大的周长提高了通道的电流通过能力。
此外，发明人发现通过使用围绕PCB周围或环绕一个元件或一组元件的周围的微刻沟槽可以将镀敷通孔法用于产生周边接地平面沟槽或外部屏蔽沟槽，并且可以为PCB的多个层上的接地轨迹和位于PCB上不同位置的多个元件提供适当的接地路径，或可以用于电磁干扰防护。这种技术可以用于适应密集轨迹PCB的可用空间，和独特形状的PCB。镀敷沟槽可以延伸穿过数个PCB层，并且可以不管板的形状沿板的边缘形成。沟槽结构也可以包围印刷电路板的特定区域，以对板的特定区域或特定元件实行电磁干扰防护。沟槽提供电磁干扰防护是由于它产生了一种同轴轨迹结构。如果使用一个单一沟槽，那么它形成一种同轴结构的局部外屏蔽。同轴结构的局部外屏蔽包括沟槽壁的镀层、接地平面和从沟槽开口边沿横向延伸的镀层唇部。镀层包裹沟槽开口的边沿，并且从开口横向延伸形成一个唇部。同轴结构是通过电路轨迹同轴延伸穿过由沟槽形成的外部屏蔽而完成的。
电流接地方案可以把整个层用作一个接地平面，这不必要地增大了板的厚度和重量，并且这样一个接地层通常需要用绝缘层在两侧绝缘。另一种方法是使用粘结在PCB层之间或粘结在PCB边缘上的接地条或接地杆。这需要更为困难的制造方法，并且更难使其连接到PCB所有层上的所有电路轨迹。
总之，可供选择的形状特征将改变微通道的特性，使其性能高于已知形状(环形)的性能，例如，卷曲或方形通道。对于本发明，三种设想形成了总称为微特征(Micro Features)的基础。这三个设想归类为断面电力微通道，1D-3D通道，和防护沟槽，现在对它们进行讨论。断面电力微通道
这种可供选择的微通道的性能上的基本差别在于，它具有比相等最大直径尺寸的传统环形或圆形微通道更大的电流通过能力。由于任何通道的电流通过能力取决于圆周壁的长度和导电介质壁厚度，因而较大的通道(孔)将具有与较小通道相比更大或更长的圆周。因此，结论是：较大的圆周(假设相同的导电介质厚度)将具有较大量的通过电流的导电介质。用于本专利申请目的的断面电力微通道是具有比在微通道的设计，成像或制造中利用相等最大直径的“环形或圆形”能够获得的更长或更大的圆周或通道边缘的通道。当用作一般连接通道用途时，通道的形状具有作为其主要维度的正常圆形微通道的相等直径。
当用作纯“电力构造”时，不需要应用正常通道最大维度。以这种方式，可以在PCB设计和制造中的所有电力和连接策略中使用通道。以下是在不受尺寸限制制约的电力连接策略中使用通道的几个实例。
电力微通道可以是任何具有不是环形或圆形形状的任何形状的通道，以产生比相等直径的圆形通道增大的圆周长度。例如，形状可以是星形，十字形，正方形，或任何比环形或圆形形状增大了圆周长度的不规则或卷曲形状。原则上电力微通道要根据一种圆形形状，其中它们可以具有以圆周或节圆直径为中心的波形形状，但是，电力微通道可以是不基于环形或圆形形状的不规则形状。即，微通道断面形状可以具有一种不基于环形圆周最大直径或圆形的不规则形状。微通道也可以是卷曲阶梯方形的。
非圆形形状也可以允许在一个给定层上有更多的轨迹连接到一个单一的通道，以便连接到其它层上的轨迹。由于增大的圆周提高了给定层的电流通过能力从而增大了可以互连的点的数量，使得这成为可能。此外，非圆形通道使得能够更容易地避开轨迹和元件。另一个重要特征是通过消除了圆形断面通道所固有的绕组特征而除去了在标准圆形断面通道上所见到的电感特性。电感特性的消除导致高速信号的更快的信号性能，因为标准圆形断面通道的电感特性倾向于减慢信号。非圆形形状也产生了更好的噪声敏感特性。1D-3D通道
1D-3D通道是电力断面微通道的一种可选形式。如果将标准或正常“环形”微通道考虑为1D通道或具有比率1.0的直径的通道，那么这里所述的通道全都是使用一个单一直径作为一个两个分量维度的通道的基本度量的通道构造。参考图2，维度之一是长度202，另一个是阔度或宽度200。长度可以是X或Y方向，或一个二维平面上的任何方向。宽度也是一样。因此，可以把具有1.0∶1.0的环形或圆形形状比率的一个通道考虑为一个正常微通道，并且不是本专利申请的对象。
1D-3D形状通道构造的好处在于，使用阔度(较小的维度)作为连接密度的限制因素，它可以定向。本专利申请将长度限制为3D，或三倍于阔度。将具有大于3D比率的通道考虑为“沟槽”，并将在下一部分中说明。参考图7和8，可以在Manhattan构造中使用2D和3D通道。这使可以把足够的尺寸(电流通过能力)的通道设置在没有环形焊点的电路轨迹内。环形通道以及环形通道焊点是PCB设计中的连接密度的限制因素。如果我们在设计中可以使用这种格式实现具有与正常通道相同或增大的电流通过能力的高密度连接，那么可以获得优于正常微通道设计和制造的结果。在光刻胶阶段可以获得以下的PCB制造优点。光刻胶需要特定的最小光刻胶面积粘附在铜表面。在微通道PCB的制造过程中，利用一个小面积的光刻胶使小通道成像。如果我们假设正常微通道具有1.0∶1.0的比率，那么我们可以假设在两个维度中有一个维度的比率大于1.0的任何通道将具有更大的光刻胶面积粘附在铜或其它导电可成像介质上，从而提高了产率。沟槽
微刻沟槽是利用具有非圆形或环形断面的微通道概念的第三种形式。沟槽是利用等离子或激光加工或其它方法除去中心线附近材料“微刻”出的缝隙。这种缝隙的深度大于一层。沟槽类似于前面所示的1D-3D通道格式。1D/3D通道与沟槽的不同之处在于长度，在本专利中将具有大于3.0∶1.0比率的通道称为沟槽。这并不意味这两种形成是不可互换的。存在着沟槽可能小于3D比率的例子，因此本发明必须考虑这种情况。沟槽可以用于电磁兼容屏蔽，但是这种技术可以用于所有已知的控制叠层互连解决方法中信号完整性的参考平面或屏蔽技术。可以把沟槽在PCB边缘上或PCB区内使用。沟槽可以用于所有PCB或特殊应用模块类型。它使信号特性大大提高，但是这是以潜在的低层数取得的，因而可以降低生产成本。
通过参考附图可以对本发明的各个方面的前提和细节有更清楚的了解。首先，参考图1，可以与标准现有技术的环形或圆形断面微通道104对比地观察电力非圆形断面微通道102。非圆形或“十字”形微通道的最大或主直径100等于标准现有技术圆形通道。这表明非圆形微通道具有一种以圆周或节圆直径为中心的波纹形状。也可以看到，“十字”或“+”形的微通道的周长大于标准圆形微通道的周长，因而如上所述提高了电流通过能力。参考图2，再次观察十字形微通道。图2示出了微通道的宽度200和长度202的定义。微通道的宽度200由切削装置的切削动作的阔度形成，微通道的长度202由切削装置的平移距离形成。第二长度204定义为切削装置沿其切削的中心线的平移距离。
参考图3和4，分别示出了一个“L”形和一个“U”形微通道。这些可选断面也是基于环形或圆形格式的。但是，参考图5和6，分别示出了一个“双十字”或“++”和一个“E”形微通道，它们不是基于环形或圆形格式，其中它们分别具有主直径500和600，和较小长度的次要直径502和602。
最后，图6A示出了一个具有等于在图1中示为主直径100的标准圆形断面微通道直径的阔度604的正方形微通道。
参考图7，示出了前面讨论的1D-3D微通道格式。1D微通道700代表具有圆形断面的标准微通道。2D微通道702具有阔度的次要直径704，和较长的主直径706，其中主直径是次直径的两倍。3D微通道708具有一个次直径710和一个较长的主直径712，其中主直径是次直径的三倍。参考图8可以看到利用2D-3D微通道格式的方式，图8示出了“Manhattan”(高密度，或大密度)连接策略800。2D-3D形微通道的一个优点是，利用阔度(次直径)作为连接密度的限制因素，它可以定向。利用2D-3D通道作为Manhattan策略部分使得足够尺寸(圆周或电流通过能力)的通道能够设置在较高密度(更紧密的间隔的)电路轨迹图形内，而无需环形接线端焊点或连接焊区。环形接线端焊片和环形通道可能限制轨迹或连接密度。如果在设计中使用Manhattan构造以实现具有相同或提高的电流通过能力的高密度连接，那么可以取得优于正常微通道设计和制造的结果。图8中示了Manhattan策略的一个第二实施例802，其中按照通道的形状稍微扩宽电路轨迹，以使通道中能够通过更大的电流。
参考图9-11，示出了一种新的防护沟槽方法。图9示出了一个印刷电路板900的拐角部分的俯视图，其中示出了沿电路板周边延伸的镀敷沟槽902。在这个优选实施例中，沟槽通道实际上是一个沿电路板边缘对准的加长的沟槽通道，但是沟槽可以是一系列对准排列的片段(未示出)。这个示例也示出了一个在周边内侧延伸的电磁兼容传感轨迹904(可以感测电磁干扰的电路轨迹)，和一个由沟槽定义的平行于所述沟槽延伸的局部外屏蔽。轨迹904用间断线表示，因为它被遮挡；但是这个轨迹是连续的。这种内部电磁兼容传感轨迹(传感电路轨迹)实现了同轴屏蔽方案，以及由镀敷沟槽建立接地路径的可能性。镀敷沟槽通道是通过沿希望的周边蚀刻一系列延伸到接地平面1000并且暴露出接地平面1000的加长沟槽通孔而产生的(参考图10)。但是，接地平面1000可以是任何固定在一给定电位的参考平面。对于图10中所示实施例，参考平面电位固定在对地电位。也应当指出，接地电位可以是TTL逻辑接地电位，或某种其它信号接地电位，机架接地电位，或某种其它参考接地电位。沟槽周边最好是连续的沟槽。然后，用导电材料连续层1006镀敷加长通孔的内壁1002和孔开口周围的边缘1004，从而提供了接地路径。防护沟槽的结构包括一个镀敷的微刻沟槽902。沟槽的镀层是沿沟槽的内壁1002连续延伸到接地平面1000。镀层包裹沟槽开口的边沿，并且从开口沿沟槽的嘴或开口周围的边缘1004横向延伸，形成一个唇部1008。接地平面1000和覆盖内壁1002的镀层，以及镀层唇部1008形成了有关电磁兼容传感内部导体轨迹904的局部同轴外屏蔽，从而产生了一种同轴屏蔽结构。
参考图11和图12，示出了具有同轴电磁兼容传感轨迹的双防护沟槽1200。这是上述防护沟槽的一种变化。这个实施例包括带有夹在其间的同轴电磁兼容传感轨迹1104(电路轨迹)的一个内部1100和一个外部1102沟槽通道。轨迹被示为间断的，因为被遮挡；但是轨迹实际上是连续的。这个实施例可以是与上述单防护沟槽完全相同的，只是具有为了进一步屏蔽和完全环绕电磁兼容传感轨迹的内部沟槽。由于结合了双防护沟槽的唇部结构1201，双防护沟槽提供了围绕电磁兼容传感轨迹的连续和完整的外部屏蔽。

Claims (26)

1.一种印刷电路板布线连接结构，用于连接多个电路轨迹层上的布线电路轨迹，所述多个布线电路轨迹层施加到多个印刷电路板层上，其间由印刷电路板层电绝缘，并且所述印刷电路板具有多层结构，其特征在于：
一个具有卷曲断面形状的通孔，通孔具有垂直延伸的内壁，其与多个布线电路轨迹交叉并且暴露出多个布线电路轨迹，并具有施加到内壁上的导电材料的镀层，该镀层电连接多个电路层上的暴露布线电路轨迹。
2.一种印刷电路板的电磁干扰屏蔽结构，用于屏蔽多个电路轨迹层上的布线电路轨迹，所述多个布线电路轨迹层施加到多个印刷电路板层上，其间由印刷电路板层绝缘，并且所述印刷电路板具有多层结构，其特征在于：
一个沟槽，其具有在一顶部印刷电路板层上的沟槽开口周围的边沿，所述沟槽延伸穿过多个印刷电路板层到达一个接地平面，暴露出所述接地平面，所述沟槽具有一个内壁，内壁带有施加到所述壁上的导电镀敷材料，所述沟槽具有两倍于所述沟槽阔度的长度，所述壁环绕印刷电路板的周边垂直地延伸，所述镀层电连接到所述暴露的接地平面，并且包裹并从所述边沿横向延伸形成一个唇部。
3.一种印刷电路板布线连接结构，用于连接多个布线电路轨迹，所述多个布线电路轨迹施加到多个印刷电路板层上，其间由印刷电路板层电绝缘，并且所述印刷电路板具有带有一个主表面的印刷电路板第一层，其特征在于：
一个第一布线轨迹，施加到所述主表面，具有一个带有一个穿透的第一通孔的第一接线端连接焊接区，所述第一通孔具有一种带有连续周边的卷曲形状的断面；
一个印刷电路板第一绝缘层，其形成在所述第一布线轨迹上，具有第二通孔，第二通孔具有和第一通孔相同断面的几何形状，与第一通孔垂直对准，并且延伸到第一接线端连接焊点暴露出所述第一连接焊点一部分；和
一个第二布线轨迹，其施加到印刷电路板第一绝缘层上，具有一个带有第三通孔的第二接线端焊接区，第三通孔具有与第一和第二通孔相同的几何形状并且与第一和第二通孔垂直对准，
其中所述第一、第二和第三通孔相邻并且用一种导电材料镀敷，形成一个具有卷曲断面的镀敷通孔，镀敷通孔与第一和第二接线端焊点垂直相交，并且通过第一和第二布线轨迹接线端连接焊点与镀敷通孔之间的连接而电连接第一布线轨迹和第二布线轨迹。
4.根据权利要求3所述的布线连接结构，其中第一通孔具有一种以一个标准单直径圆形断面微通道的圆周直径为中心并且完全包括在圆周直径限定的周边内的连续曲线断面形状。
5.根据权利要求4所述的布线连接结构，其中连续曲线断面是“U”形的。
6.根据权利要求4所述的布线连接结构，其中连续曲线断面是“L”形的。
7.根据权利要求4所述的布线连接结构，其中连接曲线断面是“+”形的。
8.根据权利要求3所述的布线连接结构，其中第一通孔具有一种以一个标准单直径圆形断面微通道的圆周直径为中心的并且延伸到圆周直径限定的周边之外的连续曲线断面形状。
9.一种印刷电路板参考平面结构，用于固定多个布线线路轨迹层的电位参考，所述多个布线线路轨迹层由多个印刷电路板层电绝缘并且所述印刷电路板具有一个带有一个主表面的印刷电路板第一层，其特征在于：
一个施加到所述主表面上的第一布线轨迹电路层；
一个形成在所述第一布线轨迹电路层上的第一印刷电路板绝缘层；
一个施加到第一印刷电路板绝缘层上的第一参考平面；
一个沟槽，其具有一个内壁，沟槽绕包围第一布线轨迹电路层的周边延伸，并且延伸穿过印刷电路板第一层，延伸穿过和暴露出第一布线轨迹电路层，延伸穿过第一绝缘层，并延伸到参考面暴露出所述参考平面；和
一个在内壁上的导镀敷层，将第一布线轨迹层连接到接地平面。
10.根据权利要求9所述的参考平面结构，其中周边包围第一布线轨迹电路层的一部分。
11.根据权利要求9所述的参考平面结构，其中参考平面固定到一个接地电位。
12.根据权利要求9所述的参考平面结构，其中参考平面固定到一个参考电压。
13.一种印刷电路板布线连接结构，用于连接多个布线电路轨迹，所述多个布线电路轨迹施加到多个印刷电路板层上，由印刷电路板层电绝缘，并且所述印刷电路板具有一个带有一个主表面的第一印刷电路板层，其特征在于：
一个第一布线电路轨迹，其具有施加到所述主表面的宽度，和具有一个带有与第一布线轨迹宽度相同宽度的第一接线端连接焊点，和具有一个带有一个主和一个次直径的第一通孔，其中次直径小于第一轨迹的宽度，主直径是加长的并且沿接线端连接焊点的方向定向；
一个形成在所述第一布线轨迹上的印刷电路板第一绝缘层，其具有一个第二通孔，第二通孔与第一通孔有相同几何形状和方向，并且与第一通孔对准和延伸到第一布线轨迹接线端连接焊点；和
一个施加到印刷电路板第一绝缘层的第二布线电路轨迹，其具有一个带有一个第三通孔的第二接线端连接焊点，第三通孔具有与第一通孔相同的几何形状并且与第一通孔对准，
其中所述第一、第二和第三通孔相邻，并用一种导电材料镀敷，形成一个镀敷通孔，其与第一和第二接线端连接焊点相交，并且通过第一和第二连接焊点与通孔之间的连接而电连接第一布线轨迹和第二布线轨迹。
14.根据权利要求13所述的布线连接结构，其中主直径至少大约为次直径的两倍。
15.根据权利要求14所述的布线连接结构，其中主直径至少大约为次直径的三倍。
16.一种印刷电路板布线连接结构，用于连接多个布线电路轨迹，所述多个布线电路轨迹施加到多个印刷电路板层上，由印刷电路板层电绝缘，并且所述印刷电路板具有一个带有一个主表面的第一印刷电路板层，其特征在于：
一个第一布线电路轨迹，其具有一个施加到所述主表面的第一宽度，和具有一个具有比第一宽度大的第二宽度的第一接线端连接焊点，并且具有一个带有一个主和一个次直径的第一通孔，次直径小于第二宽度，主直径大于第一宽度并且沿接线端连接焊点定向并在接线端连接焊点内；
一个形成在所述第一布线轨迹上的印刷电路板第一绝缘层，其具有一个第二通孔，第二通孔具有与第一通孔相同几何形状和方向并且与第一通孔对准并延伸到第一布线轨迹接线端连接焊点；和
一个施加到印刷电路板第一绝缘层上的第二布线电路轨迹，其具有一个带有一个第三通孔的第二接线端连接焊点，第三通孔与第一通孔有相同几何形状并且与第一通孔对准，
其中所述第一、第二和第三通孔相邻，并且用一种导电材料镀敷，形成一个镀敷通孔，该镀敷通孔与第一和第二接线端焊点垂直相交，并且通过第一和第二连接焊点与通孔之间的连接而电连接第一布线轨迹和第二布线轨迹。
17.一种连接多个布线电路轨迹的方法，所述多个布线电路轨迹施加到多个印刷电路板层上并且由印刷电路板层绝缘，其特征在于步骤：
把一个第一布线轨迹施加到一个第一印刷电路板层的主表面上，其中所述布线轨迹具有一个第一接线端连接焊点；
在所述第一布线轨迹上形成一个第一印刷电路板绝缘层；
在第一绝缘层上施加第二布线轨迹，所述轨迹具有垂直对准第一连接焊点的第二接线端连接焊点；
用切割装置垂直向下切割，穿过第一连接焊点、绝缘层和第二连接焊点，用一种一般为圆形图形的切割动作除去切割装置的轴中心线附近的材料；
在连续进行圆形图形的切割动作的同时横向移动切割装置，形成一种穿过第一和第二焊点和绝缘层的非圆形通孔，以定义一个内壁和暴露第一和第二接线端焊点；和
用一种导电材料镀敷内壁，通过在第一和第二接线端焊点与导电材料镀层之间建立的连接而电连接第一和第二布线轨迹。
18.根据权利要求17所述的连接多个布线轨迹的方法，切割是通过等离子融蚀切割的。
19.根据权利要求17所述的连接多个布线轨迹的方法，切割是用激光切割的。
20.一种接地和屏蔽多个布线电路轨迹的方法，所述多个布线电路轨迹施加在多个印刷电路板层上，由多个印刷电路板层绝缘，其特征在于：
将第一布线电路轨迹施加到一个第一印刷电路板层的主表面上，所述第一布线轨迹具有一个第一接地接线端引线；
在所述第一布线轨迹上形成一个第一印刷电路板绝缘层；
在第一印刷电路板绝缘层上形成一个接地平面；
用一种切割装置以一种一般为圆形图形的切割动作垂直向下切割，穿过第一印刷电路板层和第一绝缘层，除去一个轴心线附近的材料，到达足以超过第一布线轨迹的深度并延伸到接地平面；
在连续进行圆形图形的切割动作的同时横向移动切割装置，形成沟槽，沟槽延伸以形成绕具有暴露出第一接地接线端引线和接地平面的内壁的第一布线轨迹的部分的周边；和
用一种导电材料镀敷沟槽通孔的内壁，将第一轨迹电连接到接地平面。
21.一种印刷电路板的电磁干扰屏蔽结构，用于屏蔽由印刷电路板层电绝缘的多个布线电路轨迹，其特征在于：
一个印刷电路板，其具有多个布线轨迹电路层和多个夹在其间的印刷电路板绝缘层，并且具有多个印刷电路板边缘和一个接地平面；和
一个第一沟槽，其具有一个内壁，并且平行于由电路板边缘定义的周边内的电路板边缘延伸，包围印刷电路板布线电路轨迹，和延伸穿过印刷电路板各层，延伸到接地平面，暴露出所述接地平面；和
一种施加到内壁上的导电镀敷材料，穿过并电连接到暴露出的接地平面，为印刷电路板提供至少是一个局部周边屏蔽。
22.根据权利要求21所述的电磁干扰屏蔽结构，其中周边包围印刷电路板的一部分。
23.根据权利要求21所述的电磁干扰屏蔽结构，进一步的特征在于：
一个具有一个内壁的第二沟槽，并完全在一个由第一沟槽定义的外周边内并平行于它延伸，延伸穿过印刷电路板层，并延伸到接地平面暴露出所述接地平面，
其中第二沟槽的内壁用一种导电材料镀敷，导电材料施加到内壁，穿过并电连接到暴露出的接地平面的，以提供双沟槽屏蔽。
24.根据权利要求21所述的电磁干扰屏蔽结构，进一步的特征在于：
一个导电材料的电磁兼容传感轨迹完全在一个由第一延长通孔定义的外周边内且平行于它延伸，并且设置在沟槽通孔延伸穿过的电路板绝缘层之间。
25.一种电磁干扰屏蔽结构，用于屏蔽由印刷电路板层电绝缘的多个布线轨迹层，其特征在于：
一个印刷电路板，其具有多个布线轨迹电路层和多个夹在其间的印刷电路板绝缘层，并且具有一个接地平面层，所有各层相互叠加粘合；
一个第一沟槽，带有在印刷电路板的顶层的沟槽开口附近的连续边缘，所述沟槽围绕印刷电路板的周边延伸；
一个施加到沟槽内壁上的导镀敷层，延伸并且电连接到接地平面，和延伸以包裹到边缘上，并且从所述边缘横向延伸形成一个唇部；和
一个电磁兼容传感轨迹，同轴延伸穿过沟槽内壁、镀敷唇部和接地平面定义的局部外屏蔽。
26.根据权利要求25所述的电磁干扰屏蔽结构，进一步的特征在于：
一个第二沟槽，其具有在印刷电路板的顶层上的沟槽开口附近的连续边缘，所述沟槽具有一个内壁，并且所述沟槽平行于第一沟槽绕第一沟槽内的周边延伸；和
一个导镀敷层，施加到沟槽内壁上，延伸并且电连接到接地平面，延伸以包裹到边缘上，并从所述边缘横向延伸形成一个与第一唇部结合的第二唇部，
其中电磁兼容传感轨迹同轴地延伸穿过一个由第一和第二沟槽内壁、第一和第二镀层唇部和接地平面定义的外屏蔽。
CN998107409A 1998-09-10 1999-09-07 非圆形微通道 Expired - Fee Related CN1133240C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9973098P 1998-09-10 1998-09-10
US60/099,730 1998-09-10

Publications (2)

Publication Number Publication Date
CN1317163A CN1317163A (zh) 2001-10-10
CN1133240C true CN1133240C (zh) 2003-12-31

Family

ID=22276347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN998107409A Expired - Fee Related CN1133240C (zh) 1998-09-10 1999-09-07 非圆形微通道

Country Status (16)

Country Link
EP (1) EP1127387B1 (zh)
JP (1) JP2002525854A (zh)
KR (3) KR20010086372A (zh)
CN (1) CN1133240C (zh)
AU (2) AU5812099A (zh)
BR (1) BR9913588A (zh)
CA (1) CA2343445A1 (zh)
DE (1) DE69934814T2 (zh)
EA (1) EA003157B1 (zh)
ES (1) ES2281188T3 (zh)
HK (1) HK1042780A1 (zh)
IL (1) IL141826A0 (zh)
NO (1) NO20011219L (zh)
PL (1) PL346561A1 (zh)
TR (1) TR200100713T2 (zh)
WO (2) WO2000016443A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052532C2 (de) * 2000-10-23 2002-11-14 Conducta Endress & Hauser Leiterplatte mit einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals sowie Verwendung der Leiterplatte
KR20030053466A (ko) * 2001-01-24 2003-06-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 기판 위에 트랙을 제조하는 방법
DE10219388A1 (de) * 2002-04-30 2003-11-20 Siemens Ag Verfahren zur Erzeugung einer Grabenstruktur in einem Polymer-Substrat
US8129628B2 (en) 2005-10-31 2012-03-06 Sharp Kabushiki Kaisha Multilayer wiring board and method for manufacturing multilayer wiring board
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
DE102009019782A1 (de) 2009-05-02 2010-11-04 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung von durchkontaktierbaren Leiterplatten
JP2011061021A (ja) * 2009-09-10 2011-03-24 Kyokutoku Kagi Kofun Yugenkoshi 非円柱ビア構造及びこのビア構造を有する伝熱促進基板
US8488329B2 (en) 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
US8748750B2 (en) 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
EP2943980B1 (en) * 2013-01-09 2020-08-19 NXP USA, Inc. Electronic high frequency device
KR102128508B1 (ko) * 2013-10-08 2020-06-30 엘지이노텍 주식회사 인쇄회로기판
KR101507268B1 (ko) * 2014-01-10 2015-03-30 (주)인터플렉스 연성회로기판의 그라운드 확장 구조
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
FR3077158B1 (fr) * 2018-01-25 2021-02-26 Commissariat Energie Atomique Puce electronique a face arriere protegee par une structure de fragilisation amelioree
ES2884900T3 (es) * 2018-06-13 2021-12-13 Airbus Operations Slu Procedimiento para instalar cables impresos en sistemas colectores de cables para aeronaves, y elemento compuesto con un sistema colector de cables integrado
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
KR102653023B1 (ko) 2019-03-12 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
JP7254930B2 (ja) 2019-03-12 2023-04-10 アブソリックス インコーポレイテッド パッケージング基板及びこれを含む半導体装置
WO2020204473A1 (ko) 2019-03-29 2020-10-08 에스케이씨 주식회사 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
KR20220003342A (ko) 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA939831A (en) * 1969-03-27 1974-01-08 Frederick W. Schneble (Jr.) Plated through hole printed circuit boards
US5347086A (en) * 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5401912A (en) * 1993-06-07 1995-03-28 St Microwave Corp., Arizona Operations Microwave surface mount package
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
EP0916237B1 (de) * 1996-07-31 2001-01-17 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component

Also Published As

Publication number Publication date
DE69934814T2 (de) 2007-10-11
EP1127387A1 (en) 2001-08-29
TR200100713T2 (tr) 2001-10-22
IL141826A0 (en) 2002-03-10
KR100455021B1 (ko) 2004-11-06
WO2000016443A1 (en) 2000-03-23
EP1127387B1 (en) 2007-01-10
JP2002525854A (ja) 2002-08-13
NO20011219D0 (no) 2001-03-09
AU5812099A (en) 2000-04-03
WO2000014771A2 (en) 2000-03-16
KR20030074544A (ko) 2003-09-19
EA200100329A1 (ru) 2001-10-22
EP1127387A4 (en) 2004-05-26
KR20010086372A (ko) 2001-09-10
HK1042780A1 (en) 2002-08-23
BR9913588A (pt) 2001-06-05
PL346561A1 (en) 2002-02-11
NO20011219L (no) 2001-05-04
ES2281188T3 (es) 2007-09-16
AU5820999A (en) 2000-03-27
CA2343445A1 (en) 2000-03-23
KR20030074545A (ko) 2003-09-19
CN1317163A (zh) 2001-10-10
EA003157B1 (ru) 2003-02-27
DE69934814D1 (de) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1133240C (zh) 非圆形微通道
US6713685B1 (en) Non-circular micro-via
US7402758B2 (en) Telescoping blind via in three-layer core
CN101060757B (zh) 用于形成无残余印刷电路板的工艺及其形成的印刷电路板
DE69533489T2 (de) Halbleiterpackung mit einem Mehrschichsubstrat
CN102835196B (zh) 多层印刷电路板的改进的反钻
US20080173476A1 (en) Embedded waveguide and embedded electromagnetic shielding
WO2011046479A1 (en) Printed circuit board
US20020020896A1 (en) Electronic component device and method of manufacturing the same
US5142775A (en) Bondable via
CN110999552A (zh) 印刷电路板
CN101442879B (zh) 线路板及其导电通孔结构
US7332805B2 (en) Electronic package with improved current carrying capability and method of forming the same
CN110392482A (zh) 电路板
US4791238A (en) High-density wired circuit board using insulated wires
CN109803494B (zh) 电路板及其制造方法
JP2007214568A (ja) 回路基板構造
US6441319B1 (en) Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
WO2021200820A1 (ja) 印刷配線板およびその製造方法
CN85105842A (zh) 多层印刷线路板
US11871510B2 (en) Circuit board having complementary signal conducting patterns
JPH04306506A (ja) フラットケーブル
MXPA01002472A (en) Non-circular micro-via
JP2021119590A (ja) 印刷配線板及び印刷配線板の製造方法
CN116113148A (zh) 一种电路板的制造方法、电路板和通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee