KR20030074545A - 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법 - Google Patents

인쇄회로기판용 이엠아이 차폐구조 및 차폐방법 Download PDF

Info

Publication number
KR20030074545A
KR20030074545A KR10-2003-0058610A KR20030058610A KR20030074545A KR 20030074545 A KR20030074545 A KR 20030074545A KR 20030058610 A KR20030058610 A KR 20030058610A KR 20030074545 A KR20030074545 A KR 20030074545A
Authority
KR
South Korea
Prior art keywords
pcb
trench
layer
ground plane
wall
Prior art date
Application number
KR10-2003-0058610A
Other languages
English (en)
Other versions
KR100455021B1 (ko
Inventor
마틴 에이. 코톤
Original Assignee
비아시스템즈 그룹 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비아시스템즈 그룹 아이엔씨 filed Critical 비아시스템즈 그룹 아이엔씨
Publication of KR20030074545A publication Critical patent/KR20030074545A/ko
Application granted granted Critical
Publication of KR100455021B1 publication Critical patent/KR100455021B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Multi-Conductor Connections (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 인쇄회로기판 층에 적용되며 PCB 층에 의해 그들 사이에 전기적으로 고립된 다수의 회로 트레이스 층위에 있는 배선 회로 트레이스를 차폐(shielding)하기 위한 PCB용 EMI(Electro-Magnetic Interference) 차폐구조 및 차폐방법에 관한 것이다.
본 발명은 한다.

Description

인쇄회로기판용 이엠아이 차폐구조 및 차폐방법{EMI Shielding Structure and Method for a Printed Circuit Board}
본 발명은 인쇄회로기판(PCB)용 EMI 차폐구조 및 차폐방법에 관한 것으로, 특히 인쇄회로기판 층에 적용되며 PCB 층에 의해 그들 사이에 전기적으로 고립된 다수의 회로 트레이스 층위에 있는 배선 회로 트레이스를 차폐(shielding)하기 위한 PCB용 EMI(Electro-Magnetic Interference) 차폐구조 및 차폐방법에 관한 것이다.
PCB 설계의 목표는 항상 기능성과 부품 용량을 증가시키는 것이다. 대부분 PCB의 시작 이후에 엔지니어들은 더욱더 많은 기능성과 이로 인해 더 많은 상호접속 트레이스(trace)를 부가하려고 노력해왔다. 이들 트레이스는 일측에서 타측으로 그리고 층에서 층으로 뻗어 있으며, 이런 방식으로 능동 전자소자들 사이에 상호접속을 형성한다. PCB는 그동안 많은 대체 재료와 공정에 의해 만들어져 왔다. 대부분 공통적인 재료는 글래스 에폭시를 베이스로 하는 라미네이트로서, PCB 구조는 단면, 양면, 다층(2층 이상) 구조로 되어 있다. 층 사이의 상호접속 매체는 PCB의 층들을 통하여 기계 드릴로 드릴링하여 개별 층위에 있는 동(Cu) 상호접속 랜드(land)를 노출시켜서 만들어진다. 그후 PCB는 도금용액을 통과하며 각종 층들이 천공된 스루홀(through hole)의 내부 표면에 형성된 도금 또는 부착된 동에 의해 접속된다. 이러한 층들 사이를 상호접속하는 천공된 도금 배럴(barrel)은 소위 "비어(via)"라고 불린다.
대부분 명백한 물리적인 특징은 상부 또는 하부에서 볼 때 비어는 라운드 형태로 이루어져 있다는 것이다. 이는 "드릴링"에 의해 형성되기 때문이다. 라미네이트를 통해 구멍을 천공하면 라운드 또는 원형의 홀이 만들어지게 된다. 구멍 천공은 "드릴(drill)"을 사용하여 천공하는 드릴링 머신이나, 라운드 또는 원형 구멍을 만들기 위해 중심선 주위를 회전하거나 또는 절단하여 중심선 주위에 있는 물질을 제거해버리는 기계장치에 의해 수행된다. 드릴의 작용은 절단(cutting)의 하나이다.
상기한 바와 같이 더욱더 많은 상호접속 트레이스가 회로로서 요구되어 왔고 따라서 PCB의 복잡성은 증가될 것이다. 이것은 물론 비어의 사이즈 감소와 비어 수의 증가를 유도해왔다. 새로운 더 작은 비어를 "마이크로 비어(micro via)"라고 부르며 이는 블라인드(blind) 현상을 대표한다. 블라인드 비어(blind via)는 PCB를 통하여 완전히 통과할 수 없고 어떤 미리 설정된 층 깊이에서 정지하는 비어를 말한다. 더 작은 비어 사이즈는 트레이스 사이에 있는 트레이스들과 간섭을 일으키지 않고 다른 층의 랜드와 정렬하도록 터미널 상호접속이 위치 설정될 수 있는 주어진 층의 포인트(point)를 감소시키는 트레이스 밀도의 증가에 기인하여 요구된다.
만약 비어가 점유하는 단면 지역이 감소되는 경우 비어를 이용하는 능력은 유사하게 더 커진다. 그러나, 비어 사이즈의 감소는 마이크로 비어의 기계적인 드릴링이 거의 상업적으로 끝났다는 것을 의미한다. 몇가지의 대체 프로세스로서 소위 레이저 제거 및 플라즈마 제거 방법이 나타났다. 물질 제거는 레이저 광 펄스 또는 플라즈마 처리의 전기화학적 반응이다. 그것은 컷팅 작용 또는 처리가 아니다. 그러나, 유사한 방식의 제거는 중심선을 둘러싸는 물질을 제거한다.
이러한 제거는 어떤 방법이 사용될지라도 기본적으로 원형 구멍을 만드는 것에 의해 기계적인 드릴링과 우열을 다툰다. 이렇게 제거된 라운드형 구멍은 중심선 주위의 물질 제거로 인하여 "드릴링"으로 종종 기술되며, 따라서 용어는 마이크로 비어 드릴링(Micro via drilling)이라 한다. 이 라운드형 구멍은 라운드형 또는 원형 구멍의 생성에 기초한 성능 레벨, 즉 전류운반용량, 저항 및 인덕턴스를 갖는다. 예를들어, 블라인드 비어는 비어의 배럴보다 더 짧은 길이를 갖기 때문에 스루홀보다 더 낮은 인덕턴스를 가지나, 그것의 전류운반용량은 구멍의 직경과 이에 따른 원주가 동일하기 때문에 변경되지 않는다. 따라서, 비어의 전류운반용량은 트레이스 랜드와 비어 사이의 상호 접속점에서 원주 길이와 도전 매체 두께에 따라 영향을 받는다.
종래의 원형 프로파일 마이크로 비어는 몇가지 문제가 있다. 예를들어, 밀도가 높은 다층 PCB가 이용될 때 엄청난 양의 트레이스와 상호접속이 필요하다. 원형 비어는 원형 구멍에 필요한 컷팅 영역으로 인하여 다중 층을 통하여 연장될 때 비어가 트레이스 또는 부품을 피해야하는 경우 제한하는 특징이 될 수 있다. 또한, 원형 비어의 전류운반용량은 비어의 전류운반용량이 내벽에 적용된 도금의 두께와 원주의 인자이기 때문에 제한된다.
이 인자는 또한 동일한 비어에 접속될 단일층 위의 다중 트레이스를 갖는 능력에 영향을 미친다. 그 이유는 접촉점 사이의 거리가 너무 짧아서 따라서 이들 점에서 비어의 전류운반용량 또는 주어진 랜드 또는 PCB 층의 상호접속 밀도를 초과하게 된다. 종래의 표준 원형 프로파일 마이크로 비어는 또한 인덕턴스를 야기하는 비어를 통한 전자 흐름에 영향을 미치는 원형 비어의 나선 현상으로 인하여 특징적인 인덕턴스 성질을 갖는다. 인덕턴스 특징은 신호 속도를 낮추고 잡음 감소성을 증가시키는 경향을 나타낸다.
마이크로-비어로 분류될 수 있는 스루홀은 절연층이 2개의 도전성 면의 일부를 노출시키는 접촉 스루홀을 갖는 경우 절연층에 의해 분리되는 2개의 도전성 층을 연결시키기 위해 비 유기 실리콘 베이스 반도체 장치에 이용된다. 이러한 스루홀 실시예는 하나의 도전성 층이 스루홀을 통하여 밑으로 계속 연장되어 전기적으로 2 층을 연결하는 경우이다.
반도체 비어 기술은 상이한 목적을 가지며 따라서 상이한 구조를 가지나, 비교를 위해 비어 기술(스루홀을 이용하는 전기적 상호접속)을 토론할 때 언급할 가치가 있다. 반도체 비어인 경우 제1도전층은 스루홀의 벽을 실제로 따르며 제2층의 노출된 영역을 넘어 계속하여 블라인드 비어로 설명될 수 있는 것을 형성하는 제2층과 계속적인 접촉상태를 유지한다. 그러나, 비어를 형성하는 프로세스는 재료가 중심선 주위에서 제거되고 어떤 도금구조도 없는 프로세스와 상이하다.
이러한 반도체 예에서 스루홀은 반도체의 제1도전층의 연속으로 채워진다. 반도체 설계에 이용되는 스루홀 구조는 PCB에 이용되는 스루홀 또는 마이크로 비어와 다르다. 먼저, PCB용 마이크로 비어는 내부 도전성 도금을 통과하여 넘어서 그들을 노출시킴에 의해 다수의 회로 트레이스 터미널 랜드 또는 패드를 상호 접속시키는 반면에 반도체 스루홀 구조는 2층의 도전성 매체를 분리시키는 절연층을 통하는 구멍구조이다. 이러한 상호접속은 제2층과 접촉을 이루는 스루홀을 통하여 1 도전성 매체층으로 연속적으로 연장함에 의해 이루어진다. 비어에 의해 이루어지는 노드에 대한 다수의 상호접속은 그것이 PCB 비어인 이상 반도체 환경에 대한 목표는 아니다.
반도체 비어에 관한 특별한 이슈는 스루홀의 개구 외륜 주위에 있는 영역에 특히 열 및 기타 스트레스에 의한 비어 구조의 전기적인 고장이다. 이것은 도전성 매체층이 스루홀을 통하여 연장을 시작하는 경우이며, 이점에서 매체층은 더 얇게 되는 경향이 있기 때문에 고장이 발생한다. 이 문제는 작은 영역에 스트레스가 집중되기 때문이다. 반면에 PCB에서 비어에 대한 이슈는 상호접속의 밀도로서, 전류운반용량과 더 좋은 전압강하에 관한 것이기 때문이다.
본 발명은 상기한 문제를 고려하여 개발되었다.
본 발명의 목적은 인쇄회로기판 층에 적용되며 PCB 층에 의해 그들 사이에 전기적으로 고립된 다수의 회로 트레이스 층위에 있는 배선 회로 트레이스를 차폐하기 위한 PCB용 EMI(Electro-Magnetic Interference) 차폐구조 및 차폐방법을 제공하는 데 목적이 있다.
도 1은 종래의 비어를 따라 십자(cross)를 형성하는 파워 마이크로-비어의 전형적인 프로파일의 평면도를 나타낸다.
도 2는 십자 또는 "+"형 비어를 사용하는 상부 외관도에서 비어의 길이와 폭의 정의를 나타낸다.
도 3은 엘보 또는 "L"형 비어를 형성하는 대체 프로파일-1을 나타낸다.
도 4는 "U"형 마이크로 비어를 형성하는 대체 프로파일-2를 나타낸다.
도 5는 라운드형 원형 포맷에 기초하지 않고 형상이 원형 직경의 원주 또는 피치에 중심을 두지 않은 이중 십자 마이크로 비어를 형성하는 대체 프로파일-3을 나타낸다.
도 6은 라운드형 원형 포맷에 기초하지 않으며 형상이 원 직경의 원주 또는 피치에 중심을 두지 않은 "E"형 마이크로 비어를 형성하는 대체 프로파일-4를 나타낸다.
도 7 및 도 8은 맨하튼 상호접속 전략(Manhattan Interconnect Strategy)을 나타낸다.
도 9 및 도 10은 각각 보호 트렌치 구조를 이루면서 본 발명에 따른 인쇄회로기판용 EMI 차폐구조를 나타내는 평면도 및 도 9의 10-10선 단면도를 나타낸다.
도 11 및 도 12는 각각 이중 보호 트렌치 구조에 대한 평면도 및 도 11의 12-12선 단면도를 나타낸다.
상기 목적을 달성하기 위하여, 본 발명은 인쇄회로기판(PCB) 층에 의해 전기적으로 고립된 다수의 배선 회로 트레이스 층을 차폐시키기 위한 인쇄회로용 EMI 차폐구조에 있어서, 다수의 배선 회로 트레이스 층과 다수의 PCB 절연층을 그들 사이에 구비하며 다수의 PCB 에지와 접지면을 갖는 인쇄회로기판(PCB); 내측벽을 구비하며 상기 PCB 배선 회로 트레이스를 둘러싸는 기판 에지에 의해 정의되는 외주 내에 기판 에지와 병렬로 연장되고 PCB 층을 통하여 접지면에 연장되어 접지면을 노출시키는 제1트렌치; 및 내측벽 상부에 적용되어 노출된 접지면에 전기적으로 연결하여 PCB에 적어도 부분적으로 외주 차폐를 제공하는 전기적 도전성 도금물질을 포함하는 것을 특징으로 하는 PCB용 EMI 차폐구조를 제공한다.
비원형 비어를 드릴링하는 방법은 레이저 제거 또는 플라즈마 제거와 같은 처리에 의해 중심선 주위의 물질을 절단 또는 제거하는 것에 의해 이루어진다. 이런 종류의 중심선 주위의 물질을 제거하는 것은 때때로 상기한 바와 같이 물질의 제거로서 언급되며 측방향 운동은 비원형 패턴을 만든다.
본 발명은 3가지 형태, 즉 포선(包旋)형 서클(convoluted circle) 또는 스퀘어, 깊이가 직경의 3배까지 길게 연장된 비어, 및 트렌치형 비어(trench via)로 이러한 비원형 방법을 이용한다. 포선형 서클 또는 비원형 비어는 프로파일 파워 마이크로-비어(Profile Power Micro-via)이다. 프로파일 비어는 라운드형 또는 원형 형식 이상으로 원주의 길이를 증가시키도록 라운드형 또는 원형 이외의 어떤 형상을 갖는다. 프로파일 비어는 원주 또는 피치 서클 직경에 중심을 둔 비원형 파형형상 또는 라운드형 또는 원형 형상에 기초하지 않은 불규칙적인 형상을 가질 수 있다. 3 직경(Three Diameter) 비어 또는 1-3D 비어는 2가지 부품 치수를 갖는 스루홀로서, 하나의 메이저 치수가 1-3D 길이이고 다른 중요하지 않은 치수가 1D 직경의 폭이다. 끝으로 동축 구조를 형성하는 마이크로 밀 트렌치는 잡음 보호 EMI 보호에 사용되며 표준 원형 마이크로-비어의 직경에 3배 이상 더 길게 되어 있다.
본 발명자는 비원형 비어는 PCB에 편리성을 제공하며 많은 이유로 바람직하다는 것을 발견하였다. 예를들어, 비원형 비어는 분리된 회로기판층에 있는 2개의 회로 트레이스 랜드 또는 터미널 패드를 접속시키기 위하여 또한 층위에 있는 "L"형 비어의 다리 사이에 영역내에서 트레이스를 피하는 경우에 "L"형 단면을 채용한다. 다른 비원형 비어는 특별한 회로 트레이스 설계에 적합하게 다른 방법으로 사용될 수 있다. 또한, 비어의 설계는 비원형 그러나 표준 원형 비어와 비교하여 동등한 전체 직경을 갖도록 비어를 설계하는 것이 그들은 더 적은 컷팅 영역을 필요로 하기 때문에 바람직하다. 이것은 서클의 원주가 동등한 전체 직경을 갖는 어떤 형상보다 작기 때문이다. 비원형 바이어스의 원주가 증가되면 비어의 전류운반용량이 증가하기 때문에 원주의 증가는 비원형 비어의 이용을 유익하게 한다.
더욱이 도금된 스루홀 방법이 적용되어 이용될 때 PCB의 외주나 부품 또는 부품 세트를 둘러싸는 외주 주위의 마이크로 밀 트렌치를 사용함에 의해 외주 접지면 트렌치 또는 외측 차폐 트렌치를 형성하며, PCB의 다층에 접지 트레이스 및 PCB의 각종 위치에 설정된 다중 부품에 대하여 적당한 접지 경로를 제공하거나 또는 EMI 보호에 이용될 수 있다는 점을 발견하였다. 이러한 기술은 조밀하게 밀집된PCB 및 독특한 형상의 PCB에 유용한 공간을 확보하는데 유용하다. 도금된 트렌치는 몇 개의 PCB층을 통하여 연장될 수 있으며 기판의 형상에 관계없이 기판 에지를 따라 형성될 수 있다.
트렌치 구조는 기판 또는 특정한 부품의 특정한 영역의 EMI 보호를 위하여 PCB의 어떤 영역을 둘러싸도록 형성될 수 있다. 트렌치는 동축의 트랙 구조를 형성하므로 EMI 보호 역할을 할 수 있다. 만약 단일 트렌치가 사용되는 경우 그것은 동축 구조에 대한 부분적인 외측 차폐를 형성한다. 동축 구조의 부분적인 외측 차폐는 트렌치의 벽 도금, 접지면 및 트렌치의 개구 주변의 둘레로 측방향으로 연장된 도금 립(lip)으로 구성된다. 도금부분은 트렌치의 개구의 둘레 주변을 둘러싸며 립을 형성하는 개구로 측방향으로 연장되어 있다. 동축 구조는 트렌치에 의해 형성되는 외측 차폐를 통하여 동축으로 연장되는 회로 트레이스에 의해 완성된다.
전류 접지 방법은 기판의 두께와 무게를 불필요하게 증가시키는 접지면에 전체 층을 바치며 이러한 접지층은 항상 절연층에 의해 어떤 측면을 분리시키는데 필요하다. 다른 방법은 접지 스트립을 이용하거나 또는 PCB의 층들 사이에 본딩되거나 또는 PCB의 에지에 본딩된 접지바를 이용하는 것이다. 이것은 더욱더 어려운 제조공정을 요구하며 접지 스트립은 PCB의 모든 층에 대하여 모든 회로 트레이스에 접근하는 것을 매우 어렵게 만든다.
요약하면 대체되는 형상 특징은 예를들어, 포선형 또는 사각형 비어로서 주지된 형상(라운드형) 성능 이상으로 증가시킴에 의해 마이크로 비어의 성능을 변경시킬 것이다. 3가지 아이디어는 본 발명에 대한 마이크로 특징으로서 집합적으로알려진 것에 기초를 형성한다. 이들 3가지 아이디어는 프로파일 파워 마이크로 비어, 1D-3D 비어 및 보호 트렌치로 분류되며 이하에 설명된다.
프로파일 파워 마이크로 비어
이 대체 마이크로 비어에 대한 성능의 기본적인 차이는 그것이 동등한 최대 직경 치수를 갖는 전통적인 라운드형 또는 원형 마이크로 비어 보다 더 큰 전류 운반용량을 갖는 다는 것이다. 임의의 비어의 전류운반용량은 원주 벽 길이 및 도전매체의 벽 두께에 따라 결정되므로 비어(구멍)가 더 커지면 더 작은 경우에 비하여 더 크거나 더 긴 원주를 갖는다. 따라서, 결론적으로 원주가 커지면(도전매체 두께가 동일한 것으로 가정한다) 전류를 운반하는 도전매체의 양은 더 커지게 된다.
이러한 특허 응용 목적을 위한 프로파일 파워 마이크로 비어는 마이크로 비어의 설계, 묘사 또는 제조시에 동등한 최대 직경의 라운드형 또는 원형 형상을 이용하여 얻어질 수 있는 것보다 더 길거나 더 긴 비어 에지 또는 원주를 갖는 비어이다. 규칙적인 상호접속 비어 형성에 사용될 때 비어의 형상은 그것의 메이저 치수로서 정상적인 원형 마이크로 비어와 동등한 직경을 갖는다.
순수 "파워 구성"에 사용될 때 정상적인 비어 최대 치수는 적용될 필요 없다. 이러한 방식으로 비어는 PCB 설계와 제조시에 상호접속 전략 및 모든 파워에 사용될 수 있다. 다음은 사이즈 구속에 제한되지 않는 파워 상호접속 전략에 비어를 사용하는 몇가지 예이다.
프로파일 파워 마이크로 비어는 동일한 직경의 원형 비어 이상으로 원주길이를 증가시키도록 라운드형 또는 원형 이외의 임의의 형상을 갖는 어떤 비어도 될수 있다. 그 형상은 라운드형 또는 원형 포멧 이상으로 원주의 길이를 증가시킬 수 있는 예를들어, 별, 십자, 사각형 또는 임의의 비규칙적이거나 포선형 형상을 이룰 수 있다. 원리적으로는 프로파일 파워 마이크로 비어는 그들이 원주 또는 피치 서클 직경에 중심을 둔 웨이브형 형상을 갖는 다는 점에서 원형 포맷에 기초를 두고 있으나, 파워 마이크로 비어는 라운드형 또는 원형 포맷에 기초하지 않은 불규칙적인 형상이 될 수 있다. 즉, 마이크로 비어의 단면 형상은 라운드형 원주를 갖는 최대 직경 또는 원형 형상에 기초하지 않은 불규칙적인 형상을 갖는다. 마이크로 비어는 또한 포선형의 계단모양 사각 패턴으로 이루어질 수 있다.
또한, 비원형 형상은 다른 층에 있는 트레이스를 연결하도록 주어진 층에 있는 더 많은 트레이스가 단일 비어에 접속하는 것을 가능하게 한다. 이것은 원주가 증가하여 상호접속 가능한 포인트 수를 증가시키기 때문에 주어진 층에서 전류운반용량의 증가에 따라 가능하게 된다. 더욱이 비원형 비어는 트레이스와 부품이 좀더 쉽게 피할 수 있게 해준다. 다른 중요한 특징은 원형 프로파일 비어에 고유한 코일 현상을 제거함에 따라 표준 원형 프로파일 비어 설계와 같이 인덕턴스 특징을 제거하는 것이다. 표준 원형 프로파일 비어의 인덕턴스 특징이 신호를 느리게 하는 경향을 갖기 때문에 인덕턴스의 제거는 고속 신호에 대하여 더 빠른 신호 성능을 야기한다. 또한, 우수한 잡음 감응성 성능이 비원형 포맷으로부터 얻어진다.
1D-3D 비어
1D-3D 비어는 파워 프로파일 마이크로 비어의 대체 형상이다. 만약 표준 또는 정상 "라운드형" 마이크로 비어가 1D 비어 또는 비 1.0의 직경을 갖는 비어로서고려된다면, 여기에서 언급하는 상기 비어는 2 부품 치수의 비어에 대해 치수를 갖는 베이스로서 단일 직경을 사용하는 모든 비어 구성이다. 도 2를 참고하면 치수 중의 하나는 길이(202)이고 다른 하나는 폭(200)이다. 길이는 2차원 평면의 X 또는 Y 방향 또는 임의의 방향으로 될 수 있다. 동일하게 폭에 대해서도 적용된다. 따라서, 라운드 또는 원형 형상 비가 1.0 : 1.0인 비어는 정상 마이크로 비어로 간주되고 이 특허출원에 해당되지 않는다.
1D-3D 형상 비어 구성에 대한 잇점은 상호접속 밀도에 대한 제한요소로서 폭(더 작은 치수)을 사용하여 방향성이 있다는 점이다. 길이는 이 특허출원에서 폭의 길이에 3배 또는 3D로 제한된다. 3D 이상의 비를 갖는 비어는 트렌치로 고려되며 다음에 설명된다. 도 7 및 도 8을 참고하면 맨하튼 구성에 사용되는 2D 및 3D 비어의 사용이 가능하다. 이는 충분한 사이즈(전류운반용량)의 비어가 라운드 패드 없이 회로 트레이스 트랙 내에서 대체될 수 있게 한다. 라운드 비어 및 라운드 비어 패드는 PCB 설계시에 상호접속 밀도를 제한하는 요소이다.
만약 우리가 정상 비어와 같이 동일하거나 증가된 전류운반용량을 갖는 고밀도 상호접속을 실현하기 위해 설계시에 이 포맷을 사용하는 경우 정상적인 마이크로 비어 설계 및 제조 이상의 잇점이 얻어질 수 있다. PCB의 제조에 대한 잇점으로서 포토 레지스트 단계에서 다음과 같이 얻어진다. 포토 레지스트는 동(Cu) 표면에 부착하기 위해 최소한의 레지스트 영역을 요구한다. 마이크로 비어 PCB의 제조동안 소형 비어는 소형 레지스트 영역을 사용하여 묘사된다. 만약 정상 마이크로 비어가 1.0 : 1.0의 비율을 갖는다고 가정하면 2치수중 하나가 1.0 이상의 비율을 갖는 어떤 비어는 동 또는 다른 도전성 매체에 부착하기 위한 포토 레지스트의 더 큰 영역을 갖게 될 것이고 이는 수율을 향상시킨다.
트렌칭(trenching)
마이크로 밀 트렌치는 비원형 또는 라운드형 단면을 갖는 마이크로 비어 개념을 사용하는 제3의 형태가 된다. 트렌칭은 플라즈마 또는 레이저 처리 또는 중심선 주위의 물질을 제거하는 다른 방법을 사용하여 "소형으로 구멍난(micro milled)" 슬롯이다. 이 슬롯은 하나의 층보다 깊이가 더 깊다. 트렌칭은 상기한 1D-3D 비어 포맷과 유사하다. 1D/3D 비어와 트렌칭의 차이는 길이이며, 3.0 : 1.0 이상의 비를 갖는 비어가 이 특허에서 트렌칭으로 불린다. 이것은 2개가 상호 교환 가능하지 않다는 것을 의미하지 않는다. 트렌칭은 3D 비율 보다 더 적게 될 수 있는 예가 존재하며, 따라서 이것도 본 발명에서 고려되어야 한다.
트렌칭은 EMC 차폐에 사용될 수 있으나 이 기술은 모든 주지된 기준면 또는 라미네이트 상호접속 해결시에 신호 보존을 제어하는 차폐기술에 사용될 수 있다. 이 트렌칭은 PCB의 에지 위에서 또는 PCB의 영역 내에서 사용될 수 있다. 트렌칭은 모든 PCB 또는 어플리케이션 특수한 모듈 형태에 사용될 수 있다. 그것은 중요한 신호 성능 증가를 제공하나 잠재적으로 더 낮은 층에서 카운트와 이로 인하여 더 낮은 제조비용이 가능하게 한다.
(실시예)
본 발명의 다양한 특징에 대한 전술한 사항 및 상세가 도면을 구체적으로 참고함에 의해 더 잘 이해될 것이다.
먼저 도 1을 참고하면 파워 프로파일 비원형 단면의 마이크로 비어(102)가 종래의 표준 라운드형 또는 원형 단면의 마이크로 비어(104)와 비교를 위해 도시되어 있다. 비원형 또는 "십자" 형 마이크로 비어에 대한 최대 또는 메이저 직경(100)은 종래의 표준 원형 비어와 동등하다. 이것은 원주 또는 피치 서클 직경에 중심을 둔 파형(wave form) 형상을 갖는 비원형 마이크로 비어를 묘사한다. 또한 "십자" 또는 "+"형 마이크로 비어의 원주는 표준 원형 마이크로 비어의 원주보다 더 길게되어 있어 상기한 바와 같이 비어의 전류운반용량을 증가시킨 다는 것을 알 수 있다.
도 2를 참고하면 십자 형상의 마이크로 비어가 다시 표시되어 있다. 마이크로 비어의 폭(200)과 길이(202)로서 정의되는 것이 표시되어 있다. 마이크로 비어의 폭(200)은 컷팅수단의 컷팅작용의 폭에 따라 결정되고 마이크로 비어의 길이(202)는 컷팅수단의 운동 거리에 따라 결정된다. 제2길이(204)는 절단을 행하는 컷팅수단의 중심선의 운동 거리로서 정의된다.
도 3 및 도 4를 참고하면 "L"형 및 "U"형 마이크로 비어가 각각 표시되어 있다. 이들 대체 단면은 라운드 또는 원형 포맷에 또한 기초를 두고 있다. 그러나, 도 5와 도 6을 참고하면 "이중 십자" 또는 "++" 및 "E"형 마이크로 비어가 각각 표시되어 있으며, 그들은 메이저 직경(500,600)과 더 작은 길이의 마이너 직경(502,602)을 가진 다는 점에서 라운드형 또는 원형 포맷에 기초하고 있지 않다.
끝으로 도 6a는 도 1에서 메이저 직경(100)으로 표시된 표준 원형 프로파일마이크로 비어의 직경과 동등한 폭(604)을 갖는 사각형 마이크로 비어를 나타낸다.
도 7을 참고하면 앞에서 설명한 1D-3D 마이크로 비어 포맷이 표시되어 있다. 1D 마이크로 비어(700)는 원형 단면을 갖는 표준 마이크로 비어를 나타낸다. 2D 마이크로 비어(702)는 폭(704)의 마이너 직경과 더 긴 길이의 메이저 직경(706)을 가지고 있고, 메이저 직경이 마이너 직경의 2배이다. 3D 마이크로 비어(708)는 마이너 직경(710)과 더 긴 길이의 메이저 직경(712)을 가지며 메이저 직경은 마이너 직경의 3배 직경을 갖는다. 2D-3D 마이크로 비어 포맷을 이용하는 수단은 "맨하튼(Manhattan)"(고밀도 또는 고밀집) 상호접속 전략(800)을 보여주는 도 8을 참고함에 의해 표시될 수 있다.
2D-3D형 비어의 잇점 중 하나는 그것이 상호접속 밀도에 대한 제한요소로서 폭(마이너 직경)을 사용하여 방향성을 가질 수 있다는 것이다. 맨하튼 전략의 일부로서 2D-3D 비어를 이용하면 충분한 사이즈(원주 또는 전류운반용량)의 비어가 라운드형 터미널 패드 또는 상호접속 랜드 없이 고 해상도(더욱더 근접한 간격) 회로 트레이스 패턴 내에 위치될 수 있게 된다. 라운드형 터미널 패드 및 라운드형 비어는 트레이스와 상호접속 밀도를 제한할 수 있다. 만약 맨하튼 구성이 동일 또는 증가된 전류운반용량을 갖는 고밀도 상호접속을 실현하기 위하여 설계에 사용되는 경우 정상 마이크로 비어 설계 및 제조 이상의 잇점이 얻어진다. 맨하튼 전략(802)의 제2실시예(802)는 비어에 더 큰 전류운반용량이 얻어질 수 있게 회로 트레이스가 비어의 형태에 일치하여 약간 넓게 되어 있다.
도 9-도 10을 참고하면 신규한 보호 트렌칭 방법이 표시되어 있다. 도 9는PCB(900)의 모서리 부분의 평면도로서 도금된 트렌치(902)가 기판의 외주를 따라 연장되어 있다. 이 바람직한 실시예에서 트렌치 비어는 실제로 기판 에지를 따라 정렬된 하나의 긴 트렌치 비어이나 그러나 트렌치는 일련의 정렬된 트렌치 세그먼트(도시되지 않음)로 이루어질 수 있다.
또한 이 예는 트렌치에 의해 정의된 부분적인 외측 차폐 및 외주의 내측으로 연장되며 상기 트렌치에 나란하게 연장되는 EMC 감지 트랙(904)(EMI에 민감한 회로 트레이스)을 보여준다. 트레이스(904)는 감추어져 있기 때문에 점선으로 표시되어 있다; 그러나 트레이스는 연속적이다. 이러한 내측 EMC 감지 트랙(EMI 감지 회로 트레이스)는 도금 트렌치에 의해 이루어지는 접지 경로의 가능성뿐 아니라 동축 차폐 구조를 완성한다. 도금된 트렌치 비어는 접지면(1000)에 연장되어 노출되는 소망하는 외주를 따르는 일련의 긴트렌치형 스루홀을 밀링함에 의해 형성된다(도 10 참조). 그러나, 접지면(1000)은 주어진 전위 레벨로 고정된 어떤 기준면으로 이루어질 수 있다. 도 10에 도시된 실시예의 경우 기준면 전위 레벨은 접지에 고정되어 있다. 또한 접지 전위 레벨은 TTL 로직 접지 또는 어떤 다른 신호 접지, 새시 접지 또는 어떤 다른 기준 접지일 수 있다는 점에 유의해야 한다.
트렌치 외주는 바람직하게는 연속된 트렌치이다. 구멍의 마우스 주위의 에지(1004)와 긴 스루홀의 내측벽(1002)은 그를 통하여 도전성 재료의 연속된 층(1006)으로 도금되어 있어 접지에 대한 경로를 제공한다. 보호 트렌치의 구조는 도금 트렌치(902)를 통하여 도금된 마이크로-밀 트렌치로 이루어진다. 트렌치의 도금은 접지면(1000)으로 연장되는 트렌치의 내측벽(1002)을 따라 연속적이다. 도금은 트렌치의 개구 가장자리를 둘러싸며 개구로부터 립(1008)을 형성하는 트렌치의 마우스 또는 개구 주위의 에지(1004)를 따라 측방향으로 연장되어 있다. 내측벽(1002)과 도금 립(1008)을 초과하는 도금과 접지면(1000)은 EMC 감지 내측 도체 트랙(904) 주위로 부분적으로 동축의 외측 차폐를 형성하며 이에 의해 동축 차폐구조가 형성된다.
도 11 및 도 12를 참고하면 동축구조의 EMC 감지 트랙을 갖는 이중 보호 트렌칭(1200)이 도시되어 있다. 이것은 상기한 보호 트렌칭의 변형이다. 이 실시예는 그들 사이에 동축 EMC 감지 트랙(1104)(회로 트레이스)을 갖는 내측 및 외측 트렌치 비어(1100,1102)로 구성된다. 이 트레이스는 매입되어 있으므로 점선으로 표시되어 있으나, 트레이스는 실제 연속적이다. 이 실시예는 추가적인 차폐용 내부 트렌치를 갖고 있고 EMC 감지 트랙을 완전하게 둘러싸는 점을 제외하고 상기한 단일 보호 트렌칭과 정확하게 동일하다. 이중 보호 트렌칭은 이중 트렌치의 연결 립구조(1201)로 인하여 EMC 감지 트랙을 둘러싸는 연속적이고 완전한 외부 차폐를 제공한다.
상기한 바와 같이, 본 발명에서는 기판의 외주를 따라 트렌치에 의해 노출되는 접지면과 트렌치의 내측벽을 도금에 의해 상호 연결함에 의해 PCB에 외주 차폐를 제공한다.

Claims (8)

  1. 다수의 인쇄회로기판(PCB) 층에 적용되며 PCB 층에 의해 그들 사이에 전기적으로 고립된 다수의 회로 트레이스 층위에 있는 배선 회로 트레이스를 차폐하며 PCB 다층 구조를 갖는 PCB용 EMI 차폐구조에 있어서,
    최상부 PCB 층에 트렌치의 개구 주위에 가장자리를 가지며 다수의 PCB 층을 통하여 노출된 접지면으로 연장되는 트렌치로서, 상기 트렌치는 도전성 도금물질이 내측벽을 초과하여 적용되며, 길이가 폭의 2배 이상이고, 상기 내측벽이 PCB의 외주 주위로 수직으로 연장되어 있으며, 상기 도금이 내측벽을 감싸며 노출된 접지면에 전기적으로 연결하여 립을 형성하는 가장자리로부터 측방향으로 연장되어 있는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  2. 인쇄회로기판(PCB) 층에 의해 전기적으로 고립된 다수의 배선 회로 트레이스 층을 차폐시키기 위한 인쇄회로용 EMI 차폐구조에 있어서,
    다수의 배선 회로 트레이스 층과 다수의 PCB 절연층을 그들 사이에 구비하며 다수의 PCB 에지와 접지면을 갖는 인쇄회로기판(PCB);
    내측벽을 구비하며 상기 PCB 배선 회로 트레이스를 둘러싸는 기판 에지에 의해 정의되는 외주 내에 기판 에지와 병렬로 연장되고 PCB 층을 통하여 접지면에 연장되어 접지면을 노출시키는 제1트렌치; 및
    내측벽 상부에 적용되어 노출된 접지면에 전기적으로 연결하여 PCB에 적어도부분적으로 외주 차폐를 제공하는 전기적 도전성 도금물질을 포함하는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  3. 제2항에 있어서, 상기 외주는 PCB의 일부를 둘러싸는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  4. 제2항에 있어서, 더욱이 내측벽을 구비하며 상기 제1트렌치에 의해 정의되는 외측 외주 내에 병렬로 전체적으로 연장되고 PCB 층을 통하여 접지면에 연장되어 접지면을 노출시키는 제2트렌치를 더 포함하며,
    상기 제2트렌치 내측벽은 내측벽 상부에 적용되는 전기적 도전성 도금물질로 도금되어 노출된 접지면에 전기적으로 연결하여 이중 트렌치 차폐를 제공하는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  5. 제2항에 있어서, 더욱이 상기 제1 장공 스루홀에 의해 정의되며 트렌치 스루홀이 연장되는 회로기판 절연층 사이에 배치되는 외측 외주 내에 병렬로 전체적으로 연장되는 도전성 물질로 이루어진 EMC 감지 트랙을 더 포함하는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  6. 인쇄회로기판(PCB) 층에 의해 전기적으로 고립된 다수의 배선 트레이스 층을 차폐시키기 위한 인쇄회로용 EMI 차폐구조에 있어서:
    다수의 배선 트레이스 회로층과 다수의 PCB 절연층을 그들 사이에 구비하며 모든 층이 다른 층 상부에 하나의 층이 본딩된 상태로 접지면 층을 갖는 인쇄회로기판(PCB);
    상기 PCB의 최상층에 트렌치의 개구 주위에 연속된 테두리를 구비하고 내측벽을 구비하며 상기 PCB의 외주 주위로 연장된 제1트렌치;
    트렌치의 내측벽 상부에 적용되어 접지면에 전기적으로 연결하여 상기 테두리를 감싸도록 립을 형성하는 상기 테두리로부터 측방향으로 연장된 전기적 도전성 도금물질; 및
    상기 트렌치 내측벽, 도금 립 및 접지면에 의해 정의되는 부분적인 외측 차폐를 통하여 동축으로 연장된 EMC 감지 트랙을 포함하는 것을 특징으로 하는 PCB용 EMI 차폐구조.
  7. 제6항에 있어서, 더욱이 상기 PCB의 최상층에 트렌치의 개구 주위에 연속된 테두리를 구비하고 내측벽을 구비하며 상기 제1트렌치 내에 외주 주위에 제1트렌치와 병렬로 연장된 제2트렌치; 및
    상기 트렌치의 내측벽 상부에 적용되어 접지면에 전기적으로 연결하여 상기 테두리를 감싸도록 제1립과 연결되는 제2립을 형성하는 상기 테두리로부터 측방향으로 연장된 전기적 도전성 도금물질을 더 포함하며,
    상기 EMC 감지 트랙은 제1 및 제2 트렌치 내측벽, 제1 및 제2 도금 립 및 접지면에 의해 정의되는 외측 차폐를 통하여 동축으로 연장되는 것을 특징으로 하는PCB용 EMI 차폐구조.
  8. 다수의 인쇄회로기판(PCB) 층에 적용되며 다수의 PCB 층에 의해 전기적으로 고립된 다수의 배선 회로 트레이스를 접지 및 차폐시키는 방법에 있어서,
    제1PCB 층의 메인 면에 제1접지 터미널 리드를 갖는 제1배선 회로 트레이스를 적용하는 단계;
    상기 제1배선 트레이스 상부에 제1PCB 절연층을 형성하는 단계;
    상기 제1PCB 절연층 상부에 접지면을 적용하는 단계;
    상기 제1PCB 층과 제1절연층을 통하여 수직으로 컷팅하여 제1배선 트레이스를 초과하여 접지면으로 연장하기에 충분한 깊이로 컷팅수단을 사용하여 전체적으로 원형 패턴의 컷팅작용을 하여 축방향 중심선 주위의 물질을 제거하는 단계;
    컷팅수단을 측방향으로 이동시켜 내측벽을 갖는 제1배선 트레이스 주위에 적어도 부분적으로 외주를 형성하도록 연장되는 트렌치를 형성하는 원형 패턴의 컷팅작용을 계속하여 제1접지 터미널 리드와 접지면을 노출시키는 단계; 및
    상기 트렌치 스루홀의 내측벽을 전기적 도전성 물질로 도금하여 제1배선 트레이스를 접지면에 전기적으로 접속시키는 단계로 구성되는 것을 특징으로 하는 다수의 배선 회로 트레이스를 접지 및 차폐시키는 방법.
KR10-2003-0058610A 1998-09-10 2003-08-25 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법 KR100455021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9973098P 1998-09-10 1998-09-10
US60/099,730 1998-09-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002973A Division KR20010086372A (ko) 1998-09-10 1999-09-07 비원형 마이크로 비어

Publications (2)

Publication Number Publication Date
KR20030074545A true KR20030074545A (ko) 2003-09-19
KR100455021B1 KR100455021B1 (ko) 2004-11-06

Family

ID=22276347

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020017002973A KR20010086372A (ko) 1998-09-10 1999-09-07 비원형 마이크로 비어
KR10-2003-0058608A KR20030074544A (ko) 1998-09-10 2003-08-25 인쇄회로기판의 기준면 구조
KR10-2003-0058610A KR100455021B1 (ko) 1998-09-10 2003-08-25 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020017002973A KR20010086372A (ko) 1998-09-10 1999-09-07 비원형 마이크로 비어
KR10-2003-0058608A KR20030074544A (ko) 1998-09-10 2003-08-25 인쇄회로기판의 기준면 구조

Country Status (16)

Country Link
EP (1) EP1127387B1 (ko)
JP (1) JP2002525854A (ko)
KR (3) KR20010086372A (ko)
CN (1) CN1133240C (ko)
AU (2) AU5812099A (ko)
BR (1) BR9913588A (ko)
CA (1) CA2343445A1 (ko)
DE (1) DE69934814T2 (ko)
EA (1) EA003157B1 (ko)
ES (1) ES2281188T3 (ko)
HK (1) HK1042780A1 (ko)
IL (1) IL141826A0 (ko)
NO (1) NO20011219L (ko)
PL (1) PL346561A1 (ko)
TR (1) TR200100713T2 (ko)
WO (2) WO2000016443A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507268B1 (ko) * 2014-01-10 2015-03-30 (주)인터플렉스 연성회로기판의 그라운드 확장 구조

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10052532C2 (de) * 2000-10-23 2002-11-14 Conducta Endress & Hauser Leiterplatte mit einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals sowie Verwendung der Leiterplatte
EP1356531A1 (en) * 2001-01-24 2003-10-29 Koninklijke Philips Electronics N.V. Method of producing a track on a substrate
DE10219388A1 (de) 2002-04-30 2003-11-20 Siemens Ag Verfahren zur Erzeugung einer Grabenstruktur in einem Polymer-Substrat
WO2007052396A1 (ja) * 2005-10-31 2007-05-10 Sharp Kabushiki Kaisha 多層配線基板及び多層配線基板の製造方法
JP2009033114A (ja) * 2007-06-29 2009-02-12 Tdk Corp 電子モジュール、及び電子モジュールの製造方法
DE102009019782A1 (de) 2009-05-02 2010-11-04 Valeo Schalter Und Sensoren Gmbh Verfahren zur Herstellung von durchkontaktierbaren Leiterplatten
JP2011061021A (ja) * 2009-09-10 2011-03-24 Kyokutoku Kagi Kofun Yugenkoshi 非円柱ビア構造及びこのビア構造を有する伝熱促進基板
US8488329B2 (en) 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
US8748750B2 (en) 2011-07-08 2014-06-10 Honeywell International Inc. Printed board assembly interface structures
CN105009283B (zh) * 2013-01-09 2018-05-08 恩智浦美国有限公司 电子高频装置以及制造方法
KR102128508B1 (ko) * 2013-10-08 2020-06-30 엘지이노텍 주식회사 인쇄회로기판
US20170064821A1 (en) * 2015-08-31 2017-03-02 Kristof Darmawikarta Electronic package and method forming an electrical package
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
FR3077158B1 (fr) 2018-01-25 2021-02-26 Commissariat Energie Atomique Puce electronique a face arriere protegee par une structure de fragilisation amelioree
ES2884900T3 (es) * 2018-06-13 2021-12-13 Airbus Operations Slu Procedimiento para instalar cables impresos en sistemas colectores de cables para aeronaves, y elemento compuesto con un sistema colector de cables integrado
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
KR102528166B1 (ko) 2019-03-12 2023-05-02 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
KR102537005B1 (ko) 2019-03-12 2023-05-26 앱솔릭스 인코포레이티드 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
EP3910667A4 (en) 2019-03-29 2022-10-26 Absolics Inc. PACKAGING GLASS SUBSTRATE FOR SEMICONDUCTORS, PACKAGING SUBSTRATE FOR SEMICONDUCTORS AND SEMICONDUCTOR DEVICES
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
KR20220003342A (ko) 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA939831A (en) * 1969-03-27 1974-01-08 Frederick W. Schneble (Jr.) Plated through hole printed circuit boards
US5347086A (en) * 1992-03-24 1994-09-13 Microelectronics And Computer Technology Corporation Coaxial die and substrate bumps
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP3241139B2 (ja) * 1993-02-04 2001-12-25 三菱電機株式会社 フィルムキャリア信号伝送線路
US5401912A (en) * 1993-06-07 1995-03-28 St Microwave Corp., Arizona Operations Microwave surface mount package
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101507268B1 (ko) * 2014-01-10 2015-03-30 (주)인터플렉스 연성회로기판의 그라운드 확장 구조

Also Published As

Publication number Publication date
IL141826A0 (en) 2002-03-10
NO20011219L (no) 2001-05-04
KR20030074544A (ko) 2003-09-19
HK1042780A1 (en) 2002-08-23
PL346561A1 (en) 2002-02-11
EA003157B1 (ru) 2003-02-27
WO2000014771A2 (en) 2000-03-16
CA2343445A1 (en) 2000-03-23
EA200100329A1 (ru) 2001-10-22
JP2002525854A (ja) 2002-08-13
CN1133240C (zh) 2003-12-31
KR20010086372A (ko) 2001-09-10
TR200100713T2 (tr) 2001-10-22
DE69934814T2 (de) 2007-10-11
EP1127387B1 (en) 2007-01-10
EP1127387A4 (en) 2004-05-26
AU5820999A (en) 2000-03-27
EP1127387A1 (en) 2001-08-29
ES2281188T3 (es) 2007-09-16
CN1317163A (zh) 2001-10-10
DE69934814D1 (de) 2007-02-22
NO20011219D0 (no) 2001-03-09
BR9913588A (pt) 2001-06-05
AU5812099A (en) 2000-04-03
WO2000016443A1 (en) 2000-03-23
KR100455021B1 (ko) 2004-11-06

Similar Documents

Publication Publication Date Title
KR100455021B1 (ko) 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법
US6713685B1 (en) Non-circular micro-via
US7402758B2 (en) Telescoping blind via in three-layer core
US7738256B2 (en) Multilayer substrate including components therein
US8404981B2 (en) Process for making stubless printed circuit boards
US6444922B1 (en) Zero cross-talk signal line design
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
US6479765B2 (en) Vialess printed circuit board
JP2006100789A (ja) 電気配線構造の製作方法
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
KR20030068516A (ko) 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법
KR20030068515A (ko) 인쇄회로기판의 기준면 구조
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
US11147161B2 (en) Package to printed circuit board transition
MXPA01002472A (en) Non-circular micro-via
US10764992B1 (en) Circuit board and method for manufacturing the same
JP7428837B2 (ja) パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法
JP2019029559A (ja) 多層配線板及びその製造方法
JPH0464278A (ja) 印刷配線板の製造方法
JP2009088337A (ja) プリント配線板およびその製造方法
KR20150083685A (ko) 기판 및 그 제조 방법
KR20110112670A (ko) 다층 인쇄회로기판 및 이의 제조방법
JPH09283933A (ja) プリント配線板
Holden Low cost HDI multilayers–the power mesh architecture
JPH05175663A (ja) 多層配線板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee