CN1133180C - 可变电阻的制造方法 - Google Patents

可变电阻的制造方法 Download PDF

Info

Publication number
CN1133180C
CN1133180C CN97195189.6A CN97195189A CN1133180C CN 1133180 C CN1133180 C CN 1133180C CN 97195189 A CN97195189 A CN 97195189A CN 1133180 C CN1133180 C CN 1133180C
Authority
CN
China
Prior art keywords
compound
variable resistor
resistor element
variable
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97195189.6A
Other languages
English (en)
Other versions
CN1220763A (zh
Inventor
德永英晃
东谷美穗
若畑康男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1220763A publication Critical patent/CN1220763A/zh
Application granted granted Critical
Publication of CN1133180C publication Critical patent/CN1133180C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105—Varistor cores
    • H01C7/108—Metal oxide
    • H01C7/112—ZnO type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49085—Thermally variable
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49087—Resistor making with envelope or housing
    • Y10T29/49089—Filling with powdered insulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

本发明的目的是通过选择性地在可变电阻元件表面形成致密且具有均一厚度的高电阻层，以提供具备良好耐电镀性、耐湿性的可变电阻。为达到上述目的，本发明的可变电阻制造方法是：首先将以氧化锌为主成分的瓷片(1a)与内部电极(2)交替层叠，形成可变电阻元件(1)，然后，在可变电阻元件(1)的两个端面涂布形成外部电极(3)的Ag电极糊，接着通过热处理对可变电阻元件(1)进行烧结，然后将可变电阻元件(1)埋入SiO2或其混合物(5)中，在空气中或氧氛围中，于600～950℃下再次进行热处理，历时5分钟～10小时。

Description

可变电阻的制造方法
技术领域
本发明涉及可变电阻的制造方法。
背景技术
以往，在以ZnO为主成分的可变电阻元件表面形成电极后，在该可变电阻原件表面形成由玻璃构成的高电阻层，然后对电极表面进行电镀而获得可变电阻。
但是，由玻璃构成的高电阻层不能够选择性地仅仅形成于可变电阻元件的表面，而且难以形成均一的厚度。所以会存在下列问题：进行电镀时形成电镀流而造成短路，或水分等浸入可变电阻元件内部而导致可变电阻的电特性劣化等。
发明的揭示
本发明的目的是通过选择性地在可变电阻元件表面形成致密且具有均一厚度的高电阻层，以提供具备良好耐电镀性、耐湿性的可变电阻。
为了达到上述目的，本发明的可变电阻制造方法的特征是包括以下4个步骤：(1)使以ZnO为主成分的原材料成形，获得可变电阻元件；(2)在可变电阻元件外表面按照规定间隔至少形成两个第1电极；(3)对前述可变电阻元件进行第1次热处理；(4)在前述可变电阻外表面涂上Si化合物粉末，进行第2次热处理。
利用该方法因能形成致密的且有均一厚度的高电阻层，故能获得具备良好耐湿性和耐电镀性的可变电阻。
对附图的简单说明
图1为本发明的一个实施例的可变电阻剖面图。图2为本发明的一个实施例的烧结步骤说明图。
实施发明的最佳状态
图1中，1为可变电阻元件，其内部设置了多个以Ag为主成分的内部电极2。这些内部电极2交替从可变电阻元件1两端抽出，再使其两端分别与外部电极3通电连接。被层叠于内部电极2之间及其外侧的瓷片1a以ZnO为主成分，其他还包含Bi203、Co2O3、MnO2和Sb2O3等。4a、4b分别表示烧结SiO2或其混合物的同时形成的高电阻层。图2表示在可变电阻元件1表面形成高电阻层4a和4b时，对它与氧化铝坩埚6中的SiO2粉末或与以SiO2为主成分，还添加一种以上选自Fe2O3、Sb2O3、TiO2、Al2O3、Bi2O3、B2O3、PbO、Na2CO3、K2CO3、MgO、CaCO3、AgO的粉末状混合物(以下简称SiO2或其混合物5)一起进行热处理的状态。
以下，对本实施例的可变电阻的制造方法进行说明。
首先，以氧化锌为主成分，将其与增塑剂、粘合剂等混合、粉碎、打成淤浆、形成片状，制得瓷片1a。然后将瓷片1a与以银为主成分的内部电极2交替层叠，再将内部电极2交替从相对的端面导出，按照规定长短切断，制得可变电阻元件1。接着，在100～300℃下对该可变电阻元件1进行热处理，历时5分钟～10小时，使可变电阻元件1中的增塑剂除去后，再在可变电阻元件1表面开槽。然后，在可变电阻元件1的两个端面涂布形成外部电极3的Ag电极糊，于600～950℃下进行5分钟～10小时热处理，使可变电阻元件1烧结后，用图2所示的氧化铝制坩埚6，将可变电阻元件1埋入SiO2或其混合物5中，在空气中或氧氛围中于600～950℃下进行热处理，历时5分钟～10小时。通过热处理，使可变电阻元件1的主成分ZnO与SiO2反应，在可变电阻元件1表面形成主要由Zn2SiO4构成的高电阻层4a。而且，如在可变电阻元件1中添加作为副成分的Bi2O3时，则Bi2O3与ZnO、SiO2反应，可促进Zn2SiO4的生成，同时还在高电阻层4a和可变电阻元件1表面之间形成主要由Bi4(SiO4)3构成的高电阻层4b。由于它们都是在不显现可变电阻的电特性部位进行反应而生成的，所以不会对可变电阻的电特性产生不良影响，因而能够获得耐电镀性和耐湿性都极好的可变电阻。这里重要的是如图2所示，应使每个可变电阻元件1的外表面以与SiO2或其混合物5完全接触的状态埋设。所以，首先要在氧化铝制坩埚6中以规定厚度铺上一层SiO2或其混合物5，然后在其上使可变电阻元件1之间互不接触地以规定个数排列好，然后在此状态下覆以SiO2或其混合物5后，对其进行热处理。此外，根据SiO2混合物5的组成，有时会在外部电极3上因为固着效果而出现混合物5粘着的情况，在这种情况下，有必要通过研磨等手段予以除去以确保导通。如果该固着效果的影响过大，不可能用研磨等方法除去，或在研磨时会使可变电阻元件1表面的高电阻层4a、4b也受到研磨的情况下，则可在外部电极3上再涂布外部电极糊，通过烧结而形成外部电极以确保导通。然后在外部电极3表面电解镀Ni，并进行电解焊接电镀，获得可变电阻。所得可变电阻电镀层厚度是镀Ni层为2μm、焊接电镀层也是2μm。
可变电阻耐电镀性的测定结果如(表1)所示。
                                         表    1
以往例子                                               本实施例
混合粉末 无涂层   SiO2  SiO2∶Fe2O3＝95∶5(wt％) SiO2∶Sb2O3＝95∶5(wt％) SiO2∶TiO2＝95∶5(wt％) SiO2∶Al2O3＝95∶5(wt％) SiO2∶Bi2O3＝95∶5(wt％) SiO2∶B2O3＝95∶5(wt％) SiO2∶玻璃料＝95∶5(wt％)
电镀流 50/50   2/50     0/50     0/50     0/50     0/50     0/50     0/50     0/50
引起电镀流例数/试样总数
如(表1)所示，如果对没有高电阻层4a、4b的可变电阻元件1进行电镀，则除了外部电极3之外的可变电阻元件1表面也将被镀。而且，如果除SiO2之外还添加了作为副成分的含有Fe2O3、Sb2O3、Ti2O3、Al2O3、Bi2O3和B2O3的玻璃料等时，则电镀流还会进一步减少，这样就会形成更加均一的高电阻层4a、4b。
(表2)表示在SiO2或其混合物5中进行烧结后的电压比(V1mA/V10μA)。
                                  表    2
混合粉末 SiO2 SiO2∶PbO＝95∶5(wt％) SiO2∶Na2CO3＝95∶5(wt％) SiO2∶K2CO3＝95∶5(wt％) SiO2∶MgO＝95∶5(wt％) SiO2∶CaCO3＝95∶5(wt％) SiO2∶Ag2O＝95∶5(wt％)
1.23     1.11     1.1     1.12     1.12     1.13     1.12
如(表2)所示，不单单使用SiO2粉末，而是使用以SiO2为主成分，还添加PbO、Na2CO3、K2CO3、MgO、CaCO3、Ag2O等时，电压比的数值较小，在低电流区域的非直线性有所上升。可以认为这是因为加入了上述添加物后，会使在较大程度上影响非直线性的粒界层趋于稳定化。
由于本实施例的可变电阻在使表面高电阻化的同时，还进行了致密化处理，所以，还具备电镀时防止电镀液浸入的效果。
本发明的关键所在如下所述。
(1)将可变电阻元件1埋入SiO2或其混合物5时，虽然如图2所示仅仅埋入也足以形成高电阻层4a、4b，但从反应性考虑，较好的是在图2所示的混合物5上施加重量，产生压力，这样就可获得更能提高SiO2或其混合物5对可变电阻元件1的粘着性的效果。
(2)为形成高电阻层4a、4b而进行的热处理，如果是在圆筒状盒中加入规定数目的可变电阻元件1和SiO2或其混合物5后使它们在转动中同时进行的，就能形成更为均一的高电阻层4a和4b。一边旋转一边进行热处理，与使用坩埚6的情况相比，前者不仅能够以少量的SiO2或其混合物5形成高电阻层4a和4b，而且，由于可变电阻元件1的温度变化较小，所以还能够获得以可变电阻电压为主的可变电阻特性变化较小的可变电阻。
(3)如果将可变电阻元件浸入含有至少一种以上Si、Pb、Fe、Sb、Ti、Al、B、Bi、Ag、碱金属、碱土金属的有机金属化合物的液体后，再埋入SiO2或其混合物5，进行热处理，就能够形成厚度更为均一的致密的高电阻层4a和4b。
(4)本实施例中是先对可变电阻元件1进行热处理使其烧结后，再放在SiO2或其混合物5中进行热处理而形成高电阻层4a和4b，这是因为从可变电阻电特性和磁特性的稳定性考虑，像这样分开进行烧结反应和高电阻层形成反应是能够获得良好结果的。但是，即使同时进行可变电阻元件1的烧结反应和高电阻层的形成反应，也能够形成高电阻层4a和4b。此时，可变电阻元件1可在构成外部电极3之前或之后形成，但形成的外部电极3在使用时要能够与外部导通。
(5)本实施例中，SiO2或其混合物5中的添加物是以氧化物形式添加的，只要能在反应温度范围(600～950℃)内形成氧化物即可，对该添加物并不限定为氧化物，可使用任何化合物。
(6)混合物5中主成分SiO2占80wt％以上，就能够容易地形成高电阻层4a和4b。
(7)以SiO2为主成分的混合物5中添加了Fe、Sb、Ti、Al、Bi、B、玻璃料化合物，这样就能有进一步高电阻化倾向，而添加了Ag、Pb、碱金属、碱土金属的化合物，则能够提高可变电阻的非直线性。
(8)本实施例仅对在以SiO2为主成分的混合物5中分别单独添加Fe、Sb、Ti、Al、Bi、B、玻璃料化合物、Ag、Pb、碱金属、碱土金属的氧化物时的情况作了说明，如果添加其中2种以上的化合物，也能够获得与上述同样的效果。
(9)本实施例所用的玻璃料中含有60wt％Bi2O3、20wt％B2O3、10wt％SiO2、10wt％Ag2O，由于含有B的玻璃料的软化点较低，所以，易于形成高电阻层4a和4b。
(10)要形成均一的高电阻层4a和4b，较好的是尽量使SiO2或其混合物5的粒径保持一致。
(11)本实施例对层叠型可变电阻进行了说明，事实上圆盘型等其他形状的可变电阻也能够获得同样的效果。
产业上利用的可能性
上述本发明中，在未被可变电阻元件表面电极覆盖的部分形成了主成分为Zn2SiO4、Bi4(SiO4)3的Zn-Si-O系、Bi-Si-O系高电阻层。由于该高电阻层致密且具有均一的厚度，所以能够防止不需要的水分浸入可变电阻元件内部，因而不会使可变电阻的特性劣化。而且在电镀时除了可变电阻元件表面的电极部分之外，其他部分也被电镀，这样就能够防止短路等不良情况的发生。此外，当可变电阻为层叠型时，无效层的厚度比以往的薄，所以还能够实现小型化。

Claims (14)

1.可变电阻的制造方法，其特征在于，包括以下4个步骤：(1)使以ZnO为主成分的原材料成形，获得可变电阻元件；(2)在可变电阻元件外表面按照规定间隔至少形成两个第1电极；(3)用可使上述可变电阻元件烧结的温度对其进行第1次热处理；(4)在上述可变电阻外表面覆以SiO2粉，在600-950℃进行第2次热处理。
2.如权利要求1所述的可变电阻的制造方法，其特征在于，在旋转上述可变电阻元件和SiO2粉的同时进行上述第2次热处理。
3.如权利要求1所述的可变电阻的制造方法，其特征在于，用以SiO2作为主成分、以Pb化合物、Fe化合物、Sb化合物、Ti化合物、Al化合物、B化合物、Bi化合物、Ag化合物、碱金属化合物、碱土金属化合物、玻璃料中的至少一种以上成分作为副成分代替上述SiO2粉。
4.如权利要求3所述的可变电阻的制造方法，其特征在于，在旋转上述可变电阻元件和混合物的同时进行上述第2次热处理。
5.如权利要求1所述的可变电阻的制造方法，其特征在于，在上述第2次热处理之后，在第1电极上形成第2电极。
6.如权利要求1所述的可变电阻的制造方法，其特征在于，在上述第1次热处理之后，将上述可变电阻元件浸入含有SiO2、Pb、Fe、Sb、Ti、Al、B、Bi、Ag、碱金属、碱土金属的各有机金属化合物中的至少一种的液体中。
7.可变电阻的制造方法，其特征在于，包括以下3个步骤：(1)使以ZnO为主成分的原材料成形，获得可变电阻元件；(2)在可变电阻元件外表面按照规定间隔至少形成两个第1电极；(3)在前述可变电阻元件外表面覆以含有以SiO2作为主成分、以Pb化合物、Fe化合物、Sb化合物、Ti化合物、Al化合物、碱金属化合物、碱土金属化合物、玻璃料中的至少一种成分作为副成分的混合物粉末，并在600-950℃进行热处理。
8.如权利要求7所述的可变电阻的制造方法，其特征在于，在上述热处理之后，在第1电极上形成第2电极。
9.如权利要求7所述的可变电阻的制造方法，其特征在于，在形成第1电极之后，将上述可变电阻元件浸入含有Si、Pb、Fe、Sb、Ti、Al、B、Bi、Ag、碱金属、碱土金属的各有机金属化合物中的至少一种的液体中。
10.如权利要求7所述的可变电阻的制造方法，其特征在于，在旋转上述可变电阻元件和混合物的同时进行上述热处理。
11.可变电阻的制造方法，其特征在于，包括以下3个步骤：(1)使以ZnO为主成分的原材料成形，获得端部有内部电极露出的可变电阻元件；(2)在该可变电阻元件表面覆以含有以SiO2作为主成分、以Pb化合物、Fe化合物、Sb化合物、Ti化合物、Al化合物、碱金属化合物、碱土金属化合物、玻璃料中的至少一种成分作为副成分的混合物粉末，并在600-950℃进行热处理；(3)在上述可变电阻元件的有上述内部电极露出的外表面上形成至少2个外部电极。
12.如权利要求11所述的可变电阻的制造方法，其特征在于，在得到上述可变电阻元件之后，用可使该可变电阻元件烧结的温度对其进行热处理，再覆以上述混合物粉末并在600-950℃进行热处理。
13.如权利要求11所述的可变电阻的制造方法，其特征在于，在覆以上述混合物粉末并在600-950℃进行热处理之前，将上述可变电阻元件浸入含有Si、Pb、Fe、Sb、Ti、Al、B、Bi、Ag、碱金属、碱土金属的各有机金属化合物中的至少一种的液体中。
14.如权利要求11所述的可变电阻的制造方法，其特征在于，在旋转上述可变电阻元件和混合物的同时，覆以上述混合物粉末并在600-950℃进行热处理。
CN97195189.6A 1996-06-03 1997-05-27 可变电阻的制造方法 Expired - Fee Related CN1133180C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP139876/1996 1996-06-03
JP13987696 1996-06-03
JP139876/96 1996-06-03
JP9120603A JPH1070012A (ja) 1996-06-03 1997-05-12 バリスタの製造方法
JP120603/97 1997-05-12
JP120603/1997 1997-05-12

Publications (2)

Publication Number Publication Date
CN1220763A CN1220763A (zh) 1999-06-23
CN1133180C true CN1133180C (zh) 2003-12-31

Family

ID=26458147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97195189.6A Expired - Fee Related CN1133180C (zh) 1996-06-03 1997-05-27 可变电阻的制造方法

Country Status (9)

Country Link
US (1) US6260258B1 (zh)
JP (1) JPH1070012A (zh)
CN (1) CN1133180C (zh)
CA (1) CA2255853C (zh)
HK (1) HK1021066A1 (zh)
ID (1) ID17026A (zh)
IN (1) IN190410B (zh)
TW (1) TW355800B (zh)
WO (1) WO1997047017A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971866A (zh) * 2014-05-20 2014-08-06 立昌先进科技股份有限公司 一种具滤波结构的变阻器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931056B4 (de) * 1999-07-06 2005-05-19 Epcos Ag Vielschichtvaristor niedriger Kapazität
JP4802353B2 (ja) * 1999-12-08 2011-10-26 Ｔｄｋ株式会社 積層型圧電セラミック電子部品及びその製造方法
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP2002043105A (ja) * 2000-07-31 2002-02-08 Matsushita Electric Ind Co Ltd 酸化亜鉛型バリスタ及びその製造方法
EP1288971B1 (en) * 2001-08-29 2012-06-20 Panasonic Corporation Method of manufacturing zinc oxide varistor
US20030043012A1 (en) * 2001-08-30 2003-03-06 Kaori Shiraishi Zinc oxide varistor and method of manufacturing same
JP4506066B2 (ja) * 2002-06-11 2010-07-21 株式会社村田製作所 チップ型電子部品及びチップ型電子部品の製造方法
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
JP4311124B2 (ja) * 2002-09-10 2009-08-12 株式会社村田製作所 チップ型電子部品
US7075405B2 (en) 2002-12-17 2006-07-11 Tdk Corporation Multilayer chip varistor and method of manufacturing the same
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
TW201221501A (en) * 2010-11-26 2012-06-01 Sfi Electronics Technology Inc Process for producing ZnO varistor particularly having internal electrode composed of pure silver and sintered at a lower sintering temperature
CN107871579A (zh) * 2015-01-05 2018-04-03 湖南轻创科技有限公司 旋转液体可变电阻器、电机启动器
DE102015120640A1 (de) * 2015-11-27 2017-06-01 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823921B2 (ja) * 1978-02-10 1983-05-18 日本電気株式会社 電圧非直線抵抗器
DE3566753D1 (de) * 1984-03-29 1989-01-12 Toshiba Kk Zinc oxide voltage - non-linear resistor
JPS62122103A (ja) * 1985-11-20 1987-06-03 松下電器産業株式会社 積層型チツプバリスタの製造方法
US5070326A (en) * 1988-04-13 1991-12-03 Ube Industries Ltd. Liquid crystal display device
JPH03173402A (ja) * 1989-12-02 1991-07-26 Murata Mfg Co Ltd チップバリスタ
JPH0536501A (ja) * 1991-07-29 1993-02-12 Murata Mfg Co Ltd 積層型正特性サーミスタ
JPH08222411A (ja) * 1995-02-10 1996-08-30 Murata Mfg Co Ltd チップ型セラミック電子部品の製造方法
JP3173402B2 (ja) 1996-12-26 2001-06-04 スタンレー電気株式会社 半導体基板の液相成長装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971866A (zh) * 2014-05-20 2014-08-06 立昌先进科技股份有限公司 一种具滤波结构的变阻器
CN103971866B (zh) * 2014-05-20 2017-04-12 立昌先进科技股份有限公司 一种具滤波结构的变阻器

Also Published As

Publication number Publication date
IN190410B (zh) 2003-07-26
TW355800B (en) 1999-04-11
CN1220763A (zh) 1999-06-23
CA2255853A1 (en) 1997-12-11
ID17026A (id) 1997-12-04
CA2255853C (en) 2004-08-10
JPH1070012A (ja) 1998-03-10
HK1021066A1 (en) 2000-05-26
WO1997047017A1 (fr) 1997-12-11
US6260258B1 (en) 2001-07-17

Similar Documents

Publication Publication Date Title
CN1133180C (zh) 可变电阻的制造方法
EP0059852B1 (en) An electroconductive paste to be baked on ceramic bodies to provide capacitors, varistors or the like
KR100750470B1 (ko) 저항체 조성물 및 두꺼운 막저항체
EP0156489B1 (en) Ceramic glass material, capacitor made therefrom and method of making the same
EP0125730A1 (en) Copper metallization for dielectric materials
CN1303621C (zh) 芯片型电子部件
US3914514A (en) Termination for resistor and method of making the same
CN1247843A (zh) 介电陶瓷组合物和层叠陶瓷元件
CN1260742C (zh) 叠层型ptc热敏电阻器的制造方法
CN1148724A (zh) 独石陶瓷电容器及其制造方法
US4311729A (en) Method for manufacturing a ceramic electronic component by electroless metal plating
JP2005123141A (ja) 導電性ペースト、および圧電セラミック電子部品
CN1077321C (zh) 电阻材料组合物及带有由它制成的电阻膜的半固定电阻器
JPS6127003A (ja) 導電性ペ−スト組成物
JPS62122103A (ja) 積層型チツプバリスタの製造方法
JP2003068508A (ja) 積層チップバリスタの製造方法
JP2507951B2 (ja) バリスタ
JPH1012043A (ja) 導電性組成物および粒界絶縁型半導体磁器コンデンサ
JP2008244119A (ja) 電子部品及びその製造方法
JPS634694B2 (zh)
CN116344132A (zh) 多层压敏电阻器
JP2023035178A (ja) バリスタ及びその製造方法
CN116110668A (zh) 多层压敏电阻及其制造方法
JPH09198919A (ja) 導電ペースト及びそれを用いたセラミックス部品
JPS63301405A (ja) 低温焼成型導電性ペ−スト及び回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031231

Termination date: 20120527