CN113284921A - 阵列基板及显示装置 - Google Patents
阵列基板及显示装置 Download PDFInfo
- Publication number
- CN113284921A CN113284921A CN202010102481.2A CN202010102481A CN113284921A CN 113284921 A CN113284921 A CN 113284921A CN 202010102481 A CN202010102481 A CN 202010102481A CN 113284921 A CN113284921 A CN 113284921A
- Authority
- CN
- China
- Prior art keywords
- cathode
- array substrate
- substrate
- hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 118
- 230000002093 peripheral effect Effects 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 119
- 239000000463 material Substances 0.000 claims description 10
- 239000002346 layers by function Substances 0.000 claims description 3
- 239000010405 anode material Substances 0.000 claims description 2
- 230000009194 climbing Effects 0.000 abstract description 15
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000002131 composite material Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8052—Cathodes
- H10K59/80522—Cathodes combined with auxiliary electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请实施例提供了一种阵列基板及显示装置。该阵列基板包括:衬底,包括显示区和围绕所述显示区的周边区;负极电源线,位于所述衬底的一侧且位于所述周边区,所述负极电源线围绕所述显示区;平坦化层,位于所述负极电源线远离所述衬底的一侧;第一过孔,位于所述周边区且贯穿所述平坦化层;极,位于所述平坦化层远离所述衬底的一侧,所述阴极通过所述第一过孔与所述负极电源线电连接;第一搭接辅助结构,位于所述平坦化层与所述阴极之间,且位于所述第一过孔的侧壁上,以降低所述第一过孔的坡度角。本实施例提供的阵列基板能够降低阴极的爬坡难度,从而防止阴极发生断裂,以保证阴极信号的正常传输。
Description
技术领域
本申请涉及显示技术领域,具体而言,本申请涉及一种阵列基板及显示装置。
背景技术
对于OLED(OrganicLight-Emitting Diode,有机发光二极管)显示装置来说,为了实现阴极与位于平坦化层下方的负极电源线负极电源线(VSS)的搭接,需要将周边区的平坦化层去除。
但高精度的OLED显示装置的平坦层厚度较大,在对平坦化层进行干法刻蚀时,形成的过孔的深度较深,坡度角较大,增加了阴极制作过程中的爬坡难度,容易造成阴极在爬坡处厚度较薄,从而引起该区域的阴极的电阻过大,严重时甚至会出现阴极断裂的情况,无法实现阴极与负极电源线的搭接。
发明内容
本申请针对现有方式的缺点,提出一种阵列基板及显示装置,用以解决现有技术存在周边区的平坦化层的过孔深度较深、坡度角较大引起的阴极爬坡难度较大的技术问题。
第一个方面,本申请实施例提供了一种阵列基板,所述阵列基板包括:
衬底,包括显示区和围绕所述显示区的周边区;
负极电源线,位于所述衬底的一侧且位于所述周边区,所述负极电源线围绕所述显示区;
平坦化层,位于所述负极电源线远离所述衬底的一侧;
第一过孔,位于所述周边区且贯穿所述平坦化层;
阴极,位于所述平坦化层远离所述衬底的一侧,所述阴极通过所述第一过孔与所述负极电源线电连接;
第一搭接辅助结构,位于所述平坦化层与所述阴极之间,且位于所述第一过孔的侧壁上,以降低所述第一过孔的坡度角。
可选地,所述第一搭接辅助结构包括位于所述平坦化层远离所述衬底的第一部分和位于所述第一过孔侧壁上的第二部分,所述第一部分和所述第二部分连续设置;所述第二部分的坡度角小于所述第一过孔的坡度角。
可选地,所述阵列基板还包括:位于所述负极电源线和所述平坦化层之间的绝缘层、以及贯穿所述绝缘层的第二过孔,所述第二过孔在所述衬底上的正投影位于所述第一过孔在所述衬底上的正投影内。
可选地,所述阵列基板还包括:位于所述负极电源线和所述平坦化层之间的绝缘层、以及贯穿所述绝缘层的第二过孔,所述第二过孔在所述衬底上的正投影与所述第一过孔在所述衬底上的正投影不重叠。
可选地,所述阵列基板还包括:第二搭接辅助结构,位于所述绝缘层和所述平坦化层之间,且覆盖所述第二过孔,所述阴极通过所述第二搭接辅助结构与所述负极电源线电连接。
可选地,所述第二部分同时位于所述第一过孔和所述第二过孔的侧壁上。
可选地,所述阵列基板还包括:多个子像素,位于所述显示区;像素定义层,位于所述多个子像素之间;所述第一搭接辅助结构与所述像素定义层材料相同。
可选地,所述多个子像素中的至少一个包括:发光元件,包括依次层叠的阳极、发光功能层和所述阴极,所述阳极位于所述阴极靠近所述衬底的一侧;所述第二搭接辅助结构与所述阳极材料相同。
可选地,所述周边区包括第一边界、第二边界、第三边界和第四边界,所述阵列基板还包括位于所述第一边界的电路板,所述电路板与所述负极电源线电连接,被配置为所述负极电源线提供电源信号;
所述第一过孔位于所述第二边界、所述第三边界和/或所述第四边界。
第二个方面,本申请实施例提供了一种显示装置,该显示装置包括上述的阵列基板。
本申请实施例提供的技术方案带来的有益技术效果是:
本实施例提供的阵列基板及显示装置,通过在第一过孔的侧壁上设置第一搭接辅助结构,能够降低第一过孔的坡度角,从而降低阴极在第一过孔处的爬坡难度,从而保证阴极在第一过孔处的厚度及连续性,进而保证阴极信号的正常传输。
本申请附加的方面和优点将在下面的描述中部分给出,这些将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1为相关技术中的一种阵列基板的俯视示意图;
图2为相关技术中的一种阵列基板的截面示意图;
图3为本申请实施例提供的一种阵列基板的结构示意图;
图4为本申请实施例提供的另一种阵列基板的结构示意图;
图5为本申请实施例提供的又一种阵列基板的结构示意图;
图6为本申请实施例提供的再一种阵列基板的结构示意图;
图7为本申请实施例提供的另又一种阵列基板的结构示意图;
图8为本申请实施例提供的另再一种阵列基板的结构示意图;
图9为本申请实施例提供的一种阵列基板的俯视结构示意图;
图10为本申请实施例提供的一种显示装置的框架结构示意图;
图11为本申请实施例提供的一种阵列基板的制作方法的流程示意图。
附图标记:
1-衬底;
2-源漏极金属层;VSS-负极电源线;S-源电极;D-漏电极,VDD-正极电源线;
3-绝缘层;
4-阳极层;401-阳极;
5-平坦化层;
6-像素定义层;
7-有机发光层;
8-阴极;
10-周边区;10a-第一边界;10b-第二边界;10c-第三边界;10d-第四边界;20-显示区;30-电路板;
H1-第一过孔;H2-第二过孔;H3-第三过孔;
M1-第一搭接辅助结构;M2-第二搭接辅助结构;M3-第三搭接辅助结构。
具体实施方式
下面详细描述本申请,本申请的实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外,如果已知技术的详细描述对于示出的本申请的特征是不必要的,则将其省略。下面通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。
本技术领域技术人员可以理解,除非另外定义,这里使用的所有术语(包括技术术语和科学术语),具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语,应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样被特定定义,否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解,除非特意声明,这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是,本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本申请的发明人考虑到,对于OLED显示装置来说,如图1和图2所示,为了实现阴极8与位于平坦化层下方的负极电源线VSS的搭接,需要在周边区10的平坦化层5上形成第一过孔H1。
但高精度的OLED显示装置的平坦化层5的厚度较大,平坦化层5的整个上表面较为平坦,因此,平坦化层5的下方的膜层总厚度越小的位置,平坦化层5的厚度越大,例如,阴极8与负极电源线VSS的搭接处的平坦化层5的厚度就较大。且平坦化层5的材料多为有机硅材料,只能采用干法刻蚀。因此,周边区10的用于实现阴极8与负极电源线VSS搭接的贯穿平坦化层5的第一过孔H1的坡度角也较大。这增加了阴极8蒸镀过程中在第一过孔H1处的爬坡难度,容易造成阴极8在周边区10的第一过孔H1处出现厚度较薄,从而引起该区域的阴极的电阻过大;严重时甚至会出现阴极8断裂的情况,无法实现阴极8与负极电源线VSS的搭接。
本申请提供的阵列基板、其制作方法及显示装置,旨在解决现有技术的如上技术问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本实施例提供了一种阵列基板,如图3所示,该阵列基板包括周边区10和显示区20,本实施例提供的阵列基板包括:
衬底1,包括显示区20和围绕显示区20的周边区10;
负极电源线VSS,位于衬底1的一侧,负极电源线VSS围绕显示区20且至少部分位于周边区10;
平坦化层5,位于负极电源线VSS远离衬底1的一侧;
第一过孔H1,位于周边区10且贯穿平坦化层5;
阴极8,位于平坦化层5远离衬底1的一侧,阴极8通过第一过孔H1与负极电源线VSS电连接;
第一搭接辅助结构M1,位于平坦化层5与阴极8之间,且位于第一过孔H1的侧壁上,以降低第一过孔H1的坡度角。
具体地,如图3所示,通过利用一搭接辅助结构M1,第一过孔H1的坡度角由原本的第一坡度角α变为第二坡度角β,第二坡度角β明显低于第一坡度角α。
本实施例通过在第一过孔H1的侧壁上设置第一搭接辅助结构M1,能够降低第一过孔H1的坡度角,从而降低阴极8在第一过孔H1处的爬坡难度,从而保证阴极8在第一过孔H1处的厚度及连续性,进而保证阴极信号的正常传输。
进一步地,如图3所示,第一搭接辅助结构M1包括位于平坦化层5远离衬底1的第一部分M101和位于第一过孔H1侧壁上的第二部分M102,第一部分M101和第二部分M102连续设置;第二部分M102的坡度角小于第一过孔H1的坡度角。
具体地,本实施例提供的阵列基板还包括:多个子像素,子像素位于显示区20;像素定义层6,位于多个子像素之间;第一搭接辅助结构M1与像素定义层6材料相同。即可以利用像素定义层6来形成第一搭接辅助结构M1。在制作时,可以通过控制对像素定义层6的刻蚀条件,使得第一搭接辅助结构M1的厚度在阴极8远离衬底1的方向上呈现逐渐减小的趋势,即第二部分M102的坡度角小于第一过孔H1的坡度角。
需要说明的是,图3为了明确示出像素定义层6和第一搭接辅助结构M1,第一搭接辅助结构M1和像素定义层6并未连接在一起,但在实际制作中,在不影响阵列基板中其它结构的前提下,第一搭接辅助结构M1和像素定义层6也可以是连接在一起的。
本实施例提供的阵列基板,通过将第一搭接辅助结构M1的第二部分M102的坡度角小于第一过孔H1的坡度角,能够降低阴极8的爬坡难度,从而保证阴极8在第一过孔H1处的厚度及连续性,进而保证阴极信号的正常传输。
可选地,如图3所示,本实施例提供的阵列基板还包括:位于负极电源线VSS和平坦化层5之间的绝缘层3、以及贯穿绝缘层3的第二过孔H2;第二过孔H2在衬底1上的正投影位于第一过孔H1在衬底1上的正投影内。
在本实施例提供的阵列基板中,绝缘层3上的第二过孔H2在衬底1上的正投影位于第一过孔H1在衬底1上的正投影内,使得阴极8通过第一过孔H1与第二过孔H2与负极电源线VSS搭接。
进一步地,如图3所示,第二部分M102同时位于第一过孔H1和第二过孔H2的侧壁上。如此,能够进一步降低阴极8的爬坡难度。
进一步地,如图4所示,第二过孔H2的顶部的直径小于第一过孔H1的底部的直径。即第一过孔H1和第二过孔H2形成台阶孔,能够进一步降低阴极8的爬坡难度。
在本申请的另一实施例中,如图5所示,本实施例提供的阵列基板还包括第二搭接辅助结构M2,第二搭接辅助结构M2位于负极电源线VSS和平坦化层5之间,且覆盖第二过孔H2,阴极8通过第二搭接辅助结构M2与负极电源线VSS电连接。
具体地,如图5所示,通过利用第二搭接辅助结构M2,第一过孔H1的深度由第一深度D1减小为第二深度D2,其中,第一深度D1与第二深度D2的差值为第二搭接辅助结构M2的厚度。
本实施例提供的阵列基板,通过采用位于负极电源线VSS和平坦化层5之间的第二搭接辅助结构来降低第一过孔H1的深度降低,能够进一步降低阴极8在第一过孔H1处的爬坡难度,从而保证阴极8在周边区10的厚度及连续性,进而保证阴极信号的正常传输。
可选地,如图5所示,本实施例提供的阵列基板还包括:位于负极电源线VSS和平坦化层5之间的绝缘层3、以及贯穿绝缘层3的第二过孔H2;第二过孔H2在衬底1上的正投影与第一过孔H1在衬底1上的正投影不重叠。即阴极8与第二搭接辅助结构M2搭接,第二搭接辅助结构M2与负极电源线VSS搭接,以实现阴极8与负极电源线VSS的电连接。
具体地,本实施例提供的阵列基板还包括发光元件,发光元件包括依次层叠的阳极401、发光功能层7和阴极8,阳极401比位于阴极8靠近衬底1的一侧;第二搭接辅助结构M2与阳极401材料相同。即阳极层4包括第二搭接辅助结构M2与阳极401,在制作时可同时形成。
本实施例通过在阳极层4形成作为实现阴极8与阴极总线负极电源线VSS电连接的媒介的第二搭接辅助结构M2,无需另外增加膜层,仅需在对阳极层4仅需图形化处理形成阳极401的同时在周边区10形成第二搭接辅助结构M2,即可降低第一过孔H1的深度。因此,能够降低阴极8在周边区10的爬坡难度,能够防止阴极8在周边区10出现断裂的情况,保证阴极信号的有效传输。
可选地,如图6所示,本实施例提供的阵列基板还包括:位于负极电源线VSS和平坦化层5之间的绝缘层3、以及贯穿绝缘层3的第二过孔H2;第二过孔H2在衬底1上的正投影位于第一过孔H1在衬底1上的正投影内。进一步地,第二过孔H2的顶部的直径小于第一过孔H1的底部的直径。本实施例提供的阵列基板,第一过孔H1和第二过孔H2形成台阶式过孔,能够进一步降低阴极8的爬坡难度。
在本申请的又一实施例中,如图7所示,本实施例提供的阵列基板还包括第三搭接辅助结构M3,第三搭接辅助结构M3位于阴极8远离平坦化层5的一侧。当然,第三搭接辅助结构M3也可以位于阴极8靠近平坦化层5的一侧。第三搭接辅助结构M3与阴极8电连接以降低阴极8的电阻。
本实施例提供的阵列基板,通过利用第三搭接辅助结构M3,使得阴极8与第三搭接辅助结构M3形成复合阴极,复合阴极的电阻低于单一阴极8的电阻,且第三搭接辅助结构M3能够在阴极8出现断裂时进行弥补,即第三搭接辅助结构M3能够填充在阴极8的缝隙处。因此,本实施例能够保证阴极8具有良好的导电性,使得阴极信号能够正常传输。
进一步地,如图7所示,第三搭接辅助结构M3为透明导电薄膜。更进一步地,透明氧化薄膜的材料包括氧化铟锡。透明导电薄膜在制作时可以整层沉积,透明导电薄膜既能够与阴极8形成符合阴极以提升阴极的导电性能,而且不影响显示装置的正常显示。
在本申请的再一实施例中,如图8所示,本实施例提供的阵列基板中,除第一搭接辅助结构M1之外,同时包括第二搭接辅助结构M2和第二搭接辅助结构M3,对第二搭接辅助结构M2和第二搭接辅助结构M3的说明请参照上述实施例,在此不再赘述。
可选地,如图3-8所示,阴极8的厚度为100埃米-1000埃米。优选地,阴极8的厚度为100埃米-200埃米,以保证阴极8具有良好的透光性。
可选地,如图3-8所示,本实施例提供的阵列基板还包括源漏电极层2,源漏电极层2包括电源负极线VSS以及位于显示区的多个源电极S和多个漏电极D。即将负极电源线VSS设置在源漏电极层,源漏电极层相较于第一栅极层和第二栅极层来说,与阴极8之间的膜层数量较少,使得阴极8与负极电源线VSS的距离较近。
具体地,本实施例提供的阵列基板还包括贯穿绝缘层的第三过孔H3,阳极401通过第三过孔H3与相应的漏极D电连接。
需要说明的是,虽然图3至图8并未示出,但本实施例提供的阵列基板还包括有源层、第一栅极层、第二栅极层以及第一栅极绝缘层和第二栅极绝缘层等,但有源层、第一栅极层、第二栅极层以及第一栅极绝缘层和第二栅极绝缘层等不涉及本申请的核心发明点,在此不进行展开说明。
可选地,如图9所示,本实施例提供的阵列基板中,周边区10包括第一边界10a、第二边界10b、第三边界10c和第四边界10d,阵列基板还包括位于第一边界10a的电路板30,电路板30与负极电源线VSS电连接,被配置为负极电源线VSS提供电源负极信号;第一过孔H1位于第二边界10b、第三边界10c和/或第四边界10d。
具体地,第一边界10a还包括正极电源线VDD,电路板30还与正极电源线VDD电连接,被配置为正极电源线VDD提供电源正极信号。
具体地,在一些可选的实施例中,第一边界10a为下边框,第二边界10b为上边框,第三边界10c和第四边界10d分别为左边框和右边框;电路板30可以为柔性电路板(Flexible Printed Circuit,FPC),也可以为集成电路(Integrated Circuit,IC)芯片。
基于同一发明构思,本实施例提供了一种显示装置,如图10所示,本实施例提供的显示装置包括上述实施例中的阵列基板,能够实现上述阵列基板的有益效果,在此不再赘述。
具体地,本实施例提供的显示装置还包括用于驱动阵列基板的驱动芯片和为阵列基板提供电能的供电电源。
基于同一发明构思,本实施例提供了一种阵列基板的制作方法,如图图11所示,请结合图3和图9,本实施例提供的阵列基板的制作方法包括:
S1:提供一衬底1,该衬底1包括显示区20和围绕显示区20的周边区10。
S2:形成负极电源线VSS,负极电源线VSS位于衬底1的一侧且位于周边区10。具体地,负极电源线VSS位于源漏电极层2,此时,步骤S2具体为:形成源漏电极层2并对源漏电极层2进行图形化处理,以形成负极电源线VSS以及位于显示区20的多个源电极S和漏电极D。
S3:形成平坦化层5并对平坦化层5进行图形化处理以形成贯穿该平坦化层5的第一过孔H1,平坦化层5位于负极电源线VSS远离衬底1的一侧。
S4:形成第一搭接辅助结构M1,位于平坦化层5与阴极8之间,且位于8第一过孔H1的侧壁上,以降低第一过孔H1的坡度角。具体地,第一搭接辅助结构M1与像素定义层6的材料形同,此时,步骤S4具体为:沉积像素定义层材料,并对像素定义层材料进行图形化处理以形成位于周边区10的第一搭接辅助结构M1和位于显示区20的像素定义层6。
S5:形成阴极8,阴极8位于平坦化层5远离衬底1的一侧,阴极8通过第一过孔H1与负极电源线VSS电连接。
本实施例通过在第一过孔H1的侧壁上设置第一搭接辅助结构M1,能够降低第一过孔H1的坡度角,从而降低阴极8在第一过孔H1处的爬坡难度,从而保证阴极8在第一过孔H1处的厚度及连续性,进而保证阴极信号的正常传输。
可选地,请结合图5或6,本实施例提供的阵列基板的制作方法中,在步骤S2和步骤S3之间,还包括:
在源漏电极层2上形成绝缘层3,并对绝缘层3进行图形化处理以形成贯穿绝缘层3的第二过孔H2;在绝缘层3上形成阳极层4,并对阳极层4进行图形化处理以形成第二搭接辅助结构M2和位于显示区20的阳极401。
其中,第二搭接辅助结构M2通过第二过孔H2与负极电源线VSS搭接,阴极8通过第一过孔H1与第二搭接辅助结构M2搭接。
本实施例通过将阳极层4作为实现阴极8与阴极总线负极电源线VSS电连接的媒介,无需另外增加膜层,仅需在对阳极层4仅需图形化处理形成阳极401的同时在周边区10形成第二搭接辅助结构M2,即可降低第一过孔H1的深度。
可选地,请结合图7或图8,本实施例提供的阵列基板的制作方法中,本实施例提供的阵列基板的制作方法中,在步骤S4和步骤S5之间,或者在步骤S5之后,还包括:
形成第三搭接辅助结构M3,第三搭接辅助结构M3与阴极8电连接以降低阴极8的电阻。即第三搭接辅助结构M3位于阴极8远离平坦化层5的一侧。当然,第三搭接辅助结构M3也可以位于阴极8靠近平坦化层5的一侧。
具体地,形成透明导电薄膜以作为第三搭接辅助结构M3。进一步地,透明氧化薄膜的材料包括氧化铟锡。透明导电薄膜在制作时可以整层沉积,透明导电薄膜既能够与阴极8形成符合阴极以提升阴极的导电性能,而且不影响显示装置的正常显示。
本实施例提供的阵列基板,通过利用第三搭接辅助结构M3,使得阴极8与第三搭接辅助结构M3形成复合阴极,复合阴极的电阻低于单一阴极8的电阻,且第三搭接辅助结构M3能够在阴极8出现断裂时进行弥补,即第三搭接辅助结构M3能够填充在阴极8的缝隙处。因此,本实施例能够保证阴极8具有良好的导电性,使得阴极信号能够正常传输。
应用本申请实施例,至少能够实现如下有益效果:
本实施例提供的阵列基板及显示装置,通过在第一过孔的侧壁上设置第一搭接辅助结构,能够降低第一过孔的坡度角,从而降低阴极在第一过孔处的爬坡难度,从而保证阴极在第一过孔处的厚度及连续性,进而保证阴极信号的正常传输。
本技术领域技术人员可以理解,本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地,具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地,现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。
在本申请的描述中,需要理解的是,术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
应该理解的是,虽然附图的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,其可以以其他的顺序执行。而且,附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,其执行顺序也不必然是依次进行,而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述仅是本申请的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (12)
1.一种阵列基板,其特征在于,包括:
衬底,包括显示区和围绕所述显示区的周边区;
负极电源线,位于所述衬底的一侧且位于所述周边区,所述负极电源线围绕所述显示区;
平坦化层,位于所述负极电源线远离所述衬底的一侧;
第一过孔,位于所述周边区且贯穿所述平坦化层;
阴极,位于所述平坦化层远离所述衬底的一侧,所述阴极通过所述第一过孔与所述负极电源线电连接;
第一搭接辅助结构,位于所述平坦化层与所述阴极之间,且位于所述第一过孔的侧壁上,以降低所述第一过孔的坡度角。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一搭接辅助结构包括位于所述平坦化层远离所述衬底的第一部分和位于所述第一过孔侧壁上的第二部分,所述第一部分和所述第二部分连续设置;
所述第二部分的坡度角小于所述第一过孔的坡度角。
3.根据权利要求2所述的阵列基板,其特征在于,还包括:
位于所述负极电源线和所述平坦化层之间的绝缘层、以及贯穿所述绝缘层的第二过孔,所述第二过孔在所述衬底上的正投影位于所述第一过孔在所述衬底上的正投影内。
4.根据权利要求2所述的阵列基板,其特征在于,
位于所述负极电源线和所述平坦化层之间的绝缘层、以及贯穿所述绝缘层的第二过孔,所述第二过孔在所述衬底上的正投影与所述第一过孔在所述衬底上的正投影不重叠。
5.根据权利要求3或4所述的阵列基板,其特征在于,还包括:
第二搭接辅助结构,位于所述绝缘层和所述平坦化层之间,且覆盖所述第二过孔,所述阴极通过所述第二搭接辅助结构与所述负极电源线电连接。
6.根据权利要求3所述的阵列基板,其特征在于,所述第二部分同时位于所述第一过孔和所述第二过孔的侧壁上。
7.根据权利要求1-4和6中任一项所述的阵列基板,其特征在于,还包括:
第三搭接辅助结构,位于所述阴极远离所述衬底的一侧,或者位于所述阴极靠近所述平坦化层的一侧,所述第三搭接辅助结构与所述阴极电连接以降低所述阴极的电阻。
8.根据权利要求7所述的阵列基板,其特征在于,
所述第三搭接辅助结构为透明导电薄膜。
9.根据权利要求1-4和6中任一项所述的阵列基板,其特征在于,还包括:
多个子像素,位于所述显示区;
像素定义层,位于所述多个子像素之间;
所述第一搭接辅助结构与所述像素定义层材料相同。
10.根据权利要求5所述的阵列基板,其特征在于,还包括:
多个子像素,位于所述显示区,所述多个子像素中的至少一个包括:
发光元件,包括依次层叠的阳极、发光功能层和所述阴极,所述阳极位于所述阴极靠近所述衬底的一侧;
所述第二搭接辅助结构与所述阳极材料相同。
11.根据权利要求1-4和6中任一项所述的阵列基板,其特征在于,所述周边区包括第一边界、第二边界、第三边界和第四边界,所述阵列基板还包括位于所述第一边界的电路板,所述电路板与所述负极电源线电连接,被配置为所述负极电源线提供电源信号;
所述第一过孔位于所述第二边界、所述第三边界和/或所述第四边界。
12.一种显示装置,其特征在于,包括权利要求1-11中任一项所述的阵列基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102481.2A CN113284921B (zh) | 2020-02-19 | 2020-02-19 | 阵列基板及显示装置 |
PCT/CN2021/076205 WO2021164645A1 (zh) | 2020-02-19 | 2021-02-09 | 显示基板及显示装置 |
US17/626,434 US20220262890A1 (en) | 2020-02-19 | 2021-02-09 | Display substrate and display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010102481.2A CN113284921B (zh) | 2020-02-19 | 2020-02-19 | 阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113284921A true CN113284921A (zh) | 2021-08-20 |
CN113284921B CN113284921B (zh) | 2023-05-09 |
Family
ID=77275100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010102481.2A Active CN113284921B (zh) | 2020-02-19 | 2020-02-19 | 阵列基板及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220262890A1 (zh) |
CN (1) | CN113284921B (zh) |
WO (1) | WO2021164645A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113782512A (zh) * | 2021-09-09 | 2021-12-10 | 武汉华星光电半导体显示技术有限公司 | 显示面板和移动终端 |
WO2023230888A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 发光基板及其制备方法、发光装置 |
WO2024000459A1 (zh) * | 2022-06-30 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114709353B (zh) * | 2022-04-25 | 2023-07-28 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317932A (ja) * | 2004-03-29 | 2005-11-10 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2009170395A (ja) * | 2007-12-18 | 2009-07-30 | Sony Corp | 表示装置およびその製造方法 |
CN103258968A (zh) * | 2013-04-28 | 2013-08-21 | 昆山工研院新型平板显示技术中心有限公司 | 一种主动式oled显示器件及其制备方法 |
CN110211994A (zh) * | 2019-05-17 | 2019-09-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、有机发光二极管显示器 |
CN110473835A (zh) * | 2019-08-30 | 2019-11-19 | 上海中航光电子有限公司 | 一种显示面板及其制备方法、显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710170B1 (ko) * | 2003-12-30 | 2007-04-20 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
CN103296033B (zh) * | 2013-05-28 | 2016-05-11 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法 |
KR102413365B1 (ko) * | 2015-11-03 | 2022-06-27 | 엘지디스플레이 주식회사 | 유기발광다이오드표시장치 및 이의 제조방법 |
CN106711156B (zh) * | 2017-01-22 | 2020-06-12 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及阵列基板制备方法 |
CN109962078B (zh) * | 2019-03-28 | 2021-02-09 | 合肥鑫晟光电科技有限公司 | 一种显示基板及其制备方法、显示面板 |
-
2020
- 2020-02-19 CN CN202010102481.2A patent/CN113284921B/zh active Active
-
2021
- 2021-02-09 WO PCT/CN2021/076205 patent/WO2021164645A1/zh active Application Filing
- 2021-02-09 US US17/626,434 patent/US20220262890A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005317932A (ja) * | 2004-03-29 | 2005-11-10 | Yamaha Corp | 半導体装置及びその製造方法 |
JP2009170395A (ja) * | 2007-12-18 | 2009-07-30 | Sony Corp | 表示装置およびその製造方法 |
CN103258968A (zh) * | 2013-04-28 | 2013-08-21 | 昆山工研院新型平板显示技术中心有限公司 | 一种主动式oled显示器件及其制备方法 |
CN110211994A (zh) * | 2019-05-17 | 2019-09-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、有机发光二极管显示器 |
CN110473835A (zh) * | 2019-08-30 | 2019-11-19 | 上海中航光电子有限公司 | 一种显示面板及其制备方法、显示装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113782512A (zh) * | 2021-09-09 | 2021-12-10 | 武汉华星光电半导体显示技术有限公司 | 显示面板和移动终端 |
WO2023230888A1 (zh) * | 2022-05-31 | 2023-12-07 | 京东方科技集团股份有限公司 | 发光基板及其制备方法、发光装置 |
WO2024000459A1 (zh) * | 2022-06-30 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021164645A1 (zh) | 2021-08-26 |
US20220262890A1 (en) | 2022-08-18 |
CN113284921B (zh) | 2023-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113284921B (zh) | 阵列基板及显示装置 | |
EP2966689B1 (en) | Organic light emitting display device and manufacturing method thereof | |
CN108550617B (zh) | 一种显示面板及显示装置 | |
KR100500147B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
KR100544436B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
JP4247967B2 (ja) | 有機電界発光素子とその製造方法 | |
US8395569B2 (en) | Dual panel type organic electroluminescent display device and method of fabricating the same | |
US10998395B2 (en) | Organic light-emitting display device | |
JP4068520B2 (ja) | 有機電界発光素子とその製造方法 | |
US11374074B2 (en) | Display panel, display apparatus, and method of fabricating the display panel | |
US11088227B2 (en) | Display panel and manufacturing method thereof | |
JP2015069854A (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP2009015344A (ja) | 有機電界発光素子とその製造方法 | |
TWI597837B (zh) | Display device and method of manufacturing the same | |
JP5355494B2 (ja) | 表示装置及びその製造方法 | |
JP2005174907A (ja) | 電気光学装置および電子機器 | |
WO2018163566A1 (ja) | 表示装置、および表示装置の製造方法 | |
KR100852252B1 (ko) | 표시장치 및 그 제조 방법 | |
KR100473999B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
JP2008010275A (ja) | 画像表示装置 | |
CN110085625B (zh) | 顶发射型显示器件及其制作方法 | |
JP2008218330A (ja) | 有機el表示装置 | |
US20050167671A1 (en) | Organic light emitting display and method of fabricating the same | |
US20240038771A1 (en) | Array substrate and display panel | |
US20230217750A1 (en) | Light emitting display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |