CN113271083A - 脉冲信号发送电路 - Google Patents

脉冲信号发送电路 Download PDF

Info

Publication number
CN113271083A
CN113271083A CN202110179361.7A CN202110179361A CN113271083A CN 113271083 A CN113271083 A CN 113271083A CN 202110179361 A CN202110179361 A CN 202110179361A CN 113271083 A CN113271083 A CN 113271083A
Authority
CN
China
Prior art keywords
pulse signal
circuit
power supply
supply voltage
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110179361.7A
Other languages
English (en)
Inventor
熊谷敬三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN113271083A publication Critical patent/CN113271083A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种脉冲信号发送电路，能够不导致电路规模、芯片尺寸大幅增加地发送脉冲宽度和占空比没有变动的脉冲信号。脉冲信号发送电路具备：将漏极端子连接在输出端子的输出用晶体管(M0)；以及设置在该输出用晶体管的前级，生成向所述输出用晶体管的栅极端子输入的信号的逆变器电路(12)，并且从所述输出端子输出脉冲信号，在脉冲信号发送电路中，设置以脉冲信号为输入，对输入的脉冲信号的下降和上升中的一方进行延迟的延迟电路(13)，将所述延迟电路延迟后的脉冲信号输入到所述逆变器电路。

Description

脉冲信号发送电路
技术领域
本发明涉及一种脉冲信号发送电路以及有效用于内置该脉冲信号发送电路的半导体集成电路的技术，特别涉及具备防止所发送的脉冲信号的脉冲宽度和占空比的变动的功能的脉冲信号发送电路。
背景技术
在发送或输出脉冲信号(矩形波信号)的电路中，作为EMI(电磁干扰)对策，有时需要使输出波形的上升或下降具有倾斜(斜率)而使变化平缓的功能。作为具有该斜率控制功能的脉冲信号发送电路，例如存在以下电路，如图9所示，具备以电阻元件为负载的电阻负载型逆变器以及对该逆变器的驱动晶体管M0进行接通、断开控制的前级的CMOS逆变器。
此外，在图9所示的电路中，通过驱动晶体管M0的栅极端子的反馈电容Crss(＝Cgd)以及对驱动晶体管M0进行驱动的前级的CMOS逆变器的电流能力，能够使输出波形的上升或下降具有所希望的倾斜。并且，通过这样使输出波形的上升和下降分别具有倾斜，能够抑制因波形急剧变化而产生噪声的情况。
在图9所示的脉冲信号发送电路中，在将图10的(a)所示的矩形波信号IN输入到前级的CMOS逆变器的情况下，虽然如(c)所示那样输出上升和下降平缓的波形的信号，但输出波形的上升延迟时间trise和下降延迟时间tfall不相等，由此，输出信号OUT的脉冲宽度或占空比与输入信号IN的脉冲宽度或占空比不一致。结果，在发送具有接收侧的电路所要求的脉冲宽度或占空比的脉冲信号的情况下，或使脉冲宽度或占空比持有信息来发送脉冲信号的系统中，存在传送不适当的信号的问题。
以往提出了与具备脉冲宽度调整功能的脉冲宽度调整电路有关的发明(专利文献1)。构成为通过将这样的脉冲宽度调整电路设置在图9所示的脉冲信号发送电路的前级，能够发送具有期望的脉冲宽度、占空比的脉冲信号。
但是，专利文献1所记载的脉冲宽度调整电路是具备2个逆变器、多个电阻元件以及多个开关元件的结构，因此电路规模增大，在应用于半导体集成电路时，特别是存在由于电阻元件导致芯片尺寸的大幅增加的课题。
专利文献1：日本特开2004-166012号公报
发明内容
本发明是基于上述那样的背景而做出的，其目的在于提供一种脉冲信号发送电路，该脉冲信号发送电路不会导致电路规模和芯片尺寸大幅增加而能够发送脉冲宽度和占空比不变动的脉冲信号。
本发明的另一目的在于提供一种能够高精度地控制输出波形的斜率的脉冲信号发送电路。
为了实现上述目的，本发明是一种脉冲信号发送电路，其具备：输出用晶体管，其漏极端子与输出端子连接；以及逆变器电路，其设置在该输出用晶体管的前级，生成向所述输出用晶体管的栅极端子输入的信号，
所述脉冲信号发送电路通过所述输出端子输出脉冲信号，
所述脉冲信号发送电路具备延迟电路，该延迟电路以脉冲信号为输入，对输入的脉冲信号的下降和上升中的一方进行延迟，
所述脉冲信号发送电路构成为将所述延迟电路进行延迟后的脉冲信号输入到所述逆变器电路。
根据具有上述结构的脉冲信号发送电路，具备以脉冲信号为输入，对输入的脉冲信号的下降和上升中的一方进行延迟的延迟电路，因此使脉冲信号发送电路具有斜率控制功能，由此即使输出波形的上升延迟时间与下降延迟时间不相等，通过将延迟电路延迟后的脉冲信号输入到对输出用晶体管进行驱动的逆变器电路，能够发送脉冲宽度和占空比没有变动的脉冲信号。另外，能够以漏极开路方式发送脉冲信号。
在此，优选构成为上述逆变器电路是具有串联方式的P沟道MOS晶体管和N沟道MOS晶体管的CMOS逆变器电路，
在第一电源电压端子与输出节点之间与所述P沟道MOS晶体管串联地连接了第一恒流源，
在所述输出节点与第二电源电压端子之间与所述N沟道MOS晶体管串联地连接了第二恒流源。
根据该结构，能够通过恒流源的电流来调整输出用晶体管的栅极电压的变化速度，由此能够控制输出波形的上升、下降的倾斜(斜率)。
另外，优选构成为在第一电源电压端子或第二电源电压端子与所述输出用晶体管的漏极端子之间连接有电阻元件。
根据该结构，无需在接收所输出的脉冲信号一侧的电路设置上拉或下拉的电阻而能够发送脉冲信号。
并且，优选构成为向连接有所述电阻元件的第一电源电压端子或第二电源电压端子、连接有所述延迟电路和所述逆变器电路的电源电压端子供给不同电位的电源电压。
根据该结构，不使脉冲宽度或占空比发生变动而能够发送对所输入的脉冲信号进行了电平位移后的脉冲信号。
另外，优选构成为所述延迟电路具有调整延迟量的功能。
由此，通过应用脉冲信号发送电路的系统，例如即使由于脉冲信号的周期不同使得输出波形的上升延迟时间与下降延迟时间的时间差不同，通过调整延迟电路的延迟量，能够发送脉冲宽度和占空比没有变动的脉冲信号。
此外，优选所述延迟电路构成为具备：
串联连接在第一电源电压端子和第二电源电压端子之间的开关用MOS晶体管和恒流源；
连接在所述开关用MOS晶体管以及所述恒流源的连接节点与第二电源电压端子或第一电源电压端子之间的电容元件。
根据该结构，通过比较小规模且简单结构的电路，能够实现将所输入的脉冲信号的下降和上升中的一方延迟的延迟电路。
根据本发明的脉冲信号发送电路，不会导致电路规模或芯片尺寸的大幅增加而能够发送脉冲宽度和占空比没有变动的脉冲信号。另外，具有能够高精度地控制输出波形的斜率的效果。
附图说明
图1是表示应用了本发明的脉冲信号发送电路的一实施方式的电路结构图。
图2的(A)、(B)、(C)是表示构成第一实施例和变形例的脉冲信号发送电路的下降延迟电路的具体例的电路图。
图3的(A)、(B)是表示第一实施例和变形例的脉冲信号发送电路中的输入信号IN、内部节点的电位和输出电压OUT的关系的波形图。
图4是表示第一实施例的脉冲信号发送电路的第一变形例的电路结构图。
图5是表示第一变形例的脉冲信号发送电路中的输入信号IN、内部节点的电位和输出电压OUT的关系的波形图。
图6是表示第一实施例的脉冲信号发送电路的第二变形例的电路结构图。
图7是表示实施方式的脉冲信号发送电路的第二实施例的电路结构图。
图8是表示第二实施例的脉冲信号发送电路中的输入信号IN、内部节点的电位和输出电压OUT的关系的波形图。
图9是表示现有的脉冲信号发送电路的一例的电路结构图。
图10是表示图9所示的现有脉冲信号发送电路中的输入信号IN、内部节点的电位和输出电压OUT的关系的波形图。
具体实施方式
以下，基于附图对本发明的优选实施方式进行说明。
图1表示应用了本发明的脉冲信号发送电路的一个实施例。
如图1所示，本实施例的脉冲信号发送电路10包含：输出级11，其由电阻负载型逆变器构成，该电阻负载型逆变器具备串联连接在电源电压端子和接地点之间的电阻R0和N沟道MOS晶体管M0；前级的CMOS逆变器电路12，其对该输出级11的MOS晶体管M0进行接通、断开控制；以及下降延迟电路13，其设置在该CMOS逆变器电路12的前级，对输入脉冲信号IN的下降进行延迟。
CMOS逆变器电路12由以下构成：在栅极端子共同输入来自前级的下降延迟电路13的信号的P沟道MOS晶体管M1和N沟道MOS晶体管M2、在电源电压端子与P沟道MOS晶体管M1之间以串联方式连接的恒流源CC1、以及在N沟道MOS晶体管M2与接地点之间以串联方式连接的恒流源CC2，在M1和M2的连接节点N2连接有输出级11的MOS晶体管M0的栅极端子。电流源CC1的电流值I1与CC2的电流值I2相同，即I1＝I2。
例如，图2的(A)所示，下降延迟电路13由以下构成：将输入信号IN反转的逆变器INV、串联连接在电源电压端子与接地点之间的P沟道MOS晶体管Mp3以及恒流源CC3、连接在晶体管Mp3和恒流源CC3的连接节点N1与接地点之间的电容器C1。
另外，恒流源CC1、CC2和CC3例如能够由电流镜电路构成。
接着，对本实施例的脉冲信号发送电路10的作用进行说明。
在图9所示的现有的脉冲信号发送电路中，如图10的(c)所示，输出波形的上升延迟时间trise与下降延迟时间tfall不相等的原因是输出级11的MOS晶体管M0的阈值电压为电源电压VDD的1/2以下，M0接通而漏极电流开始流动的定时为栅极端子电压达到VDD/2之前。与此相对，在图1的实施方式的脉冲信号发送电路中设置下降延迟电路13，使输出级11的MOS晶体管M0接通的定时延迟。由此，输出波形的上升延迟时间trise与下降延迟时间tfall变得相等。
图3的(A)示出了图1的实施例的脉冲信号发送电路10中的输入信号IN、内部节点N1的电位V1、MOS晶体管M0的栅极电压Vg、输出电压OUT的关系。图3的(B)是作为图1的实施例的脉冲信号发送电路中的下降延迟电路13采用了图2的(B)的电路时的图示。
在图3的(A)、(B)中，Vth是MOS晶体管M0的阈值电压，比VDD/2小。这样的关系能够通过选择比Vth的2倍高的电压作为电阻R0的电源电压VDD来设定。M0的栅极电压Vg在上升时和下降时暂时变得平坦是由于MOS晶体管M0的栅极端子的反馈电容，在Vg的平坦期间输出电压OUT发生变化。即，通过设计电路使得平坦期间成为适当的长度，能够设定输出波形的实质的上升延迟时间和下降延迟时间。
如图3的(A)所示，在图1的实施例的脉冲信号发送电路10中，通过下降延迟电路13，节点N1的电位V1的下降从输入信号IN的下降定时t1延迟了延迟电路的延迟时间tdelay，输出波形的上升延迟时间trise与下降延迟时间tfall相等。
相反，设定下降延迟电路13的延迟时间td的值，使得trise＝tfall。其结果，输出电压OUT的脉冲宽度以及占空比与输入信号IN的脉冲宽度以及占空比一致，防止变动。在图3的(B)中也是同样的。
如上所述，在图9所示的脉冲信号发送电路中，在将图10的(a)所示的矩形波信号IN输入到前级的CMOS逆变器的情况下，虽然如(c)所示输出上升和下降平缓的波形的信号，但输出波形的上升延迟时间trise和下降延迟时间tfall不相等，因此输出信号OUT的脉冲宽度或占空比变得与输入信号IN的脉冲宽度或占空比不一致。与此相对，在本实施例的脉冲信号发送电路10中，通过设定下降延迟电路13的延迟时间td的值使得trise＝tfall，由此输出电压OUT的脉冲宽度以及占空比与输入信号IN的脉冲宽度以及占空比一致，防止变动。
另外，在图1的实施例的脉冲信号发送电路10中，由于恒流源CC1、CC2与CMOS逆变器电路12的P-MOS以及N-MOS串联连接，所以与没有恒流源CC1、CC2的现有的脉冲信号发送电路(参照图9)相比，能够高精度地进行调整使得M0的栅极电压Vg以及输出电压OUT的上升时和下降时的波形的倾斜(斜率)成为所希望的值。但是，在图1的实施方式的脉冲信号发送电路中，如现有电路那样通过输出级的MOS晶体管M0的设计来进行输出波形的倾斜的调整，从而也能够采用省略了恒流源CC1、CC2的结构。
此外，在图1的脉冲信号发送电路10中，除了电阻R0以外的电路部分也可以在单晶硅那样的半导体芯片上形成为半导体集成电路(调节器IC)，负载电阻作为外接元件连接在外部端子与电源电压端子之间，或者在接收侧的电路中作为上拉电阻连接在输入端子与电源电压端子之间。
关于这样的漏极开路方式且要求EMI对策的信号发送，例如有被称为LIN(LocalInterconnect Network局域互联网)的面向车载系统的通信标准所规定的信号发送，本实施方式的脉冲信号发送电路能够应用于构成具有LIN总线的系统的信号发送电路。此外，在LIN标准中，要求传输信号(脉冲)的占空比为50％。另外，本实施例也能够应用于构成车载网络系统的信号发送电路，该车载网络系统以被称为CAN(Controller Area Network：控制器局域网)的标准进行通信。
另外，在本实施例的脉冲信号发送电路10例如构成为漏极开路方式的电路时，如图2的(B)所示，在下降延迟电路13中，可以与恒流源CC3并联地具备恒流源CC4、CC5……，并且与恒流源CC4、CC5……串联地分别设置开关S1、S2……。由此，能够根据信号接收侧的上拉电阻的电阻值来切换对电容器C1进行放电的电流值，使输出波形的下降延迟时间tfall变化，无论上拉电阻R0的电源电压VDD如何都能够使输出波形的上升延迟时间trise与下降延迟时间tfall相等。其结果，在漏极开路方式的脉冲信号发送电路中，能够有效地防止输出电压OUT的脉冲宽度以及占空比的变动。也可以代替对电容器C1进行放电的电流值(恒流源)的切换，而采用能够切换电容器C1的电容值的电路结构。
图4示出了上述实施例的脉冲信号发送电路的第一变形例。
第一变形例的脉冲信号发送电路在作为输出级11的MOS晶体管M0使用了P沟道MOS晶体管Mp0来代替N沟道MOS晶体管的电路中应用了上述实施例(图1)，设置了上升延迟电路14来代替下降延迟电路13。另外，MOS晶体管Mp0的阈值电压Vthp变得比VDD/2高。这样的关系能够通过选择比Vthp的2倍高的电压作为电阻R0的电源电压VDD来设定。
图5示出了该变形例的时序图。从图5可知，在该变形例中，通过设置上升延迟电路14，能够使输出电压OUT的波形的上升延迟时间trise与下降延迟时间tfall相等，有效地防止输出电压OUT的脉冲宽度以及占空比的变动。
作为该第一变形例的上升延迟电路14的具体例，例如，如图2的(C)所示，具有一种电路，该电路具备将输入信号IN反转的逆变器INV、串联连接在电源电压端子与接地点之间的恒流源CC3以及N沟道MOS晶体管M3、连接在晶体管M3与恒流源CC3的连接节点N1与接地点之间的电容器C1。使用了图2的(C)所示的上升延迟电路14时的脉冲信号发送电路的时序图如图5的虚线A所示，节点N1的电位V1的上升变缓，除此以外与图5的时序图大致相同，因此省略图示。
图6示出了上述实施例的脉冲信号发送电路的第二变形例。
在第二变形例的脉冲信号发送电路中，将输出级11的电源电压设为与CMOS逆变器电路12以及下降延迟电路13的电源电压VDD不同的电压Vdd。通过这样构成，能够使脉冲信号发送电路具有以下的电平位移功能，该电平位移功能输出对于输入信号IN将高电平侧的电位进行位移后的信号。例如，在应用于车载系统的情况下，考虑将输出级11的电源电压Vdd设为电池电压。此时，VDD＜Vdd，但也可以根据使用的系统而设为VDD＞Vdd。
接着，使用图7及图8对本发明的脉冲信号发送电路的第二实施例进行说明。
如图7所示，在第二实施例的脉冲信号发送电路中，设置了使输入脉冲信号IN的脉冲宽度变化来进行输出的脉冲调整电路15，来取代图1的第一实施例的下降延迟电路13。脉冲调整电路15通过数字处理来实现第一实施例中的下降延迟电路13的功能，由逻辑电路构成，该逻辑电路具有通过时钟信号ck进行动作的计数器电路和逻辑门电路等，上述时钟信号ck具有比输入脉冲信号IN的周期足够短的周期Ta。
具体而言，下降延迟电路13例如将具有输入脉冲信号IN的周期Tin的信息的信号b1～b3作为控制信号，在周期Tin长的情况下，如图8所示，对于输入脉冲信号IN，使下降到低电平的定时延迟时钟信号ck的1周期Ta的量。另外，在周期Tin短的情况下，对于输入脉冲信号IN，使下降到低电平的定时提前时钟信号ck的1周期Ta的量。
在该实施例中，由于控制信号a1～a3是3比特，所以能够以8个阶段调整下降到低电平的定时。
以上基于实施方式具体说明了本发明的发明人作出的发明，但本发明并不限于上述实施方式。例如，在上述第一实施例的说明中，设为构成CMOS逆变器电路12的恒流源CC1的电流值I1与CC2的电流值I2相同，但是，例如在具备电平位移功能的第二变形例的脉冲信号发送电路中也可以使恒流源CC1的电流值I1与CC2的电流值I2不同。
另外，在上述实施方式中，说明了脉冲信号发送电路构成为1个半导体集成电路，但也能够构成为用于实现具有各种功能的半导体集成电路的信号发送功能的电路。
附图标记的说明
10脉冲信号发送电路、11输出级、12CMOS逆变器电路、13下降延迟电路、14上升延迟电路、15脉冲调整电路、M0输出用MOS晶体管、IN输入脉冲信号。

Claims (8)

1.一种脉冲信号发送电路，其具备：将漏极端子连接在输出端子的输出用晶体管；以及设置在该输出用晶体管的前级，生成向所述输出用晶体管的栅极端子输入的信号的逆变器电路，并且其通过所述输出端子输出脉冲信号，
其特征在于，
所述脉冲信号发送电路具备延迟电路，该延迟电路以脉冲信号为输入，对输入的脉冲信号的下降和上升中的一方进行延迟，
构成为将所述延迟电路进行延迟后的脉冲信号输入到所述逆变器电路。
2.根据权利要求1所述的脉冲信号发送电路，其特征在于，
所述逆变器电路是具有串联方式的P沟道MOS晶体管和N沟道MOS晶体管的CMOS逆变器电路，
在第一电源电压端子与输出节点之间与所述P沟道MOS晶体管串联地连接有第一恒流源，
在所述输出节点与第二电源电压端子之间与所述N沟道MOS晶体管串联地连接有第二恒流源。
3.根据权利要求1或2所述的脉冲信号发送电路，其特征在于，
在第一电源电压端子或第二电源电压端子与所述输出用晶体管的漏极端子之间连接有电阻元件。
4.根据权利要求3所述的脉冲信号发送电路，其特征在于，
构成为向连接了所述电阻元件的第一电源电压端子或第二电源电压端子、连接了所述延迟电路以及所述逆变器电路的电源电压端子供给不同电位的电源电压。
5.根据权利要求1、2、4中的任意一项所述的脉冲信号发送电路，其特征在于，
构成为所述延迟电路具有调整延迟量的功能。
6.根据权利要求1、2、4中的任意一项所述的脉冲信号发送电路，其特征在于，
构成为所述延迟电路具有：
串联连接在第一电源电压端子与第二电源电压端子之间的开关用MOS晶体管和恒流源；
连接在所述开关用MOS晶体管与所述恒流源的连接节点与第二电源电压端子或第一电源电压端子之间的电容元件。
7.根据权利要求1、2、4中的任意一项所述的脉冲信号发送电路，其特征在于，
在输入脉冲信号的占空比为50％时，将所述延迟电路延迟后的脉冲信号的占空比控制为50％。
8.根据权利要求1、2、4中的任意一项所述的脉冲信号发送电路，其特征在于，
进行控制使得所述延迟电路延迟后的脉冲信号的上升所需要的时间与下降所需要的时间变得相等。
CN202110179361.7A 2020-02-17 2021-02-09 脉冲信号发送电路 Pending CN113271083A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020023967A JP2021129255A (ja) 2020-02-17 2020-02-17 パルス信号送信回路
JP2020-023967 2020-02-17

Publications (1)

Publication Number Publication Date
CN113271083A true CN113271083A (zh) 2021-08-17

Family

ID=74505081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110179361.7A Pending CN113271083A (zh) 2020-02-17 2021-02-09 脉冲信号发送电路

Country Status (4)

Country Link
US (1) US11387821B2 (zh)
EP (1) EP3866340A1 (zh)
JP (1) JP2021129255A (zh)
CN (1) CN113271083A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路
JP7413291B2 (ja) * 2021-01-22 2024-01-15 アンリツ株式会社 移動端末試験装置、及び移動端末試験方法
FR3142571A1 (fr) * 2022-11-29 2024-05-31 Stmicroelectronics International N.V. Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4131783C1 (zh) * 1991-09-24 1993-02-04 Siemens Ag, 8000 Muenchen, De
US5389829A (en) * 1991-09-27 1995-02-14 Exar Corporation Output limiter for class-D BICMOS hearing aid output amplifier
FR2699023B1 (fr) * 1992-12-09 1995-02-24 Texas Instruments France Circuit à retard commandé.
JPH07154221A (ja) * 1993-11-25 1995-06-16 Nec Corp 遅延回路
JP3702038B2 (ja) * 1996-05-14 2005-10-05 株式会社ルネサステクノロジ 遅延回路
US5748542A (en) * 1996-12-13 1998-05-05 Micron Technology, Inc. Circuit and method for providing a substantially constant time delay over a range of supply voltages
JP3152204B2 (ja) 1998-06-02 2001-04-03 日本電気株式会社 スルーレート出力回路
US6670822B2 (en) * 1998-08-11 2003-12-30 Fairchild Semiconductor Corporation Transceiver driver with programmable edge rate control independent of fabrication process, supply voltage, and temperature
JP3463988B2 (ja) * 2000-03-28 2003-11-05 Ｎｅｃマイクロシステム株式会社 中間電位化回路
JP4265894B2 (ja) * 2002-08-22 2009-05-20 富士通マイクロエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ
JP3925710B2 (ja) 2002-11-14 2007-06-06 川崎マイクロエレクトロニクス株式会社 パルス幅調整回路
US7212058B2 (en) * 2004-03-10 2007-05-01 Power Integrations, Inc. Method and apparatus for robust mode selection with low power consumption
US7230467B1 (en) * 2005-03-24 2007-06-12 Cirrus Logic, Inc. Constant edge generation circuits and methods and systems using the same
JP4250634B2 (ja) * 2006-04-18 2009-04-08 キヤノン株式会社 データ通信装置、データ通信システム及びデータ通信方法
US7812647B2 (en) * 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
EP2693640B1 (en) * 2011-03-31 2017-09-13 Renesas Electronics Corporation Serial communication device
US8400203B1 (en) * 2011-09-22 2013-03-19 Macronix International Co., Ltd. Integrated circuit with delay circuitry
JP6496471B2 (ja) * 2013-02-28 2019-04-03 日立オートモティブシステムズ株式会社 負荷駆動制御装置
JP2017028649A (ja) * 2015-07-28 2017-02-02 株式会社東芝 半導体集積回路
JP2021129255A (ja) * 2020-02-17 2021-09-02 ミツミ電機株式会社 パルス信号送信回路

Also Published As

Publication number Publication date
EP3866340A1 (en) 2021-08-18
US20210258002A1 (en) 2021-08-19
US11387821B2 (en) 2022-07-12
JP2021129255A (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
EP0212584B1 (en) Output circuit device with stabilized potential
CN113271083A (zh) 脉冲信号发送电路
US6975135B1 (en) Universally programmable output buffer
US6064227A (en) Output buffer circuit having low breakdown voltage
US5568068A (en) Buffer circuit for regulating driving current
US6459322B1 (en) Level adjustment circuit and data output circuit thereof
EP0606912B1 (en) CMOS polyphase clock generation circuits
US8847635B2 (en) Self-calibration of output buffer driving strength
US5155379A (en) Clocked driver circuit stabilized against changes due to fluctuations in r.c. time constant
US10502781B2 (en) Detection circuits, detection method, and electronic systems for I/O output status
JPH06204823A (ja) 補償回路と遅延を補償する方法
US6559676B1 (en) Output buffer circuit
US6801062B2 (en) Output circuit
JP4627928B2 (ja) 半導体集積回路
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
US7180326B2 (en) Noise elimination circuit
US6958626B2 (en) Off chip driver
US20070046354A1 (en) Delay adjustment circuit and synchronous semiconductor device having the delay adjustment circuit
US7868658B1 (en) Level shifter circuits and methods for maintaining duty cycle
US11271549B2 (en) Semiconductor device for controlling voltage at an input node of a circuit during a low power mode
US9705490B2 (en) Driver circuit for single wire protocol slave unit
US20060097760A1 (en) Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system
WO2017149957A1 (ja) 信号出力回路
JP3116922B2 (ja) 半導体集積回路
US11539366B1 (en) Capacitive transmitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination