FR3142571A1 - Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant. - Google Patents

Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant. Download PDF

Info

Publication number
FR3142571A1
FR3142571A1 FR2212496A FR2212496A FR3142571A1 FR 3142571 A1 FR3142571 A1 FR 3142571A1 FR 2212496 A FR2212496 A FR 2212496A FR 2212496 A FR2212496 A FR 2212496A FR 3142571 A1 FR3142571 A1 FR 3142571A1
Authority
FR
France
Prior art keywords
digital domain
control signal
circuit
duration
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR2212496A
Other languages
English (en)
Inventor
Joran PANTEL
Daniel Olson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS INT NV
STMICROELECTRONICS INTERNATIONAL NV
Original Assignee
ST MICROELECTRONICS INT NV
STMICROELECTRONICS INTERNATIONAL NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS INT NV, STMICROELECTRONICS INTERNATIONAL NV filed Critical ST MICROELECTRONICS INT NV
Priority to FR2212496A priority Critical patent/FR3142571A1/fr
Priority to US18/516,660 priority patent/US20240178823A1/en
Publication of FR3142571A1 publication Critical patent/FR3142571A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

Le système sur puce comporte un premier domaine numérique (V11), un deuxième domaine numérique (V22), et un circuit d’interface (INTF) comportant un circuit de décalage de niveaux (LS) apte à convertir un signal entre le premier domaine numérique (V11) et le deuxième domaine numérique (V22). Le premier domaine numérique (V11) comporte un circuit de commande (CMD) configuré pour générer un signal de commande (Wr_i) destiné au deuxième domaine numérique (V22), et comportant une impulsion ayant une durée nominale adaptée au circuit de décalage de niveaux (LS). Le circuit d’interface comporte en outre, dans le premier domaine (V11) en entrée du circuit de décalage de niveaux (LS), un circuit conditionnel d’étirement d’impulsion (CD_STRCHR) configuré pour allonger la durée de l’impulsion du signal de commande (Wr_i_resync) à la durée nominale si la durée du signal de commande est plus courte que la durée nominale et non-nulle. Figure pour l’abrégé : Fig 1
FR2212496A 2022-11-29 2022-11-29 Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant. Pending FR3142571A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR2212496A FR3142571A1 (fr) 2022-11-29 2022-11-29 Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.
US18/516,660 US20240178823A1 (en) 2022-11-29 2023-11-21 Method for transferring a control signal between a first digital domain and a second digital domain, and corresponding system-on-a-chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2212496 2022-11-29
FR2212496A FR3142571A1 (fr) 2022-11-29 2022-11-29 Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.

Publications (1)

Publication Number Publication Date
FR3142571A1 true FR3142571A1 (fr) 2024-05-31

Family

ID=85726540

Family Applications (1)

Application Number Title Priority Date Filing Date
FR2212496A Pending FR3142571A1 (fr) 2022-11-29 2022-11-29 Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.

Country Status (2)

Country Link
US (1) US20240178823A1 (fr)
FR (1) FR3142571A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2203375A5 (fr) 1972-10-17 1974-05-10 Nihon Spindle Mfg Co Ltd
US4501974A (en) * 1982-12-13 1985-02-26 Motorola, Inc. Pulse stretching and level shifting circuit
CN112202424A (zh) * 2020-11-06 2021-01-08 珠海市一微半导体有限公司 一种n倍脉宽扩展电路及脉宽扩展的锁相环系统
EP3866340A1 (fr) * 2020-02-17 2021-08-18 Mitsumi Electric Co., Ltd. Circuit d'envoi de signal d'impulsion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2203375A5 (fr) 1972-10-17 1974-05-10 Nihon Spindle Mfg Co Ltd
US4501974A (en) * 1982-12-13 1985-02-26 Motorola, Inc. Pulse stretching and level shifting circuit
EP3866340A1 (fr) * 2020-02-17 2021-08-18 Mitsumi Electric Co., Ltd. Circuit d'envoi de signal d'impulsion
CN112202424A (zh) * 2020-11-06 2021-01-08 珠海市一微半导体有限公司 一种n倍脉宽扩展电路及脉宽扩展的锁相环系统

Also Published As

Publication number Publication date
US20240178823A1 (en) 2024-05-30

Similar Documents

Publication Publication Date Title
US4775840A (en) Noise removing circuit
KR960035582A (ko) 비대칭 신호검출기 및 이를 사용한 신호재생장치
US5644418A (en) Smart pixel optical receiver employing sense amplifier and method of operation thereof
FR3142571A1 (fr) Procédé de transfert de signal de commande entre un premier domaine numérique et un deuxième domaine numérique, et système sur puce correspondant.
KR950012379B1 (ko) 직렬 비트 디지털 신호 처리 장치
JP2000123378A (ja) トラッキングエラー生成装置
JP2000322745A (ja) ブランク検出回路及びその方法
JP6523793B2 (ja) パルス検出回路、放射線検出回路、及び放射線検出装置
JPH07326139A (ja) 記録符号化ディジタル信号再生装置
CN101997547B (zh) 电子装置和光驱
JPH11144252A (ja) 記録情報再生装置におけるクロストーク除去方法
KR100740190B1 (ko) 채널 신호로부터 수신된 신호의 검출 방법 및 장치
JPH09247137A (ja) 位相誤差検出回路及びデジタルｐｌｌ回路
JP3565365B2 (ja) 光ディスクの評価装置
KR100334438B1 (ko) 광디스크시스템의 재생신호 애시메트리 모델링장치
KR20060062956A (ko) 고속 파이프라인 ａ/ｄ 변환기에서의 타이밍 제어방법 및고속 파이프라인 ａ/ｄ 변환기에서의 타이밍 제어용래치클럭생성기
US5757296A (en) Data decoding apparatus and method and recording medium
JP3592169B2 (ja) 非同期データ転送制御装置および非同期データ転送制御方法
KR0176884B1 (ko) 광디스크 판별방법
JP2001034949A (ja) ジッタ検出回路
KR100333334B1 (ko) 재생신호 진폭레벨 검출장치와 그를 포함하는 디스크 구동시스템
EP0974960A1 (fr) Appareil de reproduction de donnees et procede de reproduction de donnees
KR100258559B1 (ko) 디지탈 광 기록/재생 시스템용 비터비 디코더
JP3190190B2 (ja) ディジタル変調装置
JPH09128904A (ja) 情報再生装置