CN113241336B - 半导体器件结构及其形成方法 - Google Patents

半导体器件结构及其形成方法 Download PDF

Info

Publication number
CN113241336B
CN113241336B CN202110488662.8A CN202110488662A CN113241336B CN 113241336 B CN113241336 B CN 113241336B CN 202110488662 A CN202110488662 A CN 202110488662A CN 113241336 B CN113241336 B CN 113241336B
Authority
CN
China
Prior art keywords
attaching parts
insulating
layers
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110488662.8A
Other languages
English (en)
Other versions
CN113241336A (zh
Inventor
孙访策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110488662.8A priority Critical patent/CN113241336B/zh
Publication of CN113241336A publication Critical patent/CN113241336A/zh
Application granted granted Critical
Publication of CN113241336B publication Critical patent/CN113241336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件结构及其形成方法，所述半导体器件结构包括第一绝缘层和第二绝缘层，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，如此，在导电焊盘形成时，可以依附所述第一附着部、所述第二附着部和所述第三附着部，从而可以避免导电焊盘中出现空洞缺陷。

Description

半导体器件结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件结构及其形成方法。
背景技术
在半导体制造技术领域中，焊盘结构(Pad Structure)常采用大孔阵列焊盘结构和单体巨大焊盘结构，但上述两种焊盘结构均存在着一定的工艺缺陷，该工艺缺陷会影响形成的半导体器件的良率。具体的，焊盘结构通常包括绝缘层以及形成在所述绝缘层中的导电焊盘，导电焊盘在焊接过程中，焊球具有一定的冲击力，从而会导致绝缘层的表面出现裂纹。参考图1，其为现有技术的焊盘结构示意图，为了解决上述缺陷，现有技术中提供一种焊盘结构10，其包括绝缘层11和形成于绝缘层11周围的导电焊盘12，以避免焊接过程中由于焊球的冲击力而对形成的器件造成裂纹的缺陷。但该结构首先形成绝缘层11，然后在绝缘层11周围形成导电焊盘12，在形成导电焊盘12时，导电焊盘12会沿着绝缘层的侧壁沉积(或者说沿着绝缘层的两端向中间区域填充)，即所述导电焊盘12附着所述绝缘层11的侧壁沉积，由于两个绝缘层11之间的中间区域13没有可以使导电焊盘12附着沉积的侧壁，因此会导致导电焊盘12的中间区域13出现空洞缺陷14，由此会影响形成后的半导体器件结构的导电性能和可靠性能。
发明内容
本发明的目的在于提供一种半导体器件结构及其形成方法，以提高半导体器件的导电性能和可靠性能。
为解决上述技术问题，本发明提供一种半导体器件结构，包括：
衬底；
形成于所述衬底上的绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行，并且所述多个第一绝缘层和所述多个第二绝缘层在第一方向上交错排布，其中，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布；以及，
形成于所述衬底上的导电焊盘，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部。
可选的，在所述的半导体器件结构中，所述第一附着部、所述第二附着部和所述第三附着部在所述衬底的水平方向上的截面均呈一矩形。
可选的，在所述的半导体器件结构中，所述第二附着部的尺寸与所述第三附着部的尺寸相同，并且所述第二附着部和所述第三附着部在第一方向上的尺寸与所述第一附着部在所述第一方向上的尺寸相同，以及所述第二附着部和所述第三附着部在第二方向上的尺寸均小于所述第一附着部在所述第二方向上的尺寸。
可选的，在所述的半导体器件结构中，同一所述第二绝缘层中，所述多个第三附着部沿着所述第二方向依次平行设置。
可选的，在所述的半导体器件结构中，所述第一附着部与所述第二附着部之间、相邻的两个所述第二附着部之间以及多个所述第三附着部之间均存在间距。
可选的，在所述的半导体器件结构中，所述第一附着部与所述第二附着部之间的间距、相邻的两个所述第二附着部之间的间距以及多个所述第三附着部之间的间距均设置为0.3μm～0.5μm。
可选的，在所述的半导体器件结构中，所述绝缘层的材质为氧化硅。
可选的，在所述的半导体器件结构中，所述导电焊盘的材质为金属；以及所述导电焊盘的厚度为4000埃～5000埃。
可选的，在所述的半导体器件结构中，所述半导体器件结构还包括第一金属层和第二金属层，所述第一金属层形成于所述衬底与所述绝缘层和所述导电焊盘之间，所述第二金属层覆盖所述绝缘层和所述导电焊盘。
基于同一发明构思，本发明还提供一种半导体器件结构的形成方法，所述半导体器件结构的形成方法包括：
提供衬底；
在所述衬底上形成绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行，并且所述多个第一绝缘层和所述多个第二绝缘层在所述第一方向上交错排布，其中，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布；以及，
在所述衬底上形成导电焊盘，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部。
可选的，在所述的半导体器件结构的形成方法，所述绝缘层和所述导电焊盘的形成方法包括：
在所述衬底上形成绝缘材料层；
在所述绝缘材料层上形成图形化的光阻层，所述图形化的光阻层包括多个第一图形化的光阻层和多个第二图形化的光阻层，所述多个第一图形化的光阻层与所述多个第二图形化的光阻层在所述第一方向上平行，并且所述多个第一图形化的光阻层与所述多个第二图形化的光阻层在第一方向上交错排布，其中，所述第一图形化的光阻层包括至少两个第一子光阻层和至少两个第二子光阻层，两个所述第二子光阻层相邻，并且相邻的两个第二子光阻层的两侧分别设置有一个所述第一子光阻层，所述第二图形化的光阻层包括多个第三子光阻层，所述第三子光阻层与所述第二子光阻层和所述第一子光阻层在所述第一方向上平行，并且所述第三子光阻层与所述第二子光阻层和所述第一子光阻层在所述第一方向上平行，以暴露出部分所述绝缘材料层；
以所述图形化的光阻层为掩膜，刻蚀所述绝缘材料层，以形成绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层与所述第二绝缘层之间形成有开口；
形成导电焊盘，所述导电焊盘填充所述开口；
去除所述图形化的光阻层。
可选的，在所述的半导体器件结构的形成方法，在所述衬底上形成绝缘层之前，所述半导体器件结构的形成方法还包括：
在所述衬底表面形成第一金属层，所述第一金属层覆盖所述衬底；
以及，在去除所述图形化的光阻层之后，所述半导体器件结构的形成方法还包括：形成第二金属层，所述第二金属层覆盖所述绝缘层和所述导电焊盘。
可选的，在所述的半导体器件的形成方法中，同一所述第二图形化的光阻层中，所述多个第三子光阻层沿着第二方向依次平行设置。
在本发明提供的半导体器件结构及其形成方法中，所述半导体器件结构包括衬底、形成于衬底上的绝缘层和导电焊盘，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行，并且所述多个第一绝缘层和所述多个第二绝缘层在所述第一方向上交错排布，其中，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部，如此，在形成所述导电焊盘时，可以依附所述第一附着部、所述第二附着部和所述第三附着部，由此可以避免导电焊盘中(特别是导电焊盘的中心区域)出现空洞缺陷，从而可以提高半导体器件结构的导电性能及可靠性能。
附图说明
图1是现有技术的导电焊盘的结构示意图；
图2是本发明实施例提供的半导体器件结构的剖面示意图；
图3是本发明实施例提供的绝缘层和导电焊盘的俯视图；
图4是本发明实施例提供的半导体器件结构的形成方法的流程示意图；
图5～图6是本发明实施例提供的半导体器件结构的形成方法中形成的结构剖面示意图；
图7是本发明实施例提供的半导体器件结构的形成方法中形成的图形化的光阻层的俯视图；
图8是图7沿A-A’方向的剖面示意图；
图9～图12是本发明实施例提供的半导体器件结构的形成方法中形成的结构剖面示意图；
其中，附图标记说明如下：
10-焊盘结构；11-绝缘层；12-导电焊盘；13-中心区域；
100-衬底；110-第一金属层；111-绝缘材料层；112-图形化的光阻层；113a-第一图形化的光阻层；113b-第二图形化的光阻层；1131-第一子光阻层；1132-第二子光阻层；1133-第三子光阻层；121-绝缘层；121a-第一绝缘层；121b-第二绝缘层；1211-第一附着部；1212-第二附着部；1213-第三附着部；122-导电焊盘；122a-导电材料层；130-第二金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件结构及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2和图3，其中，图2是本发明实施例提供的半导体器件结构的剖面示意图，图3是本发明实施例提供的绝缘层和导电焊盘的俯视图。本发明提供一种半导体器件结构，包括：衬底100、形成于所述衬底100上的绝缘层121和形成于所述衬底上的导电焊盘122。
所述衬底100例如可以为硅衬底或者绝缘体上硅衬底。所述绝缘层121形成于所述衬底100上，所述绝缘层121包括多个第一绝缘层121a和多个第二绝缘层121b，在此，多个第一绝缘层121a是指所述第一绝缘层121a的数量为两个或者两个以上，多个第二绝缘层121b是指所述第二绝缘层121b的数量为两个或者两个以上。
本实施例中，所述绝缘层121的材质包括氧化硅，所述导电焊盘122的材质为金属，优选的采用金属钨。
所述多个第一绝缘层121a和所述多个第二绝缘层121b在第一方向Y上平行，并且所述多个第一绝缘层121a和所述多个第二绝缘层121b在所述第一方向Y上交错排布，进一步的，所述第一绝缘层121a与所述第二绝缘层121b之间存在间距d。
其中，所述第一绝缘层121a包括至少两个第一附着部1211及至少两个第二附着部1212，两个所述第二附着部1212相邻，并且相邻的两个第二附着部1212的两侧分别设置有一个所述第一附着部1211。
本实施例中，所述第一附着部1211和所述第二附着部1212在所述衬底100的水平方向上的截面均呈一矩形。所述第一附着部1211与所述第二附着部1212之间存在间距d，以及相邻的两个所述第二附着部1212之间存在间距d。优选的，所述第一绝缘层121a与所述第二绝缘层121b之间的间距d、所述第一附着部1211与所述第二附着部1212之间的间距d、相邻的两个所述第二附着部1212之间的间距d均可以设置为0.3μm～0.5μm，例如0.3μm、0.4μm或者0.5μm，以避免所述间距d过大，如果所述间距d过大，会增加所述导电焊盘122的中心区域出现空洞缺陷的机率。
所述第二绝缘层121b包括多个第三附着部1213，所述第三附着部1213与所述第一附着部1211和所述第二附着部1212在所述第一方向Y上平行，并且所述第三附着部1213与所述第一附着部1211和所述第二附着部1212在所述第一方向Y上交错排布。如此，可以使得所述导电焊盘122依附所述第一附着部1211、所述第二附着部1212和所述第三附着部1213，由此可以避免导电焊盘122(特别是导电焊盘的中心区域)中出现空洞缺陷，从而可以提高半导体器件结构的导电性能及可靠性能。进一步的，同一所述第二绝缘层121b中，所述多个第三附着部1213沿着第二方向X依次平行设置。
优选的，所述第二附着部1212的尺寸与所述第三附着部1213的尺寸相同，即所述第二附着部1212在所述第一方向Y上的尺寸与所述第三附着部1213在所述第一方向Y上的尺寸相同，以及所述第二附着部1212在所述第二方向X上的尺寸与所述第三附着部1213在所述第二方向X上的尺寸相同，并且所述第二附着部1212在第一方向Y上的尺寸和所述第三附着部1213在第一方向Y上的尺寸相同,所述第二附着部1212和所述第三附着部1213在第二方向X上的尺寸均小于所述第一附着部1211在所述第二方向X上的尺寸。由此，才能够使得所述第一附着部1211与所述第二附着部1212和所述第三附着部1213交错排布，并能够使得所述导电焊盘122可以附着所述第一附着部1211、所述第二附着部1212和所述第三附着部1213的侧壁。特别的，可以避免导电焊盘中122的中心区域出现空洞缺陷，从而提高半导体器件结构的导电性能和可靠性能。
所述导电焊盘122围绕所述第一附着部1211、所述第二附着部1212和所述第三附着部1213，由此可以避免导电焊盘中(特别是导电焊盘的中心区域)出现空洞缺陷，从而可以提高半导体器件结构的导电性能及可靠性能。优选的，所述导电焊盘122的厚度为3000埃～5000埃。
此外，所述半导体器件还包括第一金属层110，所述第一金属层110覆盖所述衬底100，即所述第一金属层110形成于所述衬底100与所述绝缘层121和所述导电焊盘122之间。
所述半导体器件还包括第二金属层130，所述第二金属层130覆盖所述绝缘层121和所述导电焊盘122，所述第二金属层130的材质可以与所述第一金属层110的材质相同。所述第一金属层110和所述第二金属层130的材质例如可以为铝、铜、钛或者合金。
参考图4，其为本发明实施例提供的半导体器件结构的形成方法的流程示意图。基于同一发明构思，本发明还提供一种半导体器件结构的形成方法，如图4所示，所述半导体器件结构的形成方法包括：
步骤S1：提供衬底100；
步骤S2：在所述衬底100上形成绝缘层121，所述绝缘层121包括多个第一绝缘层121a和多个第二绝缘层121b，所述多个第一绝缘层121a和所述多个第二绝缘层121b在第一方向Y上平行，并所述多个第一绝缘层121a和所述多个第二绝缘层121b在所述第一方向Y上交错排布，其中，所述第一绝缘层121a包括至少两个第一附着部1211及至少两个第二附着部1212，两个所述第二附着部1212相邻，并且相邻的两个第二附着部1212的两侧分别设置有一个所述第一附着部1211，所述第二绝缘层121b包括多个第三附着部1213，所述第三附着部1213与所述第一附着部1211和所述第二附着部1212在所述第一方向Y上平行，并且所述第三附着部1213与所述第一附着部1211和所述第二附着部1212在所述第一方向Y上交错排布；以及，
形成导电焊盘122，所述导电焊盘122围绕所述第一附着部1211、所述第二附着部1212和所述第三附着部1213。
接着，将结合附图5～12对以上步骤进行更详细的说明。图5～图6是本发明实施例提供的半导体器件结构的形成方法中形成的结构剖面示意图；图7是本发明实施例提供的半导体器件结构的形成方法中形成的图形化的光阻层的俯视图；图8是图7沿A-A’方向的剖面示意图；图9～图12是本发明实施例提供的半导体器件结构的形成方法中形成的结构剖面示意图。
具体的，执行步骤S1，参考图5，提供一衬底100，所述衬底100例如可以为硅衬底或者绝缘体上硅衬底。所述绝缘层121形成于所述衬底100上。
接着，继续参考图5，在所述衬底100上形成第一金属层110，所述第一金属层110的材质例如可以为铜、铝和金等单一金属，也可以为铜铝合金等金属合金。所述第一金属层110可以通过沉积工艺形成，例如物理气相沉积工艺。
接着，执行步骤S2，参考图6～图11，在所述衬底100上形成绝缘层121。具体的，所述绝缘层121的形成方法包括：首先，如图6所示，在所述衬底100上形成绝缘材料层111，所述绝缘材料层111的材质包括氧化硅，所述绝缘材料层111可以通过氧化工艺或者化学气相沉积工艺形成。
然后，如图7和图8所示，在所述绝缘材料层111上形成图形化的光阻层112，所述图形化的光阻层112包括多个第一图形化的光阻层113a和多个第二图形化的光阻层113b，所述多个第一图形化的光阻层113a与所述多个第二图形化的光阻层113b在第一方向Y上平行，并且所述多个第一图形化的光阻层113a与所述多个第二图形化的光阻层113b在所述第一方向Y上交错排布。
优先的，所述第一图形化的光阻层113a包括至少两个第一子光阻层1131和至少两个第二子光阻层1132，两个所述第二子光阻层1132相邻，并且相邻的两个第二子光阻层1132的两侧分别设置有一个所述第一子光阻层1131，所述第二图形化的光阻层113b包括多个第三子光阻层1133，所述第三子光阻层1133与所述第二子光阻层1132和所述第一子光阻层1131在所述第一方向Y上平行，并且所述第三子光阻层1133与所述第二子光阻层1132和所述第一子光阻层1131在所述第一方向Y上交错排布，以暴露出部分所述绝缘材料层111。进一步的，同一所述第二图形化的光阻层113b中，所述多个第三子光阻层1133沿着第二方向X依次平行设置。更进一步的，所述第一子光阻层1131与所述第二子光阻层1132之间、相邻的两个所述第二子光阻层1132之间以及多个所述第三子光阻层1133之间均暴露出部分所述绝缘材料层111。
接着，参考图9，以所述图形化的光阻层112为掩膜112，刻蚀所述绝缘材料层111，以形成所述绝缘层121。其中，所述绝缘层121中形成有开口。进一步的，所述第一绝缘层121a与所述第二绝缘层121b之间、所述第一附着部1211与所述第二附着部1212之间、相邻的两个所述第二附着部1212之间以及多个所述第三附着部1213之间均形成有开口。
接着，参考图10，去除所述图形化的光阻层112，所述图形化的光阻层112可以通过剥离或者灰化工艺去除。
接着，参考图10～11并结合图3所示，执行步骤S3，形成导电焊盘122，所述导电焊盘122填充所述开口，所述导电焊盘的材质例如可以为金属钨，在本发明的其他实施例中，所述导电材料层的材质可以为金属铜，所述导电焊盘122可以通过原子层沉积工艺形成。
具体的，所述导电焊盘122的形成方法包括：首先，如图11所示，形成导电材料层122a，所述导电材料层122a填充所述开口，并延伸覆盖所述第一绝缘层121a和所述第二绝缘层121b，所述导电材料层的厚度例如可以为5000埃～8000埃，例如5000埃、6000埃、7000埃或者8000埃，如此，可以使所述导电材料层更好的填充所述绝缘层121中的开口，由此可以进一步避免后续形成的导电焊盘中出现空洞缺陷(或者说避免导电材料层在填充时出现空洞)。
进一步的，在形成所述导电材料层122a时，由于所述第一附着部1211与所述第二附着部1212和所述第三附着部1213交错排布，所述导电材料层122a可以沿所述第一附着部1211、所述第二附着部1212和所述第三附着部1213的侧壁沉积至所述开口中，即所述导电材料层122a可以依附所述第一附着部1211、所述第二附着部1212和所述第三附着部1213的侧壁，从而可以避免所述导电材料层122a的中心区域(即第一附着部1211与第三附着部1213之间、第二附着部1212与第三附着部1213之间的区域)出现空洞缺陷。
接着，如图12所示，对所述导电材料层1211执行化学机械研磨工艺，并停止在所述第一绝缘层121a和所述第二绝缘层121b的表面，以形成导电焊盘122，即所述导电焊盘122的表面与所述绝缘层121的表面平齐。
接着，继续参考图2，形成第二金属层130，所述第二金属层130覆盖所述绝缘层121和所述导电焊盘122，所述金属层130的材质与所述第一金属层110的材质相同。
综上可见，在本发明实施例提供的半导体器件结构及其形成方法中，所述半导体器件结构包括衬底、形成于所述衬底上的绝缘层和导电焊盘，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行且交错排布，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部，如此，在形成所述导电焊盘时，可以依附所述第一附着部、所述第二附着部和所述第三附着部，由此可以避免导电焊盘中(特别是导电焊盘的中心区域)出现空洞缺陷，从而可以提高半导体器件结构的导电性能及可靠性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种半导体器件结构，其特征在于，包括：
衬底；
形成于所述衬底上的绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行，并且所述多个第一绝缘层和所述多个第二绝缘层在所述第一方向上交错排布，其中，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，所述第一附着部、所述第二附着部和所述第三附着部在所述衬底的水平方向上的截面均呈一矩形，所述第二附着部的尺寸与所述第三附着部的尺寸相同，并且所述第二附着部和所述第三附着部在第一方向上的尺寸与所述第一附着部在所述第一方向上的尺寸相同，以及所述第二附着部和所述第三附着部在第二方向上的尺寸均小于所述第一附着部在所述第二方向上的尺寸；以及，
形成于所述衬底上的导电焊盘，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部。
2.如权利要求1所述的半导体器件结构，其特征在于，同一所述第二绝缘层中，所述多个第三附着部沿着所述第二方向依次平行设置。
3.如权利要求1所述的半导体器件结构，其特征在于，所述第一附着部与所述第二附着部之间、相邻的两个所述第二附着部之间以及多个所述第三附着部之间均存在间距。
4.如权利要求3所述的半导体器件结构，其特征在于，所述第一附着部与所述第二附着部之间的间距、相邻的两个所述第二附着部之间的间距以及多个所述第三附着部之间的间距均设置为0.3μm～0.5μm。
5.如权利要求1所述的半导体器件结构，其特征在于，所述绝缘层的材质为氧化硅。
6.如权利要求1所述的半导体器件结构，其特征在于，所述导电焊盘的材质为金属，以及所述导电焊盘的厚度为4000埃～5000埃。
7.如权利要求1所述的半导体器件结构，其特征在于，所述半导体器件结构还包括第一金属层和第二金属层，所述第一金属层形成于所述衬底与所述绝缘层和所述导电焊盘之间，所述第二金属层覆盖所述绝缘层和所述导电焊盘。
8.一种半导体器件结构的形成方法，其特征在于，所述半导体器件结构的形成方法包括：
提供衬底；
在所述衬底上形成绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述多个第一绝缘层和所述多个第二绝缘层在第一方向上平行，并且所述多个第一绝缘层和所述多个第二绝缘层在所述第一方向上交错排布，其中，所述第一绝缘层包括至少两个第一附着部及至少两个第二附着部，两个所述第二附着部相邻，并且相邻的两个第二附着部的两侧分别设置有一个所述第一附着部，所述第二绝缘层包括多个第三附着部，所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上平行，并且所述第三附着部与所述第一附着部和所述第二附着部在所述第一方向上交错排布，所述第一附着部、所述第二附着部和所述第三附着部在所述衬底的水平方向上的截面均呈一矩形，所述第二附着部的尺寸与所述第三附着部的尺寸相同，并且所述第二附着部和所述第三附着部在第一方向上的尺寸与所述第一附着部在所述第一方向上的尺寸相同，以及所述第二附着部和所述第三附着部在第二方向上的尺寸均小于所述第一附着部在所述第二方向上的尺寸；以及，
在所述衬底上形成导电焊盘，所述导电焊盘围绕所述第一附着部、所述第二附着部和所述第三附着部。
9.如权利要求8所述的半导体器件结构的形成方法，其特征在于，所述绝缘层和所述导电焊盘的形成方法包括：
在所述衬底上形成绝缘材料层；
在所述绝缘材料层上形成图形化的光阻层，所述图形化的光阻层包括多个第一图形化的光阻层和多个第二图形化的光阻层，所述多个第一图形化的光阻层与所述多个第二图形化的光阻层在所述第一方向上平行，并且所述多个第一图形化的光阻层与所述多个第二图形化的光阻层在第一方向上交错排布，其中，所述第一图形化的光阻层包括至少两个第一子光阻层和至少两个第二子光阻层，两个所述第二子光阻层相邻，并且相邻的两个第二子光阻层的两侧分别设置有一个所述第一子光阻层，所述第二图形化的光阻层包括多个第三子光阻层，所述第三子光阻层与所述第二子光阻层和所述第一子光阻层在所述第一方向上平行，并且所述第三子光阻层与所述第二子光阻层和所述第一子光阻层在所述第一方向上交错排布，以暴露出部分所述绝缘材料层；
以所述图形化的光阻层为掩膜，刻蚀所述绝缘材料层，以形成绝缘层，所述绝缘层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层与所述第二绝缘层之间形成有开口；
形成导电焊盘，所述导电焊盘填充所述开口；以及，
去除所述图形化的光阻层。
10.如权利要求9所述的半导体器件结构的形成方法，其特征在于，在所述衬底上形成绝缘层之前，所述半导体器件结构的形成方法还包括：
在所述衬底上形成第一金属层，所述第一金属层覆盖所述衬底；
以及，在去除所述图形化的光阻层之后，所述半导体器件结构的形成方法还包括：
形成第二金属层，所述第二金属层覆盖所述绝缘层和所述导电焊盘。
11.如权利要求9所述的半导体器件结构的形成方法，其特征在于，同一所述第二图形化的光阻层中，所述多个第三子光阻层沿着第二方向依次平行设置。
CN202110488662.8A 2021-04-27 2021-04-27 半导体器件结构及其形成方法 Active CN113241336B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110488662.8A CN113241336B (zh) 2021-04-27 2021-04-27 半导体器件结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110488662.8A CN113241336B (zh) 2021-04-27 2021-04-27 半导体器件结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113241336A CN113241336A (zh) 2021-08-10
CN113241336B true CN113241336B (zh) 2023-12-01

Family

ID=77132095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110488662.8A Active CN113241336B (zh) 2021-04-27 2021-04-27 半导体器件结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113241336B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893046A (zh) * 2005-07-04 2007-01-10 富士通株式会社 半导体器件
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法
CN104956781A (zh) * 2013-07-30 2015-09-30 京瓷株式会社 布线基板以及电子装置
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN106252313A (zh) * 2016-10-12 2016-12-21 上海华虹宏力半导体制造有限公司 一种接合焊盘结构
CN111584450A (zh) * 2020-05-26 2020-08-25 四川中微芯成科技有限公司 用于引线键合的io焊垫结构
CN111868916A (zh) * 2018-03-15 2020-10-30 微芯片技术股份有限公司 包括用于减小由导线接合引起的焊盘下损坏的力减轻系统的集成电路（ic）器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4429760B2 (ja) * 2004-02-20 2010-03-10 新光電気工業株式会社 多層配線基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893046A (zh) * 2005-07-04 2007-01-10 富士通株式会社 半导体器件
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法
CN104956781A (zh) * 2013-07-30 2015-09-30 京瓷株式会社 布线基板以及电子装置
CN105384140A (zh) * 2014-08-31 2016-03-09 天工方案公司 电子装置中改进的堆叠结构
CN106252313A (zh) * 2016-10-12 2016-12-21 上海华虹宏力半导体制造有限公司 一种接合焊盘结构
CN111868916A (zh) * 2018-03-15 2020-10-30 微芯片技术股份有限公司 包括用于减小由导线接合引起的焊盘下损坏的力减轻系统的集成电路（ic）器件
CN111584450A (zh) * 2020-05-26 2020-08-25 四川中微芯成科技有限公司 用于引线键合的io焊垫结构

Also Published As

Publication number Publication date
CN113241336A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US7273804B2 (en) Internally reinforced bond pads
US6518092B2 (en) Semiconductor device and method for manufacturing
US7169694B2 (en) Method for forming a bond pad interface
US7419906B2 (en) Method for manufacturing a through conductor
US6281111B1 (en) Semiconductor apparatus and method for fabricating the same
US6555296B2 (en) Fine pitch wafer bumping process
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
JP2000228420A (ja) 半導体装置及びその製造方法
US7466031B2 (en) Structure and method of forming metal buffering layer
JP2010192478A (ja) 半導体装置の製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
KR100416614B1 (ko) 본딩패드 하부구조를 보강하기 위한 반도체 소자 및 그제조방법
CN102386164A (zh) 半导体装置及半导体装置的制造方法
CN113241336B (zh) 半导体器件结构及其形成方法
JP2000260803A (ja) 半導体装置とその製造方法
JP4307296B2 (ja) 半導体装置の製造方法
US7553759B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20080237854A1 (en) Method for forming contact pads
JP2005101144A (ja) 半導体装置および半導体装置の製造方法
JP3396790B2 (ja) 半導体装置及びその製造方法
JP2007258629A (ja) チップサイズパッケージの製造方法
CN101308829B (zh) 半导体器件和用于制造boac/coa的方法
CN111640731B (zh) 一种半导体器件及其制作方法
EP1544914A2 (en) Semiconductor device and method of manufacturing thereof
US8278754B2 (en) Metal line in semiconductor device and method for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant