CN113223997A - 半导体元器件及其制备方法及电子装置 - Google Patents

半导体元器件及其制备方法及电子装置 Download PDF

Info

Publication number
CN113223997A
CN113223997A CN202010072139.2A CN202010072139A CN113223997A CN 113223997 A CN113223997 A CN 113223997A CN 202010072139 A CN202010072139 A CN 202010072139A CN 113223997 A CN113223997 A CN 113223997A
Authority
CN
China
Prior art keywords
oxide film
semiconductor component
semiconductor
metal
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010072139.2A
Other languages
English (en)
Inventor
卞成洙
金志勲
金玄永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Priority to CN202010072139.2A priority Critical patent/CN113223997A/zh
Publication of CN113223997A publication Critical patent/CN113223997A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体元器件的制造方法，其包括以下步骤：在半导体基体上设有若干个间隔设置的金属线，每一金属线包括自所述半导体基体的表面向外层叠设置的第一氮化钛层、金属层、第二氮化钛层；在所述半导体基体上沉积第一氧化物膜，以使所述第一氧化物膜覆盖所述金属线，且相邻的覆盖有所述第一氧化物膜的所述金属线之间间隔设置；沉积第二氧化物膜以覆盖所述第一氧化物膜，且所述第二氧化物膜与所述第一氧化物膜在相邻的所述金属线之间形成密闭的气隙；以及在所述第二氧化膜上沉积氮化物膜。上述制造方法有利于提高半导体元器件的良率。本发明还提供一种半导体元器件以及应用所述半导体元器件的电子装置。

Description

半导体元器件及其制备方法及电子装置
技术领域
本发明涉及半导体领域，尤其涉及一种半导体元器件及其制备方法、以及具有该半导体元器件的电子装置。
背景技术
现如今，半导体元器件已广泛地得到使用。半导体元器件中包含多个信号传输线。在大数据时代，电子产品的信息处理不断向着信号传输高频化和高速数字化的方向发展以及电子产品的小型化，信号传输线的宽度以及信号传输线之间的间距均越来越窄，从而导致信号的相互干扰增加。为了减少信号干扰，往往在信号传输线之间设置气隙。然而，现有的半导体元器件的处理方法在形成气隙时容易对信号传输线造成损伤，进而影响产品的良率。
发明内容
有鉴于此，本发明提供一种提高良率的半导体元器件的制造方法。
另，还有必要提供一种半导体元器件以及一种应用上述半导体元器件的电子装置。
一种半导体元器件的制造方法，其包括以下步骤：
在半导体基体上设有若干个间隔设置的金属线，每一金属线包括自所述半导体基体的表面向外层叠设置的第一氮化钛层、金属层、第二氮化钛层；
在所述半导体基体上沉积第一氧化物膜，以使所述第一氧化物膜覆盖所述金属线，且相邻的覆盖有所述第一氧化物膜的所述金属线之间间隔设置；
沉积第二氧化物膜以覆盖所述第一氧化物膜，且所述第二氧化物膜与所述第一氧化物膜在相邻的所述金属线之间形成密闭的气隙；以及
在所述第二氧化膜上沉积氮化物膜。
一种半导体元器件，所述半导体元器件包括半导体基体、若干个间隔设置于所述半导体基体上的金属线，所述金属线包括自所述半导体基体的表面向外层叠设置的第一氮化钛层、金属层、第二氮化钛层，所述半导体元器件还包括覆盖所述半导体基体及所述金属线且依次层叠设置的第一氧化物膜、第二氧化物膜及氮化物膜，所述半导体元器件还包括至少一气隙，每一气隙由所述第一氧化物膜和所述第二氧化物膜围设而成，且位于相邻的所述金属线之间。
一种电子装置，所述电子装置包括如上所述的半导体元器件。
相较于现有技术，本发明半导体元器件的制造方法，其工艺简单，易于操作，其中，所述金属线中的层叠结构能够在后续的加工过程中达到提高所述半导体元器件的良率的效果。
附图说明
图1为本发明一实施方式的半导体基体的截面示意图。
图2为在图1所示的半导体基体上设置金属线的截面示意图。
图3为在图1所示的半导体基体上形成复合沉积膜的截面示意图。
图4为在图3所示的复合沉积膜上设置掩膜的截面示意图。
图5为图4所示的掩膜图案化后的截面示意图。
图6为图5中的复合沉积膜对应形成金属线的截面示意图。
图7为在图2所示的金属线上沉积第一氧化物膜的截面示意图。
图8为在图2所示的第一氧化物膜上沉积第二氧化物膜的截面示意图。
图9为在图8所示的第二氧化物膜上沉积氮化物膜的截面示意图。
图10为本发明一实施方式的半导体元器件的截面示意图。
主要元件符号说明
半导体基体 10
金属线 20
第一氮化钛层 21
金属层 23
第二氮化钛层 25
复合沉积膜 20a
掩膜 30
第一氧化物膜 40
第二氧化物膜 50
气隙 60
氮化物膜 70
半导体元器件 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请参阅图1至图9，本发明实施方式提供一种半导体元器件的制造方法，其包括以下步骤：
步骤S1，请参阅图1，提供一半导体基体10。
本实施方式中，所述半导体基体10为氧化硅基板。
步骤S2，请参阅图2，在所述半导体基体10上设有若干个间隔设置的金属线20。其中，每一金属线20包括依次层叠设置的第一氮化钛层21、金属层23以及第二氮化钛层25。所述第一氮化钛层21背离所述金属层23的一侧与所述半导体基体10结合。
在本实施方式中，优选的，每一所述金属线20的高度为400nm～700nm，相邻的两所述金属线20之间的间距小于或等于400nm。
在一些实施方式中，所述金属层23的材质可为铝。在其他实施方式中，所述金属层23还可为其他材质。
具体的，在本实施方式中，所述金属线20可通过以下步骤形成：
第一步，请参阅图3，在所述半导体基体10依次沉积第一氮化钛层21、金属层23以及第二氮化钛层25，所述第一氮化钛层21、所述金属层23以及所述第二氮化钛层25构成复合沉积膜20a。
第二步，请参阅图4，在所述复合沉积膜20a背离所述半导体基体10的表面覆盖掩膜30。
第三步，请参阅图5，对所述掩膜30进行图案化，以露出部分复合沉积膜20a。
第三步，请参阅图6，对露出的复合沉积膜20a进行蚀刻，使得所述复合沉积膜20a对应形成若干个间隔设置的金属线20。
第四步，请参阅图2，去除图案化的掩膜30。
步骤S3，请参阅图7，在所述半导体基体10上沉积第一氧化物膜40，以使所述第一氧化物膜40覆盖所述金属线20，且相邻的覆盖有所述第一氧化物膜40的所述金属线20之间间隔设置。
在本实施方式中，优选的，所述第一氧化物膜40的厚度为20nm～200nm。
更优选的，覆盖在相邻的两所述金属线20上的第一氧化物膜40之间的间距为100nm。
在一些实施方式中，所述第一氧化物膜40通过低温等离子体增强原子层沉积形成。其中，优选的，所述低温等离子体增强原子层沉积的温度低于300℃。
步骤S4，请参阅图8，沉积第二氧化物膜50以覆盖所述第一氧化物膜40，且所述第二氧化物膜50与所述第一氧化物膜40在相邻的两所述金属线20之间形成密闭的气隙60。
在一些实施方式中，所述第二氧化物膜50可通过高密度等离子体化学气相沉积或者等离子体增强化学气相沉积形成。
步骤S5，请参阅图9，在所述第二氧化物膜50上沉积氮化物膜70。
在一些实施方式中，所述氮化物膜70通过等离子体增强化学气相沉积形成。
请参阅图10，本发明实施方式还提供一种由上述制备方法制备的半导体元器件100，其应用于电子装置(图未示)中。所述半导体元器件100包括半导体基体10、若干个间隔设置于所述半导体基体10上的金属线20。每一金属线20包括自所述半导体基体10的表面向外层叠设置的第一氮化钛层21、金属层23以及第二氮化钛层25。所述半导体元器件100还包括覆盖所述半导体基体10和所述金属线20且依次层叠设置的第一氧化物膜40、第二氧化物膜50以及氮化物膜70，所述半导体元器件100还包括至少一气隙60，每一气隙60由所述第一氧化物膜40和所述第二氧化物膜50围设而成，且位于相邻的两所述金属线20之间。
优选的，所述金属线20的高度为400nm～700nm，相邻的所述金属线20之间的间距小于或等于400nm。
优选的，所述第一氧化物膜40的厚度为20nm～200nm。
更优选的，覆盖在相邻的两所述金属线20上的第一氧化物膜40之间的间距为100nm。
相较于现有技术，本发明半导体元器件的制造方法，其工艺简单，易于操作，其中，所述金属线中的层叠结构能够在后续的加工过程中达到提高所述半导体元器件的良率的效果。
可以理解的是，以上实施例仅用来说明本发明，并非用作对本发明的限定。对于本领域的普通技术人员来说，根据本发明的技术构思做出的其它各种相应的改变与变形，都落在本发明权利要求的保护范围之内。

Claims (10)

1.一种半导体元器件的制造方法，其包括以下步骤：
在半导体基体上设有若干个间隔设置的金属线，每一金属线包括自所述半导体基体的表面向外层叠设置的第一氮化钛层、金属层、第二氮化钛层；
在所述半导体基体上沉积第一氧化物膜，以使所述第一氧化物膜覆盖所述金属线，且相邻的覆盖有所述第一氧化物膜的所述金属线之间间隔设置；
沉积第二氧化物膜以覆盖所述第一氧化物膜，且所述第二氧化物膜与所述第一氧化物膜在相邻的所述金属线之间形成密闭的气隙；以及
在所述第二氧化膜上沉积氮化物膜。
2.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述金属线的高度为400nm～700nm，相邻的所述金属线之间的间距小于或等于400nm。
3.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述第一氧化物膜的厚度为20nm～200nm。
4.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述第一氧化物膜通过低温等离子体增强原子层沉积形成。
5.如权利要求5所述的半导体元器件的制造方法，其特征在于，所述低温等离子增强原子层沉积的温度低于300℃。
6.如权利要求1所述的半导体元器件的制造方法，其特征在于，所述第二氧化物膜通过高密度等离子体化学气相沉积或者等离子体增强化学气相沉积形成，所述氮化物膜通过等离子体增强化学气相沉积形成。
7.一种半导体元器件，所述半导体元器件包括半导体基体、若干个间隔设置于所述半导体基体上的金属线，其特征在于，所述金属线包括自所述半导体基体的表面向外层叠设置的第一氮化钛层、金属层、第二氮化钛层，所述半导体元器件还包括覆盖所述半导体基体及所述金属线且依次层叠设置的第一氧化物膜、第二氧化物膜及氮化物膜，所述半导体元器件还包括至少一气隙，每一气隙由所述第一氧化物膜和所述第二氧化物膜围设而成，且位于相邻的所述金属线之间。
8.如权利要求7所述的半导体元器件，其特征在于，所述金属线的高度为400nm～700nm，相邻的所述金属线之间的间距小于或等于400nm。
9.如权利要求7所述的半导体元器件，其特征在于，所述第一氧化物膜的厚度为20nm～200nm。
10.一种电子装置，其特征在于，所述电子装置包括权利要求7-9任意一项所述的半导体元器件。
CN202010072139.2A 2020-01-21 2020-01-21 半导体元器件及其制备方法及电子装置 Pending CN113223997A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010072139.2A CN113223997A (zh) 2020-01-21 2020-01-21 半导体元器件及其制备方法及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010072139.2A CN113223997A (zh) 2020-01-21 2020-01-21 半导体元器件及其制备方法及电子装置

Publications (1)

Publication Number Publication Date
CN113223997A true CN113223997A (zh) 2021-08-06

Family

ID=77085652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010072139.2A Pending CN113223997A (zh) 2020-01-21 2020-01-21 半导体元器件及其制备方法及电子装置

Country Status (1)

Country Link
CN (1) CN113223997A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US20050009323A1 (en) * 2003-07-09 2005-01-13 Seung Hee Han Method for forming metal wiring of semiconductor device
US20050239280A1 (en) * 2004-04-23 2005-10-27 Dongbuanam Semiconductor Inc. Method of manufacturing semiconductor device
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
US20100130001A1 (en) * 2008-10-28 2010-05-27 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US20110266682A1 (en) * 2010-04-29 2011-11-03 International Business Machines Corporation Microelectronic structure including air gap
KR20140008121A (ko) * 2012-07-10 2014-01-21 에스케이하이닉스 주식회사 금속 배선을 포함하는 반도체 소자 및 그 형성방법
US20150137378A1 (en) * 2013-11-15 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device having Voids and Method of Forming Same
US20160372415A1 (en) * 2015-06-16 2016-12-22 Samsung Electronics Co., Ltd. Semiconductor devices
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106935544A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置与其形成方法
CN107665855A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 制造半导体器件的方法
US20180218980A1 (en) * 2013-08-01 2018-08-02 Samsung Electronics Co., Ltd. Semiconductor Devices Including a Capping Layer

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6022802A (en) * 1999-03-18 2000-02-08 Taiwan Semiconductor Manufacturing Company Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US20050009323A1 (en) * 2003-07-09 2005-01-13 Seung Hee Han Method for forming metal wiring of semiconductor device
US20050239280A1 (en) * 2004-04-23 2005-10-27 Dongbuanam Semiconductor Inc. Method of manufacturing semiconductor device
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
US20100130001A1 (en) * 2008-10-28 2010-05-27 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US20110266682A1 (en) * 2010-04-29 2011-11-03 International Business Machines Corporation Microelectronic structure including air gap
KR20140008121A (ko) * 2012-07-10 2014-01-21 에스케이하이닉스 주식회사 금속 배선을 포함하는 반도체 소자 및 그 형성방법
US20180218980A1 (en) * 2013-08-01 2018-08-02 Samsung Electronics Co., Ltd. Semiconductor Devices Including a Capping Layer
US20150137378A1 (en) * 2013-11-15 2015-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device having Voids and Method of Forming Same
US20160372415A1 (en) * 2015-06-16 2016-12-22 Samsung Electronics Co., Ltd. Semiconductor devices
CN106486418A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106935544A (zh) * 2015-12-30 2017-07-07 台湾积体电路制造股份有限公司 半导体装置与其形成方法
CN107665855A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 制造半导体器件的方法

Similar Documents

Publication Publication Date Title
CN111883433B (zh) 一种半导体晶片封装及其形成方法
US3909925A (en) N-Channel charge coupled device fabrication process
JPH04245665A (ja) 半導体集積回路構造
EP0501407A1 (en) Semiconductor integrated circuit having wirings
CN113223997A (zh) 半导体元器件及其制备方法及电子装置
JPH0744178B2 (ja) 半導体装置の製造方法
CN111276633B (zh) 复合柔性衬底及其制作方法和电子设备
KR20070090107A (ko) 배선 형성 방법
CN109103139B (zh) 半导体通孔的制造方法
KR100449026B1 (ko) 트렌치를 이용한 금속구조물 제조방법
JP6937724B2 (ja) 半導体装置およびその製造方法
JPS60262443A (ja) 多層配線の形成方法
JPS63177537A (ja) 半導体素子の製造方法
US7638422B2 (en) Method of manufacturing metal insulating layer in semiconductor device
CN115148596A (zh) 器件结构及其制造方法
JPH02111052A (ja) 多層配線形成法
US6184118B1 (en) Method for preventing the peeling of the tungsten metal after the metal-etching process
JPH03147364A (ja) 半導体装置の製造方法
JPS61107743A (ja) 半導体装置の製造方法
US7544612B1 (en) Method and structure for reducing the effect of vertical steps in patterned layers in semiconductor structures
JPS6149438A (ja) 半導体装置
JPH01310560A (ja) 半導体装置及びその製造方法
JPS58122751A (ja) 半導体装置
JPH05198530A (ja) 半導体装置の製造方法
JPS633435A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination