CN113160872A - 用于编程抑制的方法和装置 - Google Patents

用于编程抑制的方法和装置 Download PDF

Info

Publication number
CN113160872A
CN113160872A CN202110564677.8A CN202110564677A CN113160872A CN 113160872 A CN113160872 A CN 113160872A CN 202110564677 A CN202110564677 A CN 202110564677A CN 113160872 A CN113160872 A CN 113160872A
Authority
CN
China
Prior art keywords
voltage
memory cells
access lines
subset
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110564677.8A
Other languages
English (en)
Inventor
Y·卢特拉
K·F·陈
郭晓江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113160872A publication Critical patent/CN113160872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Abstract

本公开涉及用于编程抑制的方法和装置。在实例中，一种方法可包含：将施加到串联连接存储器单元串中的未经编程第一存储器单元的电压从第一电压增加到第二电压，同时使施加到所述串联连接存储器单元串中的第二存储器单元的电压处于所述第一电压；及将施加到所述第二存储器单元的所述电压从所述第一电压增加到通过电压，同时将施加到所述未经编程第一存储器单元的所述电压从所述第二电压增加到编程电压。

Description

用于编程抑制的方法和装置
分案申请的相关信息
本申请是申请号为201680012724.5、申请日为2016年7月27日、发明名称为“用于编程抑制的方法和装置”的中国发明专利申请的分案申请。
技术领域
本发明一般来说涉及将存储器装置编程，且特定来说，本发明涉及存储器装置中的编程抑制。
背景技术
快闪存储器装置(例如，NAND、NOR等)已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。非易失性存储器是在不施加电力的情况下可将其数据值保持达某一延长时间段的存储器。快闪存储器装置通常使用单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(有时其称为写入)或其它物理现象(例如，相位改变或极化)，单元的阈值电压的改变确定每一单元的数据值。快闪存储器及其它非易失性存储器的常见使用包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、器具、运载工具、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的使用范围不断扩大。
NAND快闪存储器装置是常见类型的快闪存储器装置，如此称谓针对布置基本存储器单元配置所依的逻辑形式。通常，NAND快闪存储器装置的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。举例来说，一行存储器单元可是通常连接到存取线的那些存储器单元。所述阵列的列可包含在一对选择晶体管(例如，源极选择晶体管与漏极选择晶体管)之间串联连接在一起的存储器单元串(经常称作NAND串)。每一源极选择晶体管连接到源极，而每一漏极选择晶体管连接到数据线(例如位线)。举例来说，如本文中所使用，当元件被连接时，其是(例如)借助于导电路径而电连接。举例来说，如本文中所使用，当元件被断开连接时，其是彼此断开电连接(例如，电隔离)。
“列”可是指通常连接到数据线的存储器单元。其并不需要任何特定定向或线性关系，而是替代地是指存储器单元与数据线之间的逻辑关系。一行存储器单元可(但不必)包含通常连接到存取线的所有存储器单元。一行存储器单元可包含通常连接到存取线的每隔一个存储器单元。举例来说，通常连接到存取线且选择性地连接到偶数数据线的存储器单元可是一行存储器单元，而通常连接到彼存取线且选择性地连接到奇数数据线的存储器单元可是另一行存储器单元。通常连接到存取线的存储器单元的其它群组也可定义一行存储器单元。对于某些存储器装置，可认为通常连接到给定存取线的所有存储器单元是物理行，而可认为物理行的在单个读取操作期间读取或在单个编程操作期间经编程的那些部分(例如，偶数或奇数存储器单元)是逻辑行(有时称为页)。
一些存储器装置可包含(例如)通常称为三维存储器阵列的堆叠式存储器阵列。举例来说，堆叠式存储器阵列可包含(例如)在源极与数据线之间串联连接的多个垂直存储器单元串(例如，NAND串)。术语垂直可定义为(举例来说)垂直于基底结构(例如集成电路裸片的表面)的方向。应认识到术语垂直考虑到由于常规制造及/或装配变化导致的从“恰好”垂直的变化，且应认识到所属领域的技术人员将知道术语垂直的含义。
在一些实例中，垂直存储器单元串可邻近于(例如)可称为垂直柱的垂直半导体(例如，位于所述垂直半导体上)。举例来说，垂直串中的存储器单元的激活可在邻近于那些存储器单元的柱中形成导电沟道区域。多个存取线中的相应者可分别连接到垂直串中的存储器单元中的相应者。存取线中的每一者通常可连接到多个垂直串中的每一者中的存储器单元，其中所述多个垂直串中的垂直串可分别邻近于柱(举例来说)。即，沿着存取线可存在多个柱及多个存储器单元。
存取线可连接到可产生编程电压的电压产生电路(例如电荷泵)，所述编程电压将被供应到通常连接到所述存取线的存储器单元。然而，例如由于电压产生电路与存取线之间的电阻性及/或电容性效应所致的电压延迟(例如，其可称为RC延迟)可导致存取线处比由电压产生电路所产生低的编程电压。沿着存取线可存在(例如)由于存取线的RC及/或柱的电阻及/或电容所致的额外电压延迟，所述额外电压延迟可导致沿着存取线的编程电压的降低(举例来说)。
发明内容
本公开涉及一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接存储器单元串；多个存取线，其中所述多个存取线中的每个存取线连接到所述多个串联连接存储器单元串中的每个串联连接存储器单元串中的相应存储器单元的控制栅极，且其中所述多个存取线中的特定存取线在所述多个存取线的第一存取线子集与所述多个存取线的第二存取线子集；控制器，其用于存取所述存储器单元阵列，其中，在所述多个串联连接存储器单元串中的特定串联连接存储器单元串的所述特定存取线的所述相应存储器单元的编程操作期间，所述控制器经配置以使所述存储装置执行以下操作：当施加到所述第一存取线子集和所述第二存取线子集的电压处于第一电压时，将施加到所述特定存取线的电压从所述第一电压增加到第二电压；且将施加到所述第一存取线子集和所述第二存取线子集的所述电压从所述第一电压增加到用于所述编程操作的通过电压，同时将施加到所述特定存取线的所述电压从所述第二电压增加到用于所述编程操作编程电压。
附图说明
图1是图解说明根据背景技术的堆叠式存储器阵列的实例的示意图。
图2是根据背景技术的堆叠式存储器阵列的一部分的实例的横截面立面图。
图3是根据背景技术的堆叠式存储器阵列的一部分的实例的示意图。
图4呈现编程抑制操作的实例的时序图的实例。
图5呈现编程抑制操作的另一实例的时序图的实例。
图6呈现编程抑制操作的另一实例的时序图的实例。
图7是电子系统的实例的简化框图。
具体实施方式
在以下详细描述中，参考形成本文的一部分且其中以图解说明的方式展示特定实例的附图。在图式中，贯穿数个视图相似数字可描述基本上类似的组件。可利用其它实例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，以下详细描述不应视为具有限制意义。
图1是图解说明根据背景技术的例如三维存储器阵列等堆叠式存储器阵列100的实例的示意图。举例来说，存储器阵列100可包含多个数据线110(例如，位线)。多个选择晶体管115-1到115-M(例如，漏极选择晶体管)可连接到多个数据线110中的每一者。串联连接存储器单元120-1到120-L(例如非易失性存储器单元)的串118-1到118-M(例如，NAND串)中的相应者可分别连接到选择晶体管115-1到115-M(连接到多个数据线110中的每一者)中的相应者。举例来说，串118-1到118-M中的相应者可通过选择晶体管115-1到115-M中的相应者而分别选择性地电连接到每一数据线110。举例来说，串118-1到118-M中的每一者可是(例如)邻近于例如垂直半导体柱等垂直半导体(例如，于所述垂直半导体上)的具有存储器单元120-1到120-L的垂直堆叠的垂直串。
选择晶体管125-1到125-M(例如源极选择晶体管)中的相应者可分别连接到串118-1到118-M(可选择性地电连接到多个数据线110中的每一者)中的相应者。可分别连接到串118-1到118-M(可选择性地电连接到多个数据线110中的每一者)中的相应者的选择晶体管125-1到125-M通常可连接到共同源极130且通常可通过其相应控制栅极而连接到共同选择线135(例如共同源极选择线)。
串118-1到118-M(可选择性地电连接到多个数据线110中的每一者)中的每一者中的存储器单元120-1到120-L中的相应者的控制栅极可分别连接到共同存取线140-1到140-L中的相应者。连接到多个数据线110中的每一者的选择晶体管115-1到连接到多个数据线110中的每一者的选择晶体管115-M可分别连接到选择线145-1到145-M(例如漏极选择线)中的相应者。举例来说，连接到多个数据线110中的每一者的选择晶体管115-1的控制栅极通常可连接到选择线145-1；连接到多个数据线110中的每一者的选择晶体管115-2的控制栅极通常可连接到选择线145-2；…且连接到多个数据线110中的每一者的选择晶体管115-M的控制栅极通常可连接到选择线145-M。
选择线145-1到145-M中的相应者上的信号分别控制(例如，激活及撤销激活)连接到多个数据线110中的每一者的选择晶体管115-1到连接到多个数据线110中的每一者的选择晶体管115-M。举例来说，在感测及/或编程操作期间，可一次一个地激活选择晶体管115-1到115-M。应注意，激活选择晶体管115-1到115-M中的给定一者可将串118-1到118-M中的相应一者选择性地电连接到多个数据线110中的相应一者(举例来说)。
图2是图解说明根据背景技术的邻近于例如垂直半导体柱210等垂直半导体(例如，位于所述垂直半导体上)的串联连接存储器单元120-1到120-L的串的实例的横截面立面图。举例来说，串联连接存储器单元120-1到120-L的串所邻近的柱210可是堆叠式存储器阵列(例如图1中的堆叠式存储器阵列100)的一部分。如此，串联连接存储器单元120-1到120-L的串可是图1中的串118-1到118-M中的任一者(举例来说)。共同或类似编号用于图1及2中的类似(例如，相同)组件。
存储器单元120-1到120-L中的每一者可包含(例如)可是存取线140-1到140-L的一部分或连接到存取线140-1到140-L中的相应一者的控制栅极。举例来说，在图2中，存取线140-1到140-L可分别包含存储器单元120-1到120-L的控制栅极，使得存储器单元120-1到120-L的控制栅极可分别由存取线140-1到140-L表示。
存储器单元120-1到120-L中的每一者可包含电荷存储结构214(例如(例如)位于柱210与存取线140-1到140-L中的相应存取线的相交点处的电荷陷阱或浮动栅极)。存储器单元120-1到120-L中的每一者可包含可位于存取线140-1到140-L中的相应存取线与相应电荷存储结构214之间的电介质218(例如阻挡电介质)。举例来说，存储器单元120-i的电介质218可位于存取线140-i与存储器单元120-i的电荷存储结构214之间。存储器单元120-1到120-L中的每一者可包含可位于相应电荷存储结构214与柱210之间的电介质223(例如穿隧电介质)。举例来说，存储器单元120-i的电介质223可位于存储器单元120-i的电荷存储结构214与柱210之间。电介质218、电荷存储结构214、电介质223、存取线140-1到140-L中的相应存取线(例如存取线140-i)及因此存储器单元120-1到120-L中的相应存储器单元(例如存储器单元120-i)可完全包覆柱210(举例来说)，且可位于相应存取线与柱210的相交点处。
选择线135(例如源极选择线)可位于在最下部存取线(例如存取线140-1)及因此最下部存储器单元(例如存储器单元120-1)下方的垂直层级处。举例来说，选择线135可位于存取线140-1与源极130之间，所述源极可位于选择线135下方的垂直层级处且可与柱210的一端(例如，下部端)接触(例如，直接物理接触)。
选择晶体管125(例如源极选择晶体管)可位于选择线135与柱210的相交点处且可连接到源极130(例如，通过柱210)。选择晶体管125可包含连接到选择线135或是选择线135的一部分的控制栅极。举例来说，在图2中，选择晶体管125的控制栅极可包含于选择线135中。选择晶体管125的电介质229(例如栅极电介质)可位于选择线135与柱210之间(举例来说)。选择线135及电介质229以及因此选择晶体管125可完全包覆柱210(举例来说)。
选择线145(例如漏极选择线)可位于可在最上部存储器单元(例如存储器单元120-L)及最上部存取线(例如存取线140-L)上方的垂直层级处。举例来说，选择线145可位于存取线140-L与数据线110之间，所述数据线可位于选择线145上方的垂直层级处。
选择晶体管115(例如漏极选择晶体管)可位于选择线145与柱210的相交点处。选择晶体管115可包含连接到选择线145或是选择线145的一部分的控制栅极。举例来说，在图2中，选择晶体管115的控制栅极可包含于选择线145中。选择晶体管115的电介质235(例如栅极电介质)可位于选择线145与柱210之间。选择线145及电介质235以及因此选择晶体管115可完全包覆柱210(举例来说)。数据线110可连接到触点238(举例来说)(例如，通过与所述触点直接物理接触)，所述触点可连接到柱210的一端(例如，上部端)(例如，通过与所述端直接物理接触)且因此连接到选择晶体管115。即，举例来说，数据线110可连接到选择晶体管115。
串联连接存储器单元120-1到120-L的串的一端可串联连接到选择晶体管125，且串联连接存储器单元120-1到120-L的串的相对端可串联连接到选择晶体管115。选择晶体管115可经配置以将串联连接存储器单元120-1到120-L的串选择性地电连接到数据线110，且选择晶体管125可经配置以将串联连接存储器单元120-1到120-L的串选择性地电连接到源极130。
存取线140-1到140-L可是电隔离的且彼此分离(举例来说)。即，举例来说，电介质240可位于存取线140-1到140-L中的邻近者之间。电介质242可位于存取线140-1与选择线135之间；电介质244可位于存取线140-L与选择线145之间；电介质246可位于选择线135与源极130之间；且电介质248可位于选择线145与数据线110之间。
图3是根据背景技术的邻近于垂直半导体柱210(例如，位于所述垂直半导体柱上)的串联连接存储器单元120-1到120-L的垂直串118的实例的示意图。共同编号用于图2及3中的类似(例如，相同)组件。
在一些实例中，存储器单元120-1到120-(i-1)可处于经编程状态中。举例来说，存储器单元120-1到120-(i-1)可各自已从初始状态(例如，例如经擦除状态或在修复操作之后的状态等最低状态)经编程到最终状态。举例来说，存储器单元120-1到120-(i-1)中的每一者可具有大于初始阈值电压(例如擦除阈值电压或在已执行擦除操作之后已执行修复操作之后的阈值电压)(例如，已从所述初始阈值电压移位)的阈值电压。即，举例来说，在联合图4到6的随后论述期间，存储器单元120-1到120-(i-1)中的每一者可是经编程的。
在一些实例中，存储器单元120-i到120-L可是未经编程的。举例来说，存储器单元120-i到120-L可各自处于初始状态(例如，例如经擦除状态或在修复操作之后的状态等最低状态)中。举例来说，存储器单元120-i到120-L中的每一者可处于初始阈值电压(例如擦除阈值电压或在已执行擦除操作之后已执行修复操作之后的电压)。即，举例来说，在联合图4到6的随后论述期间，存储器单元120-i到120-L中的每一者可是未经编程的。分别连接到存储器单元120-1到120-(i-1)及120-(i+1)到120-L的控制栅极的存取线140-1到140-(i-1)及140-(i+1)到140-L可是未选定存取线140-1到140-(i-1)及140-(i+1)到140-L。举例来说，未经编程存储器单元可是处于最低状态(例如经擦除状态或在修复操作之后的状态)中的存储器单元。经编程存储器单元可是处于高于最低状态的经编程状态中的存储器单元。
存储器单元120-(i+1)到120-L可称为位于串118中的存储器单元120-i的数据线侧(例如，数据线110)上。即，举例来说，可称为位于存储器单元120-i的数据线侧上的存储器单元120-(i+1)到120-L可位于存储器单元120-i与选择晶体管115及因此数据线110之间。存储器单元120-(i+2)到120-L可称为位于串118中的存储器单元120-(i+1)的数据线侧上。即，举例来说，可称为位于存储器单元120-(i+1)的数据线侧上的存储器单元120-(i+2)到120-L可位于存储器单元120-(i+1)与选择晶体管115及因此数据线110之间。存储器单元120-1到120-(i-1)可称为位于串118中的存储器单元120-i的源极侧(例如，源极130)上。即，举例来说，可称为位于存储器单元120-i的源极侧上的存储器单元120-1到120-(i-1)可位于存储器单元120-i与选择晶体管125及因此源极130之间。存储器单元120-1到120-(i-2)可称为位于串118中的存储器单元120-(i-1)的源极侧上。即，举例来说，可称为位于存储器单元120-(i-1)的源极侧上的存储器单元120-1到120-(i-2)可位于存储器单元120-(i-1)与选择晶体管125及因此源极130之间。
存储器单元120-i的控制栅极可连接到存取线140-i。存取线140-i可是可进一步连接到目标存储器单元的控制栅极的选定存取线140-i，所述目标存储器单元可被定为编程的目标且可是邻近于另一垂直柱210(例如，位于所述另一垂直柱上)的串联连接存储器单元的另一垂直串的一部分。未选定存取线140-1到140-(i-1)及140-(i+1)到140-L可连接到包含目标存储器单元的串中的未被定为编程的目标的其它存储器单元的控制栅极。当目标存储器单元正被编程时，存储器单元120-i可是可被抑制进行编程的经抑制存储器单元120-i。
图3中的串118的一端可串联连接到选择晶体管125(例如源极选择晶体管)，所述选择晶体管可连接到源极130。选择晶体管125的控制栅极可连接到选择线135。串118的相对端可串联连接到选择晶体管115(例如漏极选择晶体管)，所述选择晶体管可连接到数据线110。选择晶体管115的控制栅极可连接到选择线145。
存取线140-1到140-L中的每一者可连接到可产生编程电压的电压产生电路(例如电荷泵)，所述编程电压将被供应到通常连接到存取线140-1到140-L中的每一者的存储器单元。举例来说，电荷泵可通过路径连接到存取线140-1到140-L中的给定(例如，选定)存取线140-i的始端，所述路径可包含连接到布线电路的核心驱动器，所述布线电路连接到串驱动器，所述串驱动器连接到存取线140-i(举例来说)。举例来说，所述路径可将由电荷泵产生的编程电压引导到存取线140-i的始端。
所述路径可能由于电阻性及/或电容性效应而导致电压延迟(通常称为RC延迟)，此导致在存取线140-i的始端处及因此在邻近于柱(例如柱210)(邻近于存取线140-i的始端)的存储器单元处的比由电荷泵所产生低的编程电压。在存取线140-i的始端与存取线140-i的末端之间可存在额外RC延迟(例如，由电荷泵产生的编程电压的降低)，此是由于(例如)在存取线140-i的始端与所述存取线的末端之间沿着所述存取线的长度的所述存取线的电阻性及/或电容性效应及/或各柱(例如多个柱210)的电阻性及/或电容性效应而造成。因此，在存取线140-i的末端处及因此在邻近于柱(邻近于存取线140-i的末端)的存储器单元处的编程电压可小于在存取线140-i的始端处及因此在邻近于柱(邻近于存取线的始端)的存储器单元处的编程电压。
在一些实例中，为将编程电压提供到邻近于柱(邻近于存取线140-i的末端)的存储器单元，可将在电荷泵处产生的已相对高的编程电压(例如，约19伏特到约27伏特)增加(例如)约5伏特以补偿RC延迟。然而，电荷泵与存取线140-i的始端之间的路径中的装置可不能够处理此大编程电压。此外，利用电荷泵产生此高编程电压可是不合意的。产生此高编程电压可是电力密集任务。
图4呈现编程抑制操作(例如，作为编程操作的一部分)的实例的时序图的实例，当连接到存取线140-i的目标存储器单元正被编程时，所述编程抑制操作抑制存储器单元120-i。在图4中的抑制操作期间，可将数据线抑制电压Vinh(例如，例如2伏特的Vcc)施加到图3中的数据线110。在图4中的抑制操作期间，可将电压(例如，零(0)伏特)施加到选择线135，且因此施加到图3中的选择晶体管125的控制栅极(举例来说)，使得在抑制操作期间选择晶体管125可被撤销激活(例如，不导电)，且在抑制操作期间串118及柱210可与源极130断开电连接。
可将电压410施加到选择线145，且因此施加到选择晶体管115的控制栅极。可将电压415施加到选定存取线140-i，且因此施加到未经编程存储器单元120-i的控制栅极。可将电压420施加到未选定存取线140-1到140-(i-1)中的每一者(且因此施加到经编程存储器单元120-1到120-(i-1)中的每一者的控制栅极)且施加到未选定存取线140-(i+1)到140-L(且因此施加到未经编程存储器单元120-(i+1)到120-L的控制栅极)。电压425是柱210的对应于存储器单元120-i(例如，在所述存储器单元下面)的一部分中的沟道310(图3)的电压。电压430是柱210的对应于存储器单元120-1到120-(i-1)(例如，在所述存储器单元下面)的一部分中的沟道315的电压。电压435是柱210的对应于存储器单元120-(i+1)到120-L(例如，在所述存储器单元下面)的一部分中的沟道320(图3)的电压。
编程操作及因此抑制操作可通过将施加到选择线145的电压410从较低撤销激活电压Vdeactlow(例如零(0)伏特(例如，接地))增加到较高撤销激活电压Vdeacthigh(可基本上等于(例如，等于)施加到数据线110的数据线抑制电压Vinh)而开始。举例来说，撤销激活电压Vdeactlow可致使选择晶体管115撤销激活，使得数据线110与串118及柱210断开电连接，且撤销激活电压Vdeacthigh也可致使选择晶体管115撤销激活，使得数据线110与串118及柱210断开电连接。
应注意，可将非抑制电压(例如，零(0)伏特)施加到对应于包含连接到选定存取线140-i的目标存储器单元的串的数据线。在编程操作期间当存储器单元120-i被抑制时，可将所述数据线电连接到包含目标存储器单元的串及柱，使得可将非抑制电压施加到包含目标存储器单元的串及柱，且因此施加到目标存储器单元。在一些实例中，电压Vdeacthigh可足以致使连接于数据线与包含目标存储器单元的串之间的选择晶体管激活，以将所述数据线电连接到包含目标存储器单元的所述串。
可将施加到选定存取线140-i的电压415从电压Vlow(例如，0伏特)增加到中间电压Vint，例如，同时将电压410从撤销激活电压Vdeactlow增加到撤销激活电压Vdeacthigh，使得在施加到选定存取线140-i的电压415处于电压Vint时，施加到选择线145的电压410处于电压Vdeacthigh。在一些实例中，中间电压Vint可等于(例如)待施加到选定存取线140-i以用于将连接到存取线140-i的目标存储器单元编程的编程电压Vpgm与一电压之间的差，所述电压是可将施加到未选定存取线140-1到140-(i-1)及140-(i+1)到140-L的电压420从电压Vlow增加以达到编程通过电压Vpass的所增加的电压。举例来说，Vint可是Vpgm–(Vpass–Vlow)，例如，其中当Vlow可是零伏特时，Vint可是Vpgm–Vpass。举例来说，编程电压Vpgm可足以改变(例如，移位)耦合到选定存取线140-i的目标存储器单元的阈值电压。
如本文中所使用，多个动作同时执行将意指在相应时间周期内执行这些动作中的每一者，且这些相应时间周期中的每一者与其余相应时间周期中的每一者部分地或全部地重叠。换句话说，在至少某个时间周期内同时执行那些动作。
电压Vlow及电压Vint可足以激活(例如，接通)连接到选定存取线140-i的未经编程存储器单元120-i(举例来说)。在将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint时及在电压415处于电压Vint时，施加到未选定存取线140-1到140-(i-1)及140-(i+1)到140-L的电压420可保持处于电压Vlow。电压Vlow(举例来说)可足以激活分别连接到存取线140-(i+1)到140-L的未经编程存储器单元120-(i+1)到120-L，但不足以激活分别连接到存取线140-1到140-(i-1)的经编程存储器单元120-1到120-(i-1)。
当存储器单元120-i被激活时，柱210的对应于存储器单元120-i的部分中的沟道310可导电，且当存储器单元120-(i+1)到120-L被激活时，柱210的对应于存储器单元120-(i+1)到120-L的部分中的沟道320可导电。如此，举例来说，沟道320可与沟道310连通且可与选定存取线140-i连通。举例来说，柱210的对应于沟道320的部分的电容可连接到沟道310且可连接到选定存取线140-i。此外，选定存取线140-i与沟道310之间通过存储器单元120-i的耦合比率可相对小。
柱210的对应于沟道320的部分的电容连接到沟道310及选定存取线140-i与沟道310之间的相对小耦合比率(举例来说)可用于致使响应于将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint而可发生的沟道310的电压425的任何增加可忽略不计。即，举例来说，响应于将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint，沟道310的电压425可基本上保持处于电压Vlow。
随着选择晶体管115与连接到选定存取线的未经编程存储器单元之间的未经编程存储器单元的数目减小(例如，随着沟道320的大小减小)，连接到所述未经编程存储器单元(连接所述选定存取线)的电容可减小。此可用于致使响应于增加连接到未经编程存储器单元(连接到选定存取线)的存取线上的电压，对应于所述未经编程存储器单元的沟道上的电压的较大改变。
在一些实例中，(例如)与将电压415从电压Vlow增加到电压Vint同时，可将施加到选择线145的电压410从撤销激活电压Vdeactlow增加到电压Vact(例如，4伏特)，电压Vact可足以激活选择晶体管115(例如，以致使选择晶体管115导电)，因此致使(举例来说)选择晶体管115将数据线110(及因此电压Vinh)电连接到串118(且因此电连接到柱210)。即，在电压415处于电压Vint时，施加到选择线145的电压410可处于电压Vact，使得在电压415处于电压Vint时，选择晶体管115可被激活，且因此电压Vinh可施加到串118及柱210。
当施加到选定存取线140-i的电压415处于电压Vint时，随后可将施加到选择线145的电压410从电压Vact减小到电压Vdeacthigh，且因此选择晶体管115随后可被撤销激活且电压Vinh随后可与串118及柱210断开电连接。此可致使电压Vinh保持于串118及柱210上(举例来说)。
在施加到选定存取线140-i的电压415处于电压Vint之后(例如，达特定时间)，可将施加到未选定存取线140-1到140-(i-1)及140-(i+1)到140-L中的每一者的电压420从电压Vlow增加到电压Vpass，例如，同时将施加到选定存取线140-i的电压415从电压Vint增加到编程电压Vpgm。举例来说，电压415从电压Vint到电压Vpgm的增加可基本上等于(例如，等于)电压420从电压Vlow到电压Vpass的增加。举例来说，电压Vpgm与电压Vint之间的电压差可基本上等于(例如，等于)电压Vpass与电压Vlow之间的电压差。
未选定存取线140-1到140-(i-1)可与选定存取线140-i连通(例如，通过电容性耦合)。分别连接到存取线140-(i+1)到140-L的未经编程存储器单元120-(i+1)到120-L可被激活，且因此对应于未经编程存储器单元120-(i+1)到120-L的沟道320可导电且通过导电沟道310与未经编程存储器单元120-i连通(例如，电连接到所述未经编程存储器单元)，且因此与选定存取线140-i连通(例如，电连接到所述选定存取线)。另外，未选定存取线140-(i+1)到140-L可与选定存取线140-i连通(例如，通过电容性耦合)。如此，举例来说，在将施加到未选定存取线140-1到140-(i-1)及140-(i+1)到140-L的电压420增加到Vpass时，电压420可耦合到选定存取线140-i。
举例来说，在将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint之后，将施加到未选定存取线140-1到140-(i-1)及140-(i+1)到140-L的电压420从电压Vlow增加到电压Vpass可促进或辅助电压415从电压Vint增加到编程电压Vpgm。此外，此可通过降低电容性效应而促进连接到选定存取线140-i的电荷泵的电力需要的降低。
响应于将电压420从Vlow增加到Vpass，分别为沟道315及320的电压的电压430及435可从Vlow增加到Vpass(举例来说)。响应于将电压420从Vlow增加到Vpass，沟道310的电压425可从响应于将电压415从Vlow增加到Vint而可产生的电压(例如，取决于存储器单元120-i在串118中所处的位置)增加到Vpass(举例来说)。举例来说，响应于将电压420从Vlow增加到Vpass，沟道310的电压425可从基本上Vlow增加到Vpass。
图5呈现编程抑制操作(例如，作为编程操作的一部分)的另一实例的时序图，当连接到存取线140-i的目标存储器单元正被编程时，所述编程抑制操作抑制存储器单元120-i。共同编号在图4及5中用于表示图4及5所共有且可如上文联合图4所描述的电压。
在图5中的抑制操作期间，可将电压Vinh施加到图3中的数据线110。在图5中的抑制操作期间，可将电压(例如，零伏特)施加到图3中的选择线135，使得在抑制操作期间选择晶体管125被撤销激活，且在抑制操作期间串118与源极130断开电连接。施加到选择线145的电压410可如上文联合图4所描述。如上文联合图4所描述，在图5的实例中，可将电压415施加到选定存取线140-i。分别为沟道310、315及320的电压的电压425、430及435可如上文联合图4所描述。
如上文联合图4针对未选定存取线140-1到140-(i-1)及140-(i+1)到140-L所描述，可将电压420施加到未选定存取线140-(i+1)到140-L及未选定存取线140-1到140-(i-2)。然而，在图5的实例中，可代替电压420而将电压520施加到未选定存取线140-(i-1)及因此经编程存储器单元120-(i-1)的控制栅极，如图4的实例中所进行。应注意，未选定存取线140-(i-1)紧邻于选定存取线140-i且连接到紧邻于连接到选定存取线140-i的未经编程存储器单元120-i的经编程存储器单元120-(i-1)。即，举例来说，经编程存储器单元120-(i-1)可是距离连接到选定存取线140-i的未经编程存储器单元120-i最近的经编程存储器单元。
可将施加到未选定存取线140-(i-1)的电压520从电压Vlow增加到电压Vlowhigh，同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint且同时将施加到选择线145的电压410从电压Vdeactlow增加到电压Vdeacthigh或电压Vact，并且使施加到未选定存取线140-1到140-(i-2)及140-(i+1)到140-L的电压420保持处于电压Vlow。因此，举例来说，施加到未选定存取线140-(i-1)的电压520可处于电压Vlowhigh，同时电压415处于电压Vint，同时电压410处于电压Vdeacthigh或电压Vact，且同时施加到未选定存取线140-(i+1)到140-L及140-1到140-(i-2)的电压420是(例如，保持)处于电压Vlow。
与将施加到选定存取线140-i且因此施加到未经编程存储器单元120-i的电压415从电压Vlow增加到电压Vint同时，将施加到未选定存取线140-(i-1)且因此施加到经编程存储器单元120-(i-1)的电压520从电压Vlow增加到电压Vlowhigh可导致施加到未经编程存储器单元120-i与经编程存储器单元120-(i-1)的电压之间的电压差(Vint–Vlowhigh)，所述电压差和图4的实例中的施加到未经编程存储器单元120-i与经编程存储器单元120-(i-1)的电压之间的电压差(Vint–Vlow)相比是降低的。由于施加到未经编程存储器单元120-i与经编程存储器单元120-(i-1)的电压之间的电压差，此可促进对经编程存储器单元120-(i-1)的编程干扰的降低。
在一些实例中，将施加到选择线145的电压410从电压Vdeactlow增加到电压Vact会激活选择晶体管115，使得数据线110上的电压Vinh电连接到串118及因此柱210。然后，可减小电压410，同时使电压520处于电压Vlowhigh且同时使电压415处于电压Vint(举例来说)，使得数据线110上的电压Vinh保持于柱210上。
在特定时间之后，举例来说，可将电压420从电压Vlow增加到电压Vpass，同时将电压520从电压Vlowhigh增加到电压Vpass，且同时将电压415从电压Vint增加到电压Vpgm。
图6呈现编程抑制操作(例如，作为编程操作的一部分)的另一实例的时序图，当连接到存取线140-i的目标存储器单元正被编程时，所述编程抑制操作抑制存储器单元120-i。共同编号在图4及6中用于表示图4及6所共有且可如上文联合图4所描述的电压。
在图6中的抑制操作期间，可将电压Vinh施加到图3中的数据线110。在图6中的抑制操作期间，可将电压(例如，零伏特)施加到图3中的选择线135，使得在抑制操作期间选择晶体管125被撤销激活，且在抑制操作期间串118与源极130断开电连接。在图6的实例中，可将电压415施加到选定存取线140-i，例如，如上文联合图4所描述。
在图6的实例中，可将电压420施加到未选定存取线140-1到140-(i-1)及未选定存取线140-(i+1)，例如，如上文联合图4针对未选定存取线140-1到140-(i-1)及未选定存取线140-(i+1)所描述。
选定存取线140-i可紧密(例如，连续)邻近于未选定存取线140-(i-1)。可连接到选定存取线140-i的未经编程存储器单元120-i可紧密(例如，连续)邻近于可连接到未选定存取线140-(i-1)的经编程存储器单元120-(i-1)。未选定存取线140-(i+1)可紧密(例如，连续)邻近于选定存取线140-i。未选定存取线140-(i+1)可连接到可紧密(例如，连续)邻近于未经编程存储器单元120-i的未经编程存储器单元120-(i+1)。举例来说，选定存取线140-i可位于未选定存取线140-(i-1)与140-(i+1)之间，且未经编程存储器单元120-i可位于经编程存储器单元120-(i-1)与未经编程存储器单元120-(i+1)之间。
在一些实例中，可将电压610施加到选择线145且因此施加到选择晶体管115的控制栅极。或者，举例来说，可将电压615施加到选择线145且因此施加到选择晶体管115的控制栅极。可将电压620施加到未选定存取线140-(i+2)到140-L及因此未经编程存储器单元120-(i+2)到120-L的控制栅极。电压625是柱210的对应于存储器单元120-i(例如，在所述存储器单元下面)的部分中的沟道310(图3)的电压。电压630是柱210的对应于存储器单元120-(i+1)到120-L(例如，在所述存储器单元下面)的部分中的沟道320的电压。电压635是柱210的对应于存储器单元120-1到120-(i-1)(例如，在所述存储器单元下面)的部分中的沟道315(图3)的电压。
在一些实例中，可将施加到选择线145的电压610从电压Vdeactlow增加到电压Vdeacthigh。应注意，电压Vdeacthigh可等于数据线110上的电压Vinh，且电压Vdeacthigh可不激活选择晶体管115。可将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1，同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint，且同时将电压610从电压Vdeactlow增加到电压Vdeacthigh，并且使施加到未选定存取线140-1到140-(i-1)及140-(i+1)的电压420保持处于电压Vlow。
电压V1可基本上等于(例如，等于)电压Vterase(例如，3V)，电压Vterase可基本上等于(例如，等于)(例如)具有最低擦除阈值电压的经擦除存储器单元的擦除阈值电压的量值。举例来说，经擦除存储器单元的样本的擦除阈值电压可经确定以确定电压V1可基本上等于(例如，等于)的擦除电压。在一些实例中，经擦除存储器单元的样本可是一或多个存储器单元块(例如一或多个擦除块)中的存储器单元。
举例来说，可(例如)在存储器装置(例如，下文联合图7所论述的存储器装置700)的制作阶段处(例如在存储器装置经释放以用于生产及/或销售之前)执行测试运行及/或模拟以便确定(例如)来自样本的电压Vterase。或者，举例来说，存储器控制器(例如，下文联合图7所论述的控制器730)可经配置以确定(例如)来自样本的电压Vterase(例如，在用户操作(例如客户操作)期间，例如，在存储器装置已被销售之后)。
应注意，擦除阈值电压可是负的(举例来说)。将电压V1施加到未选定存取线140-(i+2)到140-L，同时将电压Vint施加到选定存取线140-i且同时将电压Vlow施加到存取线140-1到140-(i-1)及140-(i+1)可撤销激活(例如，关断)连接到未选定存取线140-(i+1)的未经编程存储器单元120-(i+1)。分别连接到存取线140-1到140-(i-1)的经编程存储器单元120-1到120-(i-1)可保持撤销激活，且连接到选定存取线140-i的未经编程存储器单元120-i及分别连接到未选定存取线140-(i+2)到140-L的未经编程存储器单元120-(i+2)到120-L可保持激活。
如此，通过经撤销激活的未经编程存储器单元120-(i+1)，经激活的未经编程存储器单元120-i可与经激活的未经编程存储器单元120-(i+2)到120-L电隔离。举例来说，应注意经激活的未经编程存储器单元120-i可与经撤销激活的经编程存储器单元120-1到120-(i-1)电隔离，因为经编程存储器单元120-1到120-(i-1)被撤销激活。举例来说，对应于经激活的未经编程存储器单元120-i(例如，在所述存储器单元下面)的沟道310及沟道320的分别对应于经激活的未经编程存储器单元120-(i+2)到120-L(例如，分别在所述存储器单元下面)的部分可是导电的；沟道320的对应于经撤销激活的未经编程存储器单元120-(i+1)(例如，在所述存储器单元下面)的部分可变得不导电；且对应于存储器单元120-1到120-(i-1)(例如，在所述存储器单元下面)的沟道315可不导电。
当经激活的未经编程存储器单元120-i被电隔离时，响应于将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint，对应于存储器单元120-i的导电沟道310的电压625可从电压Vlow增加到电压Vint。当未经编程存储器单元120-(i+1)被撤销激活且未经编程存储器单元120-(i+2)到120-L被激活时，响应于将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1，沟道320的对应于未经编程存储器单元120-(i+1)的不导电部分及沟道320的对应于未经编程存储器单元120-(i+2)到120-L的导电部分的电压630可从电压Vlow增加到电压V-(例如，电压Vterase)。举例来说，应注意，当电压630增加到V-且电压625增加到Vint时，对应于经撤销激活的经编程存储器单元120-1到120-(i-1)的不导电沟道315可保持处于电压Vlow。
在一些实例中，当未选定存取线140-1到140-L处于Vlow时，在将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint之前，可将施加到选择线145的电压615从电压Vdeactlow增加到可足以激活选择晶体管115的电压Vact，因此致使(举例来说)选择晶体管115将数据线110(及因此电压Vinh)电连接到串118(且因此电连接到柱210)。当未选定存取线140-1到140-L处于Vlow时，在将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint之前，随后可将施加到选择线145的电压615从电压Vact减小到电压Vdeacthigh，且因此选择晶体管115随后可被撤销激活且电压Vinh随后可与串118及柱210断开电连接。此可致使当未选定存取线140-1到140-L处于Vlow时，在将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint之前，电压Vinh保持于串118及柱210上(举例来说)，使得柱210处于电压Vinh。
举例来说，在柱210处于电压Vinh的情况下，可将电压V1设定为基本上等于(例如，等于)Vterase–Vinh。在柱210处于电压Vinh之后，可将施加到未选定存取线140-(i+2)到140-L的电压620从电压Vlow增加到电压V1(例如，基本上等于(例如，等于)Vterase–Vinh)，同时将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint，并且使施加到未选定存取线140-1到140-(i-1)及140-(i+1)的电压420保持处于电压Vlow，且因此经编程存储器单元120-1到120-(i-1)保持撤销激活，未经编程存储器单元120-(i+1)撤销激活，未经编程存储器单元120-(i+2)到120-L保持激活，且未经编程存储器单元120-i保持激活且变得电隔离。举例来说，在柱210处于电压Vinh的情况下，沟道320的电压V-可基本上等于(例如，等于)Vterase–Vinh(举例来说)。
在特定时间之后，举例来说，可将施加到未选定存取线140-1到140-(i-1)及140-(i+1)的电压420从电压Vlow增加到电压Vpass同时将施加到未选定存取线140-(i+2)到140-L的电压620从电压V1增加到电压V2(例如，10伏特)且同时将施加到选定存取线140-i的电压415从电压Vint增加到电压Vpgm。举例来说，电压Vpgm与电压Vint之间的电压差及电压V2与电压V1之间的电压差可基本上等于(例如，等于)电压Vpass与电压Vlow之间的电压差。
举例来说，响应于将施加到未选定存取线140-1到140-(i-1)及140-(i+1)的电压420从电压Vlow增加到电压Vpass，经编程存储器单元120-1到120-(i-1)及未经编程存储器单元120-(i+1)可保持撤销激活；响应于将施加到未选定存取线140-(i+2)到140-L的电压620从电压V1增加到电压V2，未经编程存储器单元120-(i+2)到120-L可保持激活；且响应于将施加到选定存取线140-i的电压415从电压Vint增加到电压Vpgm，未经编程存储器单元120-i可保持激活且电隔离。即，举例来说，当电压420处于电压Vpass时，经编程存储器单元120-1到120-(i-1)及未经编程存储器单元120-(i+1)可被撤销激活；当电压620处于电压V2时，未经编程存储器单元120-(i+2)到120-L可被激活；且当电压415处于电压Vpgm时，未经编程存储器单元120-i可被激活且电隔离。
在将施加到选定存取线140-i的电压415从电压Vlow增加到电压Vint之后，将施加到未选定存取线140-1到140-(i-1)及140-(i+1)的电压420从电压Vlow增加到电压Vpass可促进或辅助电压415从电压Vint增加到编程电压Vpgm。此外，此可通过降低电容性效应而促进连接到选定存取线140-i的电荷泵的电力需要的降低。
在一些实例中，电压V2可是电压Vpass的极限值及等于V1+(Vpass–Vlow)的电压中的较小者，其中电压差(Vpass–Vlow)是电压420所增加的量，例如，其中对于Vlow＝0V，(Vpass–Vlow)是Vpass。电压Vpass的极限值可介于从5V到12V的范围内(举例来说)。举例来说，电压V2可等于V1+(Vpass–Vlow)。电压Vpgm与电压Vint之间的电压差(举例来说)可基本上等于(例如，等于)电压Vpass与电压Vlow之间的电压差及电压V2与电压V1之间的电压差。
响应于将施加到选定存取线140-i的电压415从电压Vint增加到电压Vpgm，对应于经激活的未经编程存储器单元120-i的导电沟道310的电压625可从电压Vint增加到电压V++(例如，Vpgm)(举例来说)。响应于将施加到未选定存取线140-(i+2)到140-L的电压620从电压V1增加到电压V2，对应于未经编程存储器单元120-(i+1)到120-L的沟道320的电压630可从电压V-增加到电压V+(例如，V+＝V-+(V2–V1))(举例来说)。举例来说，应注意，沟道320的对应于经撤销激活的未经编程存储器单元120-(i+1)的部分可不导电，而沟道320的对应于经激活的未经编程存储器单元120-(i+2)到120-L的部分可导电。对应于经撤销激活的经编程存储器单元120-1到120-(i-1)的不导电沟道315的电压635可从电压Vlow增加到电压Vpass(举例来说)。
图7是作为电子系统的部分的电子装置(例如，与控制器730(例如存储器控制器(例如，主机控制器))通信的集成电路装置(例如存储器装置700))的实例的简化框图。存储器装置700可是NAND快闪存储器装置(举例来说)。
控制器730可包含处理器(举例来说)。控制器730可耦合到主机(举例来说)，且可从主机接收命令信号(或命令)、地址信号(或地址)及数据信号(或数据)，且可输出数据到主机。
存储器装置700包含存储器单元阵列704，所述阵列可包含图1中的堆叠式存储器阵列100(例如，作为其的一部分)。可提供行解码器708及列解码器710以对地址信号进行解码。接收地址信号并对地址信号进行解码以存取存储器阵列704。
存储器装置700也可包含输入/输出(I/O)控制电路712以管理命令、地址及数据到存储器装置700的输入以及数据及状态信息从存储器装置700的输出。地址寄存器714与I/O控制电路712及行解码器708以及列解码器710通信以在解码之前锁存地址信号。命令寄存器724与I/O控制电路712及控制逻辑716通信以锁存传入命令。控制逻辑716响应于命令而控制对存储器阵列704的存取，且产生用于控制器730的状态信息。控制逻辑716与行解码器708及列解码器710通信以响应于地址而控制行解码器708及列解码器710。
控制逻辑716可包含于控制器730中(举例来说)。控制器730可包含(无论单独地还是以组合形式)其它电路、固件、软件等等。控制器730可是外部控制器(例如，位于独立于存储器阵列704(无论完全地还是部分地)的裸片中)或内部控制器(例如，与存储器阵列704包含于同一裸片中)。举例来说，内部控制器可是状态机或存储器定序器。
控制器730可经配置以致使存储器装置700或系统(例如图7中的包含存储器装置700的系统)执行本文中所揭示的方法(例如，编程抑制方法)。举例来说，控制器730可经配置以致使存储器装置700施加上文联合图4到6中的时序图的实例所描述的电压。
控制器730(举例来说)可经配置以致使存储器装置700施加电压到串联连接存储器单元串中的未经编程第一存储器单元，且致使所述存储器装置施加电压到所述串联连接存储器单元串中的第二存储器单元。控制器730可经配置以致使存储器装置700将被致使施加到未经编程第一存储器单元的电压从第一电压增加到第二电压，同时使被致使施加到第二存储器单元的电压处于所述第一电压。控制器730可经配置以致使存储器装置700将被致使施加到第二存储器单元的电压从第一电压增加到通过电压，同时致使所述存储器装置将被致使施加到未经编程第一存储器单元的电压从第二电压增加到编程电压。
控制器730(举例来说)可经配置以致使存储器装置700执行方法(例如(例如)可是编程方法的部分的编程抑制方法)。举例来说，所述方法可包含：将施加到串联连接存储器单元串中的未经编程第一存储器单元的电压从第一电压增加到第二电压，同时将施加到所述串联连接存储器单元串中的经编程第二存储器单元的电压从所述第一电压增加到小于所述第二电压的第三电压，并且使施加到包括所述串联连接存储器单元串中的所述存储器单元的其余部分的第三存储器单元的电压处于所述第一电压；及将施加到所述第三存储器单元的所述电压从所述第一电压增加到通过电压，同时将施加到所述未经编程第一存储器单元的所述电压从所述第二电压增加到编程电压，且同时将施加到所述经编程第二存储器单元的所述电压从所述第三电压增加到所述通过电压。
控制器730(举例来说)可经配置以致使存储器装置700执行另一方法(例如(例如)可是另一编程方法的部分的另一编程抑制方法)。举例来说，此方法可包含：将施加到串联连接存储器单元串中的未经编程第一存储器单元的电压从第一电压增加到第二电压，同时将施加到所述串联连接存储器单元串中的未经编程第二存储器单元的电压从所述第一电压增加到小于所述第二电压的第三电压，并且使施加到所述串联连接存储器单元串中的未经编程第三存储器单元且施加到所述串联连接存储器单元串中的经编程第四存储器单元的电压处于所述第一电压；及将施加到所述未经编程第三存储器单元且施加到所述经编程第四存储器单元的所述电压从所述第一电压增加到通过电压，同时将施加到所述未经编程第一存储器单元的所述电压从所述第二电压增加到编程电压，且同时将施加到所述未经编程第二存储器单元的所述电压从所述第三电压增加到小于所述编程电压的第四电压。
控制逻辑716也与高速缓存寄存器718通信。高速缓存寄存器718如由控制逻辑716引导而锁存数据(传入或传出)以在存储器阵列704正忙于分别写入或读取其它数据时暂时地存储数据。在写入操作期间，将数据从高速缓存寄存器718传递到数据寄存器720；然后将来自I/O控制电路712的新数据锁存于高速缓存寄存器718中。在读取操作期间，将数据从高速缓存寄存器718传递到I/O控制电路712以用于输出到控制器730且随后输出到主机；然后将新数据从数据寄存器720传递到高速缓存寄存器718。状态寄存器722与I/O控制电路712及控制逻辑716通信以锁存状态信息以用于输出到控制器730。
存储器装置700经由控制链路732在控制逻辑716处从控制器730接收控制信号。控制信号可至少包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置700经由经多路复用输入/输出(I/O)总线734从控制器730接收命令信号(其表示命令)、地址信号(其表示地址)及数据信号(其表示数据)并经由I/O总线734将数据输出到控制器730。
举例来说，命令是在I/O控制电路712处经由I/O总线734的输入/输出(I/O)引脚[7:0]接收且写入到命令寄存器724中。地址是在I/O控制电路712处经由总线734的输入/输出(I/O)引脚[7:0]接收且写入到地址寄存器714中。数据是在I/O控制电路712处针对8位装置经由输入/输出(I/O)引脚[7:0]或针对16位装置经由输入/输出(I/O)引脚[15:0]接收并写入到高速缓存寄存器718中。随后将数据写入到数据寄存器720中以用于将存储器阵列704编程。针对另一实施例，高速缓存寄存器718可被省略，且将数据直接写入到数据寄存器720中。还针对8位装置经由输入/输出(I/O)引脚[7:0]或针对16位装置经由输入/输出(I/O)引脚[15:0]输出数据。
所属领域的技术人员将了解，可提供额外电路及信号，且应了解图7的存储器装置700已经简化。应认识到，可未必需要将参考图7描述的各种块组件的功能性隔离以区分集成电路装置的组件或组件部分。例如，集成电路装置的单个组件或组件部分可适于执行图7的多于一个块组件的功能性。或者，可组合集成电路装置的一或多个组件或组件部分以执行图7的单个块组件的功能性。
另外，尽管根据用于各种信号的接收及输出的普遍惯例而描述特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚的其它组合或数目。
结论
虽然本文中已图解说明且描述特定实例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置可替代所展示的特定实例。所属领域的技术人员将明了实例的许多更改。因此，本申请案打算涵盖实例的任何更改或变化。

Claims (20)

1.一种存储器装置，其包括：
存储器单元阵列，其包括多个串联连接存储器单元串；
多个存取线，其中所述多个存取线中的每个存取线连接到所述多个串联连接存储器单元串中的每个串联连接存储器单元串中的相应存储器单元的控制栅极，且其中所述多个存取线中的特定存取线在所述多个存取线的第一存取线子集与所述多个存取线的第二存取线子集之间；
控制器，其用于存取所述存储器单元阵列，其中，在所述多个串联连接存储器单元串中的特定串联连接存储器单元串的所述特定存取线的所述相应存储器单元的编程操作期间，所述控制器经配置以使所述存储装置执行以下操作：
当施加到所述第一存取线子集和所述第二存取线子集的电压处于第一电压时，将施加到所述特定存取线的电压从所述第一电压增加到第二电压；且
将施加到所述第一存取线子集和所述第二存取线子集的所述电压从所述第一电压增加到用于所述编程操作的通过电压，同时将施加到所述特定存取线的所述电压从所述第二电压增加到用于所述编程操作的编程电压。
2.根据权利要求1所述的存储器装置，其中，在所述编程操作期间，禁止编程所述多个串联连接存储器单元串中的不同串联连接存储器单元串的所述特定存取线的所述相应存储器单元。
3.根据权利要求2所述的存储器装置，其中，所述不同串联连接存储器单元串的所述第一存取线子集的所述相应存储器单元包括所述不同串联连接存储器单元串的经编程存储器单元，且其中所述特定存取线的所述相应存储器单元和所述不同串联连接存储器单元串的所述第二存取线子集包括所述不同串联连接存储器单元串的未经编程存储器单元。
4.根据权利要求3所述的存储器装置，其中，当施加到所述第一存取线子集和所述第二存取线子集上的所述电压处于所述第一电压及当施加到所述第一存取线子集和所述第二存取线子集的所述电压处于所述通过电压时，激活所述不同串联连接存储器单元串的所述未经编程存储器单元且去激活所述不同串联连接存储器单元串的所述经编程存储器单元。
5.根据权利要求4所述的存储器装置，其中，所述不同串联连接存储器单元串的所述未经编程存储器单元位于所述不同串联连接存储器单元串的所述特定存取线的所述相应存储器单元的数据线侧，且所述不同串联连接存储器单元串的所述经编程存储器单元位于所述不同串联连接存储器单元串的所述特定存取线的所述相应存储器单元的源极侧。
6.根据权利要求1所述的存储器装置，其中，所述编程电压和所述第二电压之间的电压差等于所述通过电压和所述第一电压之间的电压差。
7.根据权利要求1所述的存储器装置，其中所述第一电压是接地电压。
8.根据权利要求2所述的存储器装置，其进一步包括当施加到所述特定存取线的所述电压处于所述第二电压及当施加到所述特定存取线的所述电压处于所述编程电压时，将抑制电压施加到所述不同串联连接存储器单元串。
9.根据权利要求8所述的存储器装置，其中，所述不同串联连接存储器单元串与柱相邻，且其中向所述不同串联连接存储器单元串施加所述抑制电压包括将所述抑制电压施加到所述柱。
10.根据权利要求1所述的存储器装置，其中，所述特定存取线、所述第一存取线子集和所述第二存取线子集的并集包括所述多个存取线中的每个存取线。
11.根据权利要求1-9中任一项所述的存储器装置，其进一步包括所述多个存取线的第三存取线子集，其与所述特定存取线、所述第一存取线子集和所述第二存取线子集互斥。
12.根据权利要求11所述的存储器装置，其中所述特定存取线、所述第一存取线子集、所述第二存取线子集和所述第三存取线子集的并集包括所述多个存取线中的每个存取线。
13.根据权利要求12所述的存储器装置，其中，所述第三存取线子集由所述特定存取线和所述第一存取线子集之间的单一存取线组成。
14.根据权利要求13所述的存储器装置，其中，所述不同串联连接存储器单元串的所述第三存取线子集的所述单一存取线的所述相应存储器单元包括所述不同串联连接存储器单元串的经编程存储器单元。
15.根据权利要求13所述的存储器装置，其中在所述编程操作期间，所述控制器进一步经配置以：
将施加到所述第三存取线子集的所述单一存取线的电压从所述第一电压增加到第三电压，同时将施加到所述特定存取线的所述电压从所述第一电压增加到所述第二电压；且
将施加到所述第三存取线子集的所述单一存取线的所述电压从所述第三电压增加到所述通过电压，同时将施加到所述特定存取线的所述电压从所述第二电压增加到所述编程电压；
其中所述第三电压高于所述第一电压且低于所述通过电压。
16.根据权利要求11所述的存储器装置，其中，所述第二存取线子集在所述特定存取线和所述第三存取线子集之间。
17.根据权利要求16所述的存储器装置，其中所述第二存取线子集包括单一存取线。
18.根据权利要求16所述的存储器装置，其中，所述不同串联连接存储器单元串的所述第三存取线子集的所述相应存储器单元包括所述不同串联连接存储器单元串的未编程存储器单元。
19.根据权利要求16所述的存储器装置，其中在所述编程操作期间，所述控制器进一步经配置以：
将施加到所述第三存取线子集的电压从所述第一电压增加到第三电压，同时将施加到所述特定存取线的所述电压从所述第一电压增加到所述第二电压；且
将施加到所述第三存取线子集的所述电压从所述第三电压增加到第四电压，同时将施加到所述特定存取线的所述电压从所述第二电压增加到所述编程电压；
其中所述第三电压高于所述第一电压且低于所述通过电压；且
其中，所述第四电压高于所述通过电压且低于所述编程电压。
20.根据权利要求19所述的存储器装置，其中，所述第四电压与所述第三电压之间的电压差等于所述通过电压与所述第一电压之间的电压差。
CN202110564677.8A 2016-05-03 2016-07-27 用于编程抑制的方法和装置 Pending CN113160872A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/145,204 US9666282B1 (en) 2016-05-03 2016-05-03 Program inhibiting in memory devices
US15/145,204 2016-05-03
CN201680012724.5A CN108028066B (zh) 2016-05-03 2016-07-27 用于编程抑制的方法和装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680012724.5A Division CN108028066B (zh) 2016-05-03 2016-07-27 用于编程抑制的方法和装置

Publications (1)

Publication Number Publication Date
CN113160872A true CN113160872A (zh) 2021-07-23

Family

ID=58738420

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680012724.5A Active CN108028066B (zh) 2016-05-03 2016-07-27 用于编程抑制的方法和装置
CN202110564677.8A Pending CN113160872A (zh) 2016-05-03 2016-07-27 用于编程抑制的方法和装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680012724.5A Active CN108028066B (zh) 2016-05-03 2016-07-27 用于编程抑制的方法和装置

Country Status (7)

Country Link
US (3) US9666282B1 (zh)
EP (1) EP3453021B1 (zh)
JP (3) JP6568227B2 (zh)
KR (2) KR102151591B1 (zh)
CN (2) CN108028066B (zh)
TW (1) TWI622051B (zh)
WO (1) WO2017192159A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438671B1 (en) * 2018-06-22 2019-10-08 Sandisk Technologies Llc Reducing program disturb by modifying word line voltages at interface in two-tier stack during programming
CN109285513B (zh) 2018-10-30 2020-05-22 惠科股份有限公司 一种显示面板的驱动方法及其驱动装置
CN109979509B (zh) 2019-03-29 2020-05-08 长江存储科技有限责任公司 一种三维存储器及其编程操作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080049494A1 (en) * 2006-08-22 2008-02-28 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US20080159002A1 (en) * 2006-12-29 2008-07-03 Yingda Dong Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US20090285027A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating non-volatile memory devices
US20100202215A1 (en) * 2009-02-06 2010-08-12 Hyun-Sil Oh Methods for Programming Nonvolatile Memory Devices
CN102714059A (zh) * 2010-01-13 2012-10-03 美光科技公司 存取线相依偏置方案
TW201333958A (zh) * 2012-02-09 2013-08-16 Macronix Int Co Ltd 改善邊界及抑制干擾的快閃記憶體程式化技術
US20130272067A1 (en) * 2012-04-11 2013-10-17 Aplus Flash Technology, Inc Non-boosting program inhibit scheme in nand design
CN103650056A (zh) * 2011-05-23 2014-03-19 桑迪士克科技股份有限公司 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压
KR20150026248A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553070A (en) * 1994-09-13 1996-09-03 Riley; Robert E. Data link module for time division multiplexing control systems
JP3481817B2 (ja) * 1997-04-07 2003-12-22 株式会社東芝 半導体記憶装置
KR100385230B1 (ko) 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
KR100463194B1 (ko) * 2001-02-16 2004-12-23 삼성전자주식회사 낸드형 플래쉬 메모리 장치의 프로그램 방법
KR100453854B1 (ko) * 2001-09-07 2004-10-20 삼성전자주식회사 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
KR100632942B1 (ko) * 2004-05-17 2006-10-12 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
JP4012211B2 (ja) * 2005-04-20 2007-11-21 株式会社東芝 半導体集積回路装置およびその書き込み方法
US7391665B1 (en) * 2005-09-09 2008-06-24 Altera Corporation Process and temperature invariant power on reset circuit using a bandgap reference and a long delay chain
US7339821B2 (en) * 2005-12-14 2008-03-04 Schiltron Corporation Dual-gate nonvolatile memory and method of program inhibition
US7511996B2 (en) * 2006-11-30 2009-03-31 Mosaid Technologies Incorporated Flash memory program inhibit scheme
US7623386B2 (en) * 2006-12-12 2009-11-24 Sandisk Corporation Reducing program disturb in non-volatile storage using early source-side boosting
KR100885785B1 (ko) * 2007-09-10 2009-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
US8355278B2 (en) * 2007-10-05 2013-01-15 Micron Technology, Inc. Reducing effects of program disturb in a memory device
JP5305751B2 (ja) * 2008-06-19 2013-10-02 株式会社東芝 半導体記憶装置
KR101487524B1 (ko) * 2008-08-27 2015-01-29 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR101635502B1 (ko) * 2009-07-22 2016-07-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 프로그램 방법
US8542534B2 (en) * 2010-04-08 2013-09-24 Micron Technology, Inc. Select gate programming in a memory device
US8274831B2 (en) * 2010-05-24 2012-09-25 Sandisk Technologies Inc. Programming non-volatile storage with synchronized coupling
KR101682666B1 (ko) * 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8345482B2 (en) * 2010-12-15 2013-01-01 Micron Technology, Inc. Methods for segmented programming and memory devices
US8537623B2 (en) * 2011-07-07 2013-09-17 Micron Technology, Inc. Devices and methods of programming memory cells
TWI582778B (zh) * 2011-12-09 2017-05-11 Toshiba Kk Nonvolatile semiconductor memory device
KR101868393B1 (ko) * 2012-03-14 2018-06-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 프로그램 방법
JP2014044784A (ja) * 2012-08-28 2014-03-13 Toshiba Corp 半導体記憶装置
US9171636B2 (en) 2013-01-29 2015-10-27 Macronix International Co. Ltd. Hot carrier generation and programming in NAND flash
US9530506B2 (en) * 2014-11-21 2016-12-27 Sandisk Technologies Llc NAND boosting using dynamic ramping of word line voltages

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080049494A1 (en) * 2006-08-22 2008-02-28 Micron Technology, Inc. Reducing effects of program disturb in a memory device
US20080159002A1 (en) * 2006-12-29 2008-07-03 Yingda Dong Programming non-volatile memory with reduced program disturb by removing pre-charge dependency on word line data
US20090285027A1 (en) * 2008-05-15 2009-11-19 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating non-volatile memory devices
US20100202215A1 (en) * 2009-02-06 2010-08-12 Hyun-Sil Oh Methods for Programming Nonvolatile Memory Devices
CN102714059A (zh) * 2010-01-13 2012-10-03 美光科技公司 存取线相依偏置方案
CN103650056A (zh) * 2011-05-23 2014-03-19 桑迪士克科技股份有限公司 利用温度补偿来斜升通过电压以增强存储器设备中的沟道升压
TW201333958A (zh) * 2012-02-09 2013-08-16 Macronix Int Co Ltd 改善邊界及抑制干擾的快閃記憶體程式化技術
US20130272067A1 (en) * 2012-04-11 2013-10-17 Aplus Flash Technology, Inc Non-boosting program inhibit scheme in nand design
KR20150026248A (ko) * 2013-09-02 2015-03-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US9666282B1 (en) 2017-05-30
WO2017192159A3 (en) 2018-02-22
EP3453021B1 (en) 2020-11-25
CN108028066A (zh) 2018-05-11
JP6568227B2 (ja) 2019-08-28
US20170365344A1 (en) 2017-12-21
US9805801B1 (en) 2017-10-31
JP2019215950A (ja) 2019-12-19
TWI622051B (zh) 2018-04-21
US10163514B2 (en) 2018-12-25
JP6929906B2 (ja) 2021-09-01
JP2021121982A (ja) 2021-08-26
CN108028066B (zh) 2021-06-04
JP2018523253A (ja) 2018-08-16
KR102151591B1 (ko) 2020-09-03
WO2017192159A2 (en) 2017-11-09
KR20200036952A (ko) 2020-04-07
EP3453021A4 (en) 2019-05-15
KR102097011B1 (ko) 2020-04-06
KR20170134445A (ko) 2017-12-06
TW201740383A (zh) 2017-11-16
EP3453021A2 (en) 2019-03-13

Similar Documents

Publication Publication Date Title
EP2985763B1 (en) Sub-block erase
US20070263462A1 (en) NAND architecture memory devices and operation
CN115620780A (zh) 半导体存储装置及在其中执行读出动作的方法
JP6313244B2 (ja) 半導体記憶装置
JP4790335B2 (ja) 不揮発性半導体記憶装置
KR101643518B1 (ko) 메모리에서의 지지 회로 공유
JP2021121982A (ja) メモリ装置におけるプログラム禁止
CN112908393A (zh) 用于与数据线设置操作同时进行的接种操作的设备和方法
CN112447246A (zh) 用于减轻编程干扰的设备和方法
US20130135931A1 (en) Semiconductor memory device
US10269431B2 (en) Memory devices having selectively electrically connected data lines
US11004516B2 (en) Erasing memory cells
CN110853692B (zh) 用于存储器装置在编程期间的操作的方法及存储器
JP7314343B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination