CN112908393A - 用于与数据线设置操作同时进行的接种操作的设备和方法 - Google Patents

用于与数据线设置操作同时进行的接种操作的设备和方法 Download PDF

Info

Publication number
CN112908393A
CN112908393A CN202011383593.6A CN202011383593A CN112908393A CN 112908393 A CN112908393 A CN 112908393A CN 202011383593 A CN202011383593 A CN 202011383593A CN 112908393 A CN112908393 A CN 112908393A
Authority
CN
China
Prior art keywords
voltage level
memory cells
memory
memory cell
string
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011383593.6A
Other languages
English (en)
Inventor
徐峻
Y·董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112908393A publication Critical patent/CN112908393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请案涉及用于与数据线设置操作同时进行的接种操作的设备和方法。操作存储器的方法以及被配置成执行类似方法的存储器可包含对选择性地连接到第一数据线的第一经串联连接存储器单元串中的特定存储器单元执行感测操作；将第一电压电平施加到所述第一串中的第二存储器单元的所述存取线；将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述存取线；与施加所述第一电压电平同时地并且与施加所述第二电压电平同时地，将第三电压电平施加到所述第一数据线；和与将所述第三电压电平施加到所述第一数据线同时地，将高于所述第三电压电平的第四电压电平施加到选择性地连接到第二经串联连接存储器单元串的第二数据线。

Description

用于与数据线设置操作同时进行的接种操作的设备和方法
技术领域
本公开大体上涉及存储器，且特定来说，在一或多个实施例中，本公开涉及用于与数据线设置操作同时进行的源极侧接种操作的设备和方法。
背景技术
存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器已发展成用于各种电子应用的广受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷阱)或其它物理现象(例如，相变或极化)进行编程(通常是指写入)，改变存储器单元的阈值电压(Vt)，所述改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得阵列中的一行中的每个存储器单元的控制栅极连接在一起以形成存取线，如字线。阵列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串联连接在一起的存储器单元串(常常被称为NAND串)。每个源极选择晶体管可连接到源极，而每个漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的多于一个选择栅极的变型是已知的。
存储器中的编程通常是通过施加由编程验证脉冲分隔开的多个编程脉冲，以将所选存储器单元群组中的每一存储器单元编程到相应预期数据状态(其可为中间或最终数据状态)来实现。通过这类方案，编程脉冲施加到所选择的存储器单元的存取线，例如通常被称为字线的那些存取线。在每一编程脉冲之后，一或多个编程验证脉冲用以验证所选择存储器单元的编程。当前编程通常在递增步长编程方案中使用多个编程脉冲，其中每一编程脉冲是将存储器单元阈值电压移动某一量的单一脉冲。
发明内容
根据本公开的一实施例,提供一种存储器，其包括：共同源极；第一数据线和第二数据线；存储器单元阵列，其包括选择性地连接于所述第一数据线与所述共同源极之间的第一存储器单元串和选择性地连接于所述第二数据线与所述共同源极之间的第二存储器单元串；多个存取线，所述多个存取线中的每一存取线连接到所述第一存储器单元串中的相应存储器单元的控制栅极和所述第二存储器单元串中的相应存储器单元的控制栅极；和控制器，其存取所述存储器单元阵列，所述控制器被配置成实施与数据线设置操作同时进行的源极侧接种操作。
根据本公开的一实施例,提供一种存储器，其包括：存储器单元阵列，其包括选择性地连接到第一数据线的第一存储器单元串和选择性地连接到第二数据线的第二存储器单元串，其中所述第一存储器单元串中的每一存储器单元连接到多个存取线中的相应存取线；和控制器，其存取所述存储器单元阵列，所述控制器被配置成：对所述第一存储器单元串中的特定存储器单元执行感测操作；将第一电压电平施加到所述第一存储器单元串中的第二存储器单元的所述多个存取线中的所述相应存取线；将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述多个存取线中的所述相应存取线；将第三电压电平施加到所述第一数据线；和将高于所述第三电压电平的第四电压电平施加到所述第二数据线。
根据本公开的一实施例,提供一种存储器，其包括：共同源极；第一数据线和第二数据线；存储器单元阵列，其包括选择性地连接于所述第一数据线与所述共同源极之间的第一存储器单元串和选择性地连接于所述第二数据线与所述共同源极之间的第二存储器单元串；多个存取线，所述多个存取线中的每一存取线连接到所述第一存储器单元串中的相应存储器单元的控制栅极和所述第二存储器单元串中的相应存储器单元的控制栅极；和控制器，其存取所述存储器单元阵列，所述控制器被配置成：对所述第一存储器单元串中的特定存储器单元执行感测操作；将第一电压电平施加到所述第一存储器单元串中的存储器单元的第一子集的所述多个存取线中的相应存取线，其中所述存储器单元的第一子集中的每一存储器单元处于所述特定存储器单元和所述第一数据线之间；将所述第一电压电平施加到所述第一存储器单元串中的存储器单元的第二子集的所述多个存取线中的相应存取线，其中所述存储器单元的第二子集中的每一存储器单元处于所述特定存储器单元和所述存储器单元的第一子集之间；和将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述多个存取线中的所述相应存取线。
附图说明
图1是根据一实施例的存储器与处理器作为电子系统的部分进行通信的简化框图。
图2A-2B是可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。
图3在概念上描绘根据各种实施例的在描述操作存储器的方法中提及的相邻的经串联连接存储器单元串。
图4描绘用于操作与各种实施例一起使用的存储器的方法的时序图。
图5描绘用于操作与各种实施例一起使用的存储器的方法的时序图。
图6描绘根据另一实施例的操作存储器的方法的时序图。
图7描绘根据另一实施例的操作存储器的方法的时序图。
图8描绘根据另一实施例的操作存储器的方法的时序图。
图9描绘根据另一实施例的操作存储器的方法的时序图。
图10是根据实施例的操作存储器的方法的流程图。
图11A-11B是根据另一实施例的操作存储器的方法的流程图。
具体实施方式
在以下详细描述中，参考附图，所述附图形成本发明的一部分，且其中借助于说明示出特定实施例。在图式中，在若干视图中，相同的参考标号始终描述大体上类似的组件。在不脱离本公开的范围的情况下，可以利用其它实施例，并且可以做出结构、逻辑和电性改变。因此，不应按限制性意义来看待以下详细描述。
举例来说，本文所使用的术语“半导体”可以指材料层、晶片或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层，以及所属领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前处理步骤在基底半导体结构中形成区/接面，且术语半导体可包含含有此类区/接面的下伏层。除非另外从上下文显而易见，否则如本文中所使用的术语“导电(conductive)”以及其各种相关形式(例如conduct、conductively、conducting、conduction、conductivity等)指代电学上的导电。类似地，除非另外根据上下文显而易见，否则如本文中所使用的术语“连接(connecting)”以及其各种相关形式(例如connect、connected、connection等)是指电性连接。
在本文中认识到，即使在值可能意图相等的情况下，工业加工和操作的可变性和精确度仍可能会导致与其既定值的差异。这些可变性和精确度通常取决于在集成电路装置的制造和操作中使用的技术。因而，如果值意图相等，那么将那些值视为相等而不考虑其所得值。
在可不具有主体接触的三维存储器阵列(例如三维NAND存储器阵列)中，可能不容易控制沟道区中的电势，这是因为所述电势可浮动。例如编程验证操作的存取操作可使沟道区中的电势处于不稳定状态，所述电势通常不同于参考电势(例如接地或0V)。沟道区中的此电势可影响后续存取操作，例如编程操作，会产生对未被选定用于编程的存储器单元的数据状态的非所要改变，所述非所要改变通常被称为干扰。
特定来说，在编程操作期间，被选定用于编程操作的存取线可连接到被选定用于编程的存储器单元(例如，所选择的存储器单元)以及未被选定用于编程的存储器单元(例如，未被选的受害存储器单元)。受害存储器单元可与所选存储器单元暴露于相同电压，如果其沟道区的电压电平太低，那么可经历在程序验证操作之后来自后续编程脉冲的干扰。为减少在程序验证操作之后对受害存储器单元的干扰，可使沟道区升压。然而，如果所述升压太低，那么受害存储器单元可遭受足以更改其预期数据状态的寄生编程。另外，如果升压过高且是在局部，那么这可在受害存储器单元与最靠近的相邻存储器单元之间产生高电场。这类电场可产生电子-电洞对，从而产生高能量自由载波(例如，热电子)，这反过来又可更改受害存储器单元的预期数据状态。随着存储器存储密度(例如，每存储器单元存储的数字的数值)增加，这些干扰效应可变得越来越关键。
使经串联连接存储器单元串的受害存储器单元的沟道区升压的一种方法可包含在程序验证操作之后，使经串联连接存储器单元串的所有存取线和选择线放电到参考电势，接着将脉冲施加到选择线(例如漏极侧选择线)子集和存取线(例如漏极侧存取线)子集，以在后续编程脉冲之前对沟道预充电(通常被称为“接种操作”)。然而，如果连接到与受害存储器单元所处的相同的经串联连接存储器单元串内的脉冲式存取线子集的存储器单元已经编程，那么各种实施例可有助于在不利用这类接种操作的情况下缓解受害存储器单元的编程干扰。
在上文所描述的接种操作期间，可将数据线充电到供电电压(例如，Vcc)。在接种操作之后，可实施数据线设置操作以将不同电压电平施加到包含将被编程的存储器单元的数据线和包含被阻止编程的存储器单元的数据线。可使包含将被编程的存储器单元的数据线放电到第一电压电平(例如，参考电势，例如Vss、接地或0V)，而可将包含被阻止编程的存储器单元的数据线充电到高于第一电压电平的第二电压电平(例如，供电电压，例如Vcc)。通常，在编程操作期间，数据线设置操作跟在接种操作之后，这是由于接种操作和数据线设置操作两者都是从漏极侧实施。接种操作和数据线设置操作中的每一个使用总编程操作时间的约5％与约8％之间的时间。因此，本文所描述的各种实施例可促进使源极侧接种操作与数据线设置操作同时进行以减少每一编程操作的时间。
图1是根据一实施例的呈存储器(例如，存储器装置)100的形式的第一设备与呈处理器130的形式的第二设备作为呈电子系统的形式的第三设备的一部分进行通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话等。例如在存储器装置100外部的控制器的处理器130可以是存储器控制器或其它外部主机装置。
存储器装置100包含以行和列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(统称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(统称为位线)。单个存取线可与超过一个逻辑行的存储器单元相关联，且单个数据线可与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未示出)能够编程为至少两个数据状态中的一个。
提供行解码电路系统108和列解码电路系统110以对地址信号进行解码。接收和解码地址信号以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O)控制电路112以管理命令、地址和数据输入到存储器装置100以及从存储器装置100输出数据和状态信息。地址寄存器114与I/O控制电路112以及行解码电路108和列解码电路110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路系统112和控制逻辑116通信以锁存传入命令。
控制器(例如，存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取，且产生外部处理器130的状态信息，即，控制逻辑116被配置成对存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。控制逻辑116可被配置成执行本文所描述的各种实施例的方法。控制逻辑116与行解码电路系统108和列解码电路系统110通信，以响应于地址而控制行解码电路系统108和列解码电路系统110。控制逻辑116可包含指令寄存器128，其可表示用于存储计算机可读指令的计算机可用存储器。对于一些实施例，指令寄存器128可表示固件。替代地，指令寄存器128可表示存储器单元阵列104的存储器单元的分组，例如预留的存储器单元块。
控制逻辑116还与高速缓冲寄存器118通信。高速缓冲寄存器118如控制逻辑116所引导而锁存传入或传出的数据以在存储器单元阵列104正忙于分别写入或读取其它数据时暂时存储数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器118传递到数据寄存器120以传送到存储器单元阵列104；接着可将新数据从I/O控制电路112锁存于高速缓冲寄存器118中。在读取操作期间，数据可从高速缓冲寄存器118传送到I/O控制电路112以用于输出到外部处理器130；接着可将新数据从数据寄存器120传送到高速缓冲寄存器118。高速缓冲寄存器118和/或数据寄存器120可形成存储器装置100的数据缓冲器(例如，页缓冲器)(例如，可形成其部分)。数据缓冲器可另外包含感测装置(图1中未示出)，其用以例如通过感测连接到存储器单元阵列104的存储器单元的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路112和控制逻辑116通信，以将状态信息锁存而供输出到处理器130。
存储器装置100经由控制链路132从处理器130接收控制逻辑116处的控制信号。控制信号可能包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、读取启用RE#和写入保护WP#。取决于存储器装置100的性质，可另外经由控制链路132接收额外或替代性控制信号(未示出)。存储器装置100经由多路复用输入/输出(I/O)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)并且经由I/O总线134将数据输出到处理器130。
举例来说，可经由输入/输出(I/O)控制电路112处的I/O总线134的I/O引脚[7:0]接收命令，且接着可将所述命令写入到命令寄存器124中。可经由I/O控制电路112处的I/O总线134的输入/输出(I/O)引脚[7:0]接收地址，且接着可将所述地址写入到地址寄存器114中。可经由输入/输出(I/O)控制电路112处的8位装置的I/O引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]接收数据，且接着可将所述数据写入到高速缓冲寄存器118中。所述数据可随后写入到数据寄存器120中用于编程存储器单元阵列104。对于另一实施例，可省略高速缓冲寄存器118，且所述数据可直接写入到数据寄存器120中。数据还可经由8位装置的输入/输出(I/O)引脚[7:0]或16位装置的输入/输出(I/O)引脚[15:0]输出。虽然可参考I/O引脚，但其可包含实现通过外部装置(例如，处理器130)电连接到存储器装置100的任何导电节点，例如普遍使用的导电垫或导电凸块。
本领域的技术人员应了解，可提供额外的电路系统和信号，且已简化图1的存储器装置100。应认识到，参考图1描述的各种块组件的功能性可不必一定与集成电路装置的相异组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1的多于一个的块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1的单个块组件的功能性。
此外，尽管根据各种信号的接收和输出的惯例来描述具体I/O引脚，但应注意，可在各种实施例中使用其它I/O引脚(或其它I/O节点结构)的组合或其它数目个I/O引脚(或其它I/O节点结构)。
图2A是可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的例如NAND存储器阵列等存储器单元阵列200A的一部分的示意图。存储器阵列200A包含存取线，例如字线2020到202N，和数据线，例如位线2040到204M。字线202可以多对一关系连接到图2A中未示出的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200A可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性等导电类型以例如形成p阱，或具有n型导电性以例如形成n阱。
存储器阵列200A可以行(每行对应于字线202)和列(每列对应于位线204)布置。每列可包含经串联连接存储器单元串(例如，非易失性存储器单元)，例如NAND串2060到206M中的一个。每一NAND串206可连接(例如，选择性地连接)到共同源极(SRC)216并且可包含存储器单元2080到208N。存储器单元208可表示用于存储数据的非易失性存储器单元。存储器单元208可进一步表示非易失性“假”存储器单元。假存储器单元可提供于NAND串206的边缘处，例如字线2020和202N处，并且可用以减少对NAND串206的剩余存储器单元208的干扰效应，并且支持与位线204和/或源极216的连接或隔离。假存储器单元通常不用以存储存储器的用户可存取的数据。分别在边缘字线2020和202N与最靠近的选择栅极210或212之间可不存在居间存储器单元208。
每一NAND串206中的存储器单元208可串联连接于选择栅极210(例如，场效应晶体管)(例如选择栅极2100到210M中的一个(例如，其可为源极选择晶体管，通常被称为选择栅极源极))与选择栅极212(例如，场效应晶体管)(例如，选择栅极2120到212M中的一个(例如，其可为漏极选择晶体管，通常被称为选择栅极漏极))之间。选择栅极2100到210M可共同地连接到选择线214，例如源极选择线(SGS)，且选择栅极2120到212M可共同地连接到选择线215，例如漏极选择线(SGD)。虽然描绘为传统的场效应晶体管，但选择栅极210和212可利用与存储器单元208类似(例如，相同)的结构。)选择栅极210和212可能表示串联连接的多个选择栅极，其中串联的每一选择栅极被配置成接收相同或独立的控制信号。
每个选择栅极210的源极可连接到共同源极216。每个选择栅极210的漏极可连接到对应NAND串206的存储器单元2080。举例来说，选择栅极2100的漏极可连接到对应NAND串2060的存储器单元2080。因此，每个选择栅极210可配置成将对应NAND串206选择性地连接到共用源极216。每个选择栅极210的控制栅极可连接到选择线214。
每一选择栅极212的漏极可能连接到对应NAND串206的位线204。举例来说，选择栅极2120的漏极可能连接到对应NAND串2060的位线2040。每一选择栅极212的源极可能连接到对应NAND串206的存储器单元208N。举例来说，选择栅极2120的源极可能连接到对应NAND串2060的存储器单元208N。因此，每一选择栅极212可能被配置成将对应NAND串206选择性地连接到对应位线204。每一选择栅极212的控制栅极可能连接到选择线215。
图2A中的存储器阵列可为准二维存储器阵列，且可具有大体平面结构，例如其中共同源极216、NAND串206和位线204在基本上平行的平面中延伸。替代地，图2A中的存储器阵列可能是三维存储器阵列，例如其中NAND串206可以大体上垂直于含有共同源极216的平面且大体上垂直于含有位线204的平面的方式延伸，所述位线204可大体上平行于含有共同源极216的平面。
存储器单元208的典型构造包含(例如，通过阈值电压改变)可确定存储器单元的数据状态的数据存储结构234(例如，浮动栅极、电荷阱等)以及控制栅极236，如图2A中所展示。数据存储结构234可包含导电和介电结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器单元208可另外具有经界定的源极/漏极(例如，源极)230和经界定的源极/漏极(例如，漏极)232。存储器单元208的控制栅极236连接到(且在一些情况下形成)字线202。
存储器单元208的列可为NAND串206或选择性地连接到给定位线204的多个NAND串206。存储器单元208的行可为共同连接到给定字线202的存储器单元208。存储器单元208的行可(但不必)包含共同地连接到给定字线202的所有存储器单元208。存储器单元208的行常常可划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页常包含共同地连接到给定字线202的每个其它存储器单元208。举例来说，共同地连接到字线202N且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可以是存储器单元208的一个物理页(例如，偶数存储器单元)，而共同地连接到字线202N且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。尽管在图2A中未明确地描绘位线2043-2045，但从图中显而易见，存储器单元阵列200A的位线204可从位线2040到位线204M连续地编号。共同地连接到给定字线202的存储器单元208的其它分组也可限定存储器单元208的物理页。对于特定存储器装置，共同地连接到给定字线的所有存储器单元可能被认为是存储器单元的物理页。存储器单元(其在一些实施例中可仍是整个行)的物理页的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部页或下部页)可被视为存储器单元的逻辑页。存储器单元块可包含配置成一起被擦除的那些存储器单元，如连接到字线2020-202N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。
虽然结合NAND快闪存储器论述图2A的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS、相变、铁电等)和其它架构(例如，AND阵列、NOR阵列等)。
图2B是例如可作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的存储器单元阵列200B的一部分的另一示意图。图2B中的带相同编号的元件对应于如关于图2A提供的描述。图2B提供三维NAND存储器阵列结构的一个实例的额外细节。三维NAND存储器阵列200B可并入有可包含半导体柱的竖直结构，其中柱的一部分可充当NAND串206的存储器单元的沟道区。NAND串206可各自通过选择晶体管212(例如，可以是漏极选择晶体管，通常被称为选择栅极漏极)选择性地连接到位线2040-204M，且通过选择晶体管210(例如，可以是源极选择晶体管，通常被称为选择栅极源极)选择性地连接到共同源极216。多个NAND串206可选择性地连接到同一位线204。NAND串206的子集可通过对选择线2150-215K施加偏压来连接到其相应位线204，以选择性地激活各自在NAND串206与位线204之间的特定选择晶体管212。所选择的存储器单元块的子块可包含连接到单个选择线215的每一NAND串206，例如，选择线2150-215K界定所选择的块内的K+1子块。可通过对选择线214施加偏压来激活选择晶体管210。每个字线202可连接到存储器阵列200B中的多行存储器单元。通过特定子线202共同彼此连接的存储器单元行可统称为层。
三维NAND存储器阵列200B可形成于外围电路226上方。外围电路226可表示用于存取存储器阵列200B的各种电路。外围电路226可包含用于连接到存储器阵列200B的字线202的串驱动器(图2B中未示出)。外围电路226可包含互补电路元件。举例来说，外围电路226可包含形成于同一半导体衬底上的n沟道和p沟道晶体管两者，此工艺通常被称为CMOS或互补金属氧化物半导体。尽管由于集成电路制造和设计的进步，CMOS常常不再利用严格的金属氧化物半导体结构，但为了方便起见保留CMOS命名。
图3在概念上描绘根据各种实施例的在描述操作存储器的方法中提及的相邻的经串联连接存储器单元串，例如NAND串2060和2061。图3中的带相同编号的元件对应于如关于图2A和2B提供的描述。
参考图3，NAND串2060和2061各自描绘为包含用于存储数据的Y+1个存储器单元208，例如分别连接到存取线2020-202Y的存储器单元2080-208Y。NAND串2060和2061各自进一步描绘为包含作为假存储器单元的四个存储器单元208，例如分别连接到存取线202D0-202D3的假存储器单元208D0-208D3。虽然描绘四个假存储器单元，其中在NAND串206的每一端有两个假存储器单元，但可在NAND串206的每一端使用其它数量的假存储器单元，其中每一端彼此独立。NAND串206的端部处的假存储器单元可以被称作边缘假存储器单元，例如源极侧边缘假存储器单元208D0-208D1，和漏极侧边缘假存储器单元208D2-208D3。另外，已知另外包含用于存储数据的存储器单元之间的假存储器单元。举例来说，假存储器单元可包含在存储器单元208n+3和208Y-1之间的NAND串206中。插入于用于存储数据的存储器单元当中的这类假存储器单元可以被称作中间假存储器单元。此外，如关于图2A所提及，选择栅极210(例如，选择栅极2100和2101)和选择栅极212(例如，选择栅极2120和2121)可各自表示经串联连接并且在相应选择线上接收相同或独立控制信号的多个相应选择栅极。
图4描绘用于操作与各种实施例一起使用的存储器的方法的时序图。图4提供将各种实施例的方法置于先前可执行的操作类型的上下文中。
图4的时序图可表示存储器的感测操作，例如在编程操作的编程脉冲之后的程序验证操作，例如将参考图5描述。为简单起见，图4将假定用于MLC存储器单元的感测操作，所述MLC存储器单元例如使用四个阈值电压范围表示数据状态L0、L1、L2和L3的四层级存储器单元，所述四个阈值电压范围各自表示对应于两个数字的位模式的数据状态。虽然参考MLC存储器单元进行论述，但对较低存储密度存储器单元(例如SLC(两个数据状态))或更高存储密度存储器单元(例如TLC(八个数据状态)或QLC(十六个数据状态)存储器单元)执行的感测操作同样适用。表1提供数据状态和其用于MLC存储器单元的对应逻辑数据值之间的一个可能的对应关系。数据状态到逻辑数据值的其它分配是已知的。如本文所使用，保持在最低数据状态(例如，擦除状态或L0数据状态)中的存储器单元将被认为是编程到最低数据状态。
表1
数据状态 逻辑数据值
L0 11
L1 01
L2 00
L3 10
在图4中，迹线440可表示施加到连接到被选定用于感测操作的存储器单元(例如目标存储器单元)的存取线的电压电平。以下论述至少参考图3进行且将假定被选定用于感测操作的存储器单元是NAND串2060的存储器单元208n，使得迹线440可表示施加到存取线202n的电压电平。存取线202n可被称为所选存取线，因为其含有目标存储器单元，而其余存取线202可被称为未被选的存取线。NAND串2060可被称为所选的经串联连接存储器单元串，这是因为其含有目标存储器单元。NAND串2061可以被称作未被选的经串联连接存储器单元串，这是因为其可能不含有正在执行的感测操作所针对的存储器单元。
迹线442可表示施加到未被选的存取线202中的一或多个(例如存取线202D0-202D1、2020-202n-1、202n+1-202Y和202D2-202D3)的电压电平。轨迹444可表示施加到选择线214的电压电平和/或施加到选择线215的电压电平。迹线446可表示感测启用信号的电压电平。应认识到，图4的感测操作可具有多于一个目标存储器单元，并且可包含连接到每一NAND串206或其某一子集的所选存取线202的存储器单元208。
在时间t0，可开始预充电阶段。感测操作的预充电阶段可将未被选的存取线202带到足以激活其相应的经连接存储器单元而不管其数据状态为何的电压电平，例如传递电压。如图4的实例中所展示，含有目标存储器单元(例如，一或多个目标存储器单元)的存储器单元块的所有存取线202的电压电平最初达到电压电平452。电压电平452可足以激活连接到存取线202中的一个的每一存储器单元，而不管其数据状态为何。作为一个实例，电压电平452可为大约8V。以此方式将所有存取线202集合在一起可有助于改进达到所要电压电平为电压电平452的任何存取线202的稳定状态的速度。可使选择线214和选择线215达到足以激活其相应选择栅极的电压电平454。感测启用信号正常可具有指示感测停用的逻辑高电平，且可转变到逻辑低电平以启用感测。感测启用信号的逻辑高电平可对应于电压电平448，其可为供电电压，例如Vcc。感测启用信号的逻辑低电平可对应于电压电平450，其可为参考电势，例如Vss、接地或0V。
在时间t1处或附近，选定存取线202n可放电到电压电平4320。电压电平4320可表示意在(例如，在程序验证操作期间)区分目标存储器单元的可能的数据状态的感测电压(例如，验证电压)。举例来说，如果在电压电平4320施加到存取线202n且因此施加到目标存储器单元的控制栅极的同时激活目标存储器单元，那么可认为其具有对应于低于或等于电压电平4320的阈值电压范围的数据状态。如果在电压电平4320施加到存取线202n时将目标存储器单元解除激活，那么可认为其具有对应于高于电压电平4320的阈值电压范围的数据状态。如在所属领域中很好理解，在将电压电平4320施加到存取线202n的同时，可在时间t3(例如，响应于感测启用信号转变到逻辑低电平)执行用以确定目标存储器单元是否被激活的数据线状态感测。作为一个实例，电压电平4320可对应于意在确定存储器单元在预充电阶段之后响应于电压电平4320首先被激活的情况下具有L0数据状态的感测电压。虽然电压电平4320描绘为高于电压电平450，但对于一些实施例，电压电平4320-4322中的一或多个可为负电压电平。
当在时间t2将电压电平4320施加到选定存取线202n的同时，电压电平452可施加到未被选的存取线202D0-202D1、2020-202n-1、202n+1-202Y和202D2-202D3。电压电平452可足以激活连接到这些未被选的存取线的存储器单元而不管其数据状态为何。另外，当在时间t2将电压电平4320施加到所选存取线202n的同时，可将电压电平454施加到选择线214和选择线215。电压电平454可足以激活连接到这些选择线的选择栅极。以此方式，如果激活目标存储器单元，那么可通过NAND串206建立电流流动，由此准许感测所述目标存储器单元的数据状态。作为一个实例，电压电平454可为大约5V。
在时间t4，施加到所选存取线202n的电压电平可能增加到电压电平4321，同时可维持其它迹线442和444的电压电平。电压电平4321可表示意在区分目标存储器单元的不同的可能数据状态的不同感测电压。如在所属领域中很好理解，在将电压电平4321施加到存取线202n的同时，可在时间t5执行用以确定目标存储器单元是否被激活的数据线状态感测。作为一个实例，电压电平4321可对应于意在确定存储器单元在预充电阶段之后响应于电压电平4321首先被激活的情况下具有L1数据状态的感测电压。
在时间t6，施加到所选存取线202n的电压电平可能增加到电压电平4322，同时可维持其它迹线442和444的电压电平。电压电平4322可表示意在区分目标存储器单元的不同的可能数据状态的不同感测电压。如在所属领域中很好理解，在将电压电平4322施加到存取线202n的同时，可在时间t7执行用以确定目标存储器单元是否被激活的数据线状态感测。作为一个实例，电压电平4322可对应于意在确定存储器单元在预充电阶段之后响应于电压电平4322首先被激活的情况下具有L2数据状态的感测电压。不响应于感测电压4320-4322中的任一个被激活的存储器单元可视为具有数据状态L3。
虽然图4中仅描绘四个感测电压，但可使用其它数目的感测电压。一般来说，Z个感测电压可用于区分Z+1个可能的数据状态中的每一个。在时间t8，可根据实施例将存取线和选择线放电。
图5描绘用于操作与各种实施例一起使用的存储器的方法的时序图。举例来说，图5可大体描绘根据实施例的编程操作的各个阶段处的存储器单元阵列的各个节点的波形。
在图5中，迹线572可表示施加到与被选定用于编程操作的存储器单元(例如在编程操作期间被选定用于编程的目标存储器单元)连接的存取线的电压电平，而迹线574可表示施加到含有在编程操作期间被选定用于编程的存储器单元的经串联连接存储器单元串的不同存取线(例如，未被选的存取线)的电压电平。以下论述是参考至少图3进行且将假定被选定用于感测操作的存储器单元是NAND串2060的存储器单元208n，使得迹线572可表示施加到存取线202n的电压电平，且迹线574可表示施加到未被选的存取线202(例如存取线202D0-202D1、2020-202n–1、202n+1-202Y和202D2-202D3)的电压电平。
迹线576可表示施加到与在编程操作期间被选定用于编程的存储器单元选择性地连接的数据线(例如，所选择数据线)的电压电平，例如迹线576可表示施加到数据线2040的电压电平。迹线578可表示施加到与连接到在编程操作期间不被选定用于编程的选定存取线的存储器单元选择性地连接的数据线(例如，未被选的数据线)的电压电平，例如迹线578可表示施加到数据线2041的电压电平。
在时间t0之前，迹线574可具有初始电压电平560，例如参考电势、接地或Vss。替代地或另外，迹线574的未被选的存取线可具有高于电压电平560的初始电压电平562。迹线576和578可各自具有充当禁止电压的初始电压电平568，例如Vcc。电压电平568可被配置成禁止编程连接到选定存取线202并且选择性地连接到接收电压电平568的数据线204的存储器单元。另外，在时间t0，迹线576可减小到电压电平560，其可对应于被配置成启用连接到选定存取线202并且选择性地连接到接收电压电平560的数据线204的存储器单元的编程的启用电压。
在时间t1，迹线572和574可增加到电压电平566。电压电平566可对应于被配置成激活连接到存取线202的存储器单元而不管其数据状态为何的传递电压。在时间t2，迹线572可增加到电压电平570。电压电平570可对应于被配置成致使连接到选定存取线并且选择性地连接到接收启用电压的所选择数据线的存储器单元的阈值电压改变(例如，增加)的编程电压。在时间t3，迹线572可在足以引起阈值电压改变的时间段内维持于电压电平570下。迹线572的处于时间t3和时间t4之间的部分可被称为编程操作的编程脉冲。在时间t4，迹线572可放电到电压电平560。迹线574还可放电到电压电平560。在时间t5，迹线578还可放电到电压电平560。在时间t5之后，可执行例如参考图4所描述的程序验证操作。
在以下图6-9中，编程操作可以反向页顺序从漏极侧继续到源极侧。因此，所选择的经串联连接存储器单元串的处于目标存储器单元和漏极选择晶体管之间的存储器单元可处于经编程状态，而目标存储器单元以及所选择经串联连接存储器单元串的处于目标存储器单元和源极选择晶体管之间的存储器单元可处于经擦除状态。
图6描绘根据另一实施例的操作存储器的方法的时序图。所述方法可包含执行与数据线设置操作同时进行的源极侧接种操作。在图6中，迹线630可表示施加到与被选定用于先前感测操作或后续编程操作的存储器单元208(例如目标存储器单元)连接的存取线202的电压电平。以下论述至少参考图3进行且将假定目标存储器单元是NAND串2060的存储器单元208n，使得迹线630可表示施加到存取线202n的电压电平。存取线202n可被称为所选存取线，因为其含有目标存储器单元，而其余存取线202可被称为未被选的存取线。NAND串2060可被称为所选的经串联连接存储器单元串，这是因为其含有目标存储器单元。NAND串2061可以被称作未被选的经串联连接存储器单元串，这是因为其可能不含有正在执行的先前感测操作或后续编程操作所针对的存储器单元。NAND串2061还可含有受害存储器单元，例如NAND串2061的存储器单元208n。
迹线620可表示施加到所选数据线(例如数据线2040)的电压电平，这是因为数据线2040是含有目标存储器单元的所选NAND串2060的数据线。迹线622可表示施加到与NAND串2061的受害存储器单元208n选择性地连接的未被选的数据线(例如数据线2041)的电压电平。迹线624可表示施加到所选存储器单元子块的漏极选择线215的电压电平。迹线626可表示施加到未被选的存储器单元子块的漏极选择线的电压电平。迹线632可表示施加到未被选的存取线202(例如存取线202D0-202D1、2020-202n-1、202n+1-202Y和202D2-202D3)的电压电平。迹线640可表示施加到所有存储器单元子块的源极选择线214的电压电平。迹线642可表示施加到共同源极216的电压电平。
在时间t0，源极侧接种操作可在程序验证操作(例如，如图4中所描绘)完成之后开始。在时间t0之前，迹线620、622和642可具有电压电平650，其可为参考电势，例如Vss、接地或0V。在时间t0，迹线624和626可具有或设置为电压电平650，使得漏极选择晶体管212关断。在时间t0，迹线632可具有或设置为电压电平658，例如1V，且迹线630可具有或设置为大于电压电平658的电压电平660，例如3V。另外，在时间t0，迹线640可具有或设置为电压电平664，例如5V，使得源极选择晶体管210接通。
在时间t0和时间t1之间，迹线620和622的电压电平可增加到高于电压电平650的电压电平652(例如，供电电压，例如Vcc)。迹线642的电压电平可增加到电压电平652。电压电平652可从共同源极216通过源极选择晶体管210传送到NAND串206中以实施接种操作。在时间t1，可维持迹线624、626、630、632和640的电压电平。
在时间t1，数据线设置操作可开始以使得数据线设置操作和源极侧接种操作同时实施。在时间t1和时间t2之间，迹线620和622的电压电平发散以使得在时间t2，迹线620可放电到电压电平650(例如，数据线启用电压电平，例如Vss、接地或0V)且迹线622可增加到电压电平652(例如，数据线禁止电压电平，例如Vcc)。
在时间t3，可维持迹线620、622、626、630、632和642的电压电平。迹线624可在为编程脉冲(例如图5中所说明的编程脉冲)做准备时增加到大于电压电平650的电压电平654(例如，2V)。另外，迹线640可在为编程脉冲做准备时放电到小于电压电平664的电压电平662(例如，2V)。在时间t4，源极侧接种操作和同时发生的数据线设置操作完成。在时间t4之后，编程脉冲可施加到目标存储器单元。
图7描绘根据另一实施例的操作存储器的方法的时序图。所述方法可包含执行与数据线设置操作同时进行的源极侧栅致漏极泄漏(GIDL)接种操作。在图7中，迹线730可表示施加到与被选定用于先前感测操作或后续编程操作的存储器单元208(例如目标存储器单元)连接的存取线202的电压电平。以下论述至少参考图3进行且将假定目标存储器单元是NAND串2060的存储器单元208n，使得迹线730可表示施加到存取线202n的电压电平。存取线202n可被称为所选存取线，因为其含有目标存储器单元，而其余存取线202可被称为未被选的存取线。NAND串2060可被称为所选的经串联连接存储器单元串，这是因为其含有目标存储器单元。NAND串2061可以被称作未被选的经串联连接存储器单元串，这是因为其可能不含有正在执行的先前感测操作或后续编程操作所针对的存储器单元。NAND串2061还可含有受害存储器单元，例如NAND串2061的存储器单元208n。
迹线720可表示施加到所选数据线(例如数据线2040)的电压电平，这是因为数据线2040是含有目标存储器单元的所选NAND串2060的数据线。迹线722可表示施加到与NAND串2061的受害存储器单元208n选择性地连接的未被选的数据线(例如数据线2041)的电压电平。迹线724可表示施加到所选存储器单元子块的漏极选择线215的电压电平。迹线726可表示施加到未被选的存储器单元子块的漏极选择线的电压电平。迹线732可表示施加到未被选的存取线202(例如存取线202D0-202D1、2020-202n-1、202n+1-202Y和202D2-202D3)的电压电平。迹线740可表示施加到所有存储器单元子块的源极选择线214的电压电平。迹线742可表示施加到共同源极216的电压电平。
在时间t0，GIDL源极侧接种操作可在程序验证操作(例如，如图4中所描绘)完成之后开始。在时间t0之前，迹线720、722和742可具有电压电平750，其可为参考电势，例如Vss、接地或0V。在时间t0，迹线724和726可具有或设置为电压电平750，使得漏极选择晶体管212关断。在时间t0，迹线732可具有或设置为电压电平758，例如1V，且迹线730可具有或设置为大于电压电平758的电压电平760，例如3V。另外，在时间t0，迹线740可具有或设置为电压电平762，例如0V，使得源极选择晶体管210接通。
在时间t0和时间t1之间，迹线720和722的电压电平可增加到高于电压电平750的电压电平752(例如，供电电压，例如Vcc)。迹线742的电压电平可增加到高于电压电平750和电压电平752的电压电平766(例如，5V)。电压电平766通过源极选择晶体管210传送到NAND串206中以实施GIDL接种操作。在时间t1，可维持迹线724、726、730、732和740的电压电平。
在时间t1，数据线设置操作可开始以使得数据线设置操作和源极侧GIDL接种操作同时实施。在时间t1和时间t2之间，迹线720和722的电压电平发散以使得在时间t2，迹线720可放电到电压电平750(例如，数据线启用电压电平，例如Vss、接地或0V)且迹线722可增加到电压电平752(例如，数据线禁止电压电平，例如Vcc)。
在时间t3，可维持迹线720、722、726、730和732的电压电平。迹线724可在为编程脉冲(例如图5中所说明的编程脉冲)做准备时增加到大于电压电平750的电压电平754(例如，2V)。迹线740可在为编程脉冲做准备时增加到大于电压电平762的电压电平764(例如，2V)。另外，迹线742可放电到小于电压电平766的电压电平752(例如，Vcc)。在时间t4，源极侧GIDL接种操作和同时发生的数据线设置操作完成。在时间t4之后，编程脉冲可施加到目标存储器单元。
图8描绘根据另一实施例的操作存储器的方法的时序图。所述方法可包含执行与数据线设置操作同时进行的源极侧接种操作。在此实施例中，源极侧接种操作和数据线设置操作可在例如用于TLC、MLC或SLC存储器单元的单遍次编程操作之前。在图8中，迹线830可表示施加到与被选定用于先前感测操作或后续编程操作的存储器单元208(例如目标存储器单元)连接的存取线202(WL n)的电压电平。以下论述至少参考图3进行且将假定目标存储器单元是NAND串2060的存储器单元208n，使得迹线830可表示施加到存取线202n的电压电平。存取线202n可被称为所选存取线，因为其含有目标存储器单元，而其余存取线202可被称为未被选的存取线。NAND串2060可被称为所选的经串联连接存储器单元串，这是因为其含有目标存储器单元。NAND串2061可以被称作未被选的经串联连接存储器单元串，这是因为其可能不含有正在执行的先前感测操作或后续编程操作所针对的存储器单元。NAND串2061还可含有受害存储器单元，例如NAND串2061的存储器单元208n。
迹线820可表示施加到所选数据线(例如数据线2040)的电压电平，这是因为数据线2040是含有目标存储器单元的所选NAND串2060的数据线。迹线822可表示施加到与NAND串2061的受害存储器单元208n选择性地连接的未被选的数据线(例如数据线2041)的电压电平。迹线824可表示施加到所选存储器单元子块的漏极选择线215的电压电平。迹线826可表示施加到未被选的存储器单元子块的漏极选择线的电压电平。迹线832可表示施加到未被选的存取线202n-1和202n-2(WL n-1、WL n-2)的电压电平。迹线834可表示施加到未被选的存取线202n+3到202Y(WL n+3到WL Y)的电压电平。迹线836可表示施加到未被选的存取线202n+2和202n+1(WL n+2、WL n+1)的电压电平。迹线838可表示施加到未被选的存取线2020和202n-3(WL 0到WL n-3)的电压电平。迹线840可表示施加到所有存储器单元子块的源极选择线214的电压电平。迹线842可表示施加到共同源极216的电压电平。
在时间t0，源极侧接种操作可在程序验证操作(例如，如图4中所描绘)完成之后开始。在时间t0之前，迹线820、822和842可具有电压电平850，其可为参考电势，例如Vss、接地或0V。在时间t0，迹线824和826可具有或设置为电压电平850，使得漏极选择晶体管212关断。在时间t0，迹线830、832、834、836和838可具有或设置为电压电平860，例如8V。另外，在时间t0，迹线840可具有或设置为电压电平864，例如5V，使得源极选择晶体管210接通。
在时间t0和时间t1之间，迹线820和822的电压电平可增加到高于电压电平850的电压电平852(例如，供电电压，例如Vcc)。迹线842的电压电平可增加到电压电平852。电压电平852可从共同源极216通过源极选择晶体管210传送到NAND串206中以实施接种操作。在时间t1，可维持迹线824、826、830、832、836、838和840的电压电平。
在时间t1，数据线设置操作可开始以使得数据线设置操作和源极侧接种操作同时实施。在时间t1和时间t3之间，迹线820和822的电压电平发散以使得在时间t3，迹线820可放电到电压电平850(例如，数据线启用电压电平，例如Vss、接地或0V)且迹线822可增加到电压电平852(例如，数据线禁止电压电平，例如Vcc)。另外，在时间t1和时间t2之间，迹线834可从电压电平860放电到电压电平850。
在时间t2和时间t3之间，迹线836可从电压电平860放电到电压电平850。在时间t3和时间t4之间，迹线838可从电压电平860放电到电压电平850。另外，迹线830可从电压电平860放电到高于电压电平850的电压电平858(例如，3V)，且迹线832可从电压电平860放电到高于电压电平850并且低于电压电平858的电压电平856(例如，1V)。由于对应于迹线830、832和838的存取线的存储器单元经擦除，因此这些存取线可一起放电。对应于迹线834、836和830/832/838的存取线放电到各种电压电平会促进例如在程序验证操作之后并且在后续编程脉冲之前保留受害存储器单元的沟道区中的电子。
在时间t5，可维持迹线820、822、826、830、832、834、836、838和842的电压电平。迹线824可在为编程脉冲(例如图5中所说明的编程脉冲)做准备时增加到大于电压电平850的电压电平854(例如，2V)。另外，迹线840可在为编程脉冲做准备时放电到小于电压电平864的电压电平862(例如，2V)。在时间t6，源极侧接种操作和同时发生的数据线设置操作完成。在时间t6之后，编程脉冲可施加到目标存储器单元。
图9描绘根据另一实施例的操作存储器的方法的时序图。所述方法可包含执行与数据线设置操作同时进行的源极侧接种操作。在此实施例中，源极侧接种操作和数据线设置操作可在例如用于QLC存储器单元的多遍次编程操作之前。在图9中，迹线930可表示施加到与被选定用于先前感测操作或后续编程操作的存储器单元208(例如目标存储器单元)连接的存取线202(WL n)的电压电平。以下论述至少参考图3进行且将假定目标存储器单元是NAND串2060的存储器单元208n，使得迹线930可表示施加到存取线202n的电压电平。存取线202n可被称为所选存取线，因为其含有目标存储器单元，而其余存取线202可被称为未被选的存取线。NAND串2060可被称为所选的经串联连接存储器单元串，这是因为其含有目标存储器单元。NAND串2061可以被称作未被选的经串联连接存储器单元串，这是因为其可能不含有正在执行的先前感测操作或后续编程操作所针对的存储器单元。NAND串2061还可含有受害存储器单元，例如NAND串2061的存储器单元208n。
迹线920可表示施加到所选数据线(例如数据线2040)的电压电平，这是因为数据线2040是含有目标存储器单元的所选NAND串2060的数据线。迹线922可表示施加到与NAND串2061的受害存储器单元208n选择性地连接的未被选的数据线(例如数据线2041)的电压电平。迹线924可表示施加到所选存储器单元子块的漏极选择线215的电压电平。迹线926可表示施加到未被选的存储器单元子块的漏极选择线的电压电平。迹线932可表示施加到未被选的存取线202n-1和202n-2(WL n-1、WL n-2)的电压电平。迹线934可表示施加到未被选的存取线202n+3到202Y(WL n+3到WL Y)的电压电平。迹线936可表示施加到未被选的存取线202n+2和202n+1(WL n+2、WL n+1)的电压电平。迹线938可表示施加到未被选的存取线2020和202n-3(WL 0到WL n-3)的电压电平。迹线940可表示施加到所有存储器单元子块的源极选择线214的电压电平。迹线942可表示施加到共同源极216的电压电平。
在时间t0，源极侧接种操作可在程序验证操作(例如，如图4中所描绘)完成之后开始。在时间t0之前，迹线920、922和942可具有电压电平950，其可为参考电势，例如Vss、接地或0V。在时间t0，迹线924和926可具有或设置为电压电平950，使得漏极选择晶体管212关断。在时间t0，迹线930、932、934、936和938可具有或设置为电压电平960，例如8V。另外，在时间t0，迹线940可具有或设置为电压电平964，例如5V，使得源极选择晶体管210接通。
在时间t0和时间t1之间，迹线920和922的电压电平可增加到高于电压电平950的电压电平952(例如，供电电压，例如Vcc)。迹线942的电压电平可增加到电压电平952。电压电平952可从共同源极216通过源极选择晶体管210传送到NAND串206中以实施接种操作。在时间t1，可维持迹线924、926、930、932、936、938和940的电压电平。
在时间t1，数据线设置操作可开始以使得数据线设置操作和源极侧接种操作同时实施。在时间t1和时间t3之间，迹线920和922的电压电平发散以使得在时间t3，迹线920可放电到电压电平950(例如，数据线启用电压电平，例如Vss、接地或0V)且迹线922可增加到电压电平952(例如，数据线禁止电压电平，例如Vcc)。另外，在时间t1和时间t2之间，迹线934可从电压电平960放电到电压电平950。
在时间t2和时间t3之间，迹线936可从电压电平960放电到电压电平950。在时间t3和时间t4之间，迹线930可从电压电平960放电到高于电压电平950的电压电平958(例如，3V)。在时间t4和时间t5之间，迹线932可从电压电平960放电到高于电压电平950并且低于电压电平958的电压电平956(例如，1V)。在时间t5和时间t6之间，迹线938可从电压电平960放电到电压电平950。对应于迹线938的存取线的存储器单元(例如，存储器单元2080-208n-3)处于经擦除数据状态。对应于迹线930的存取线的存储器单元(例如，存储器单元208n)可在第三编程遍次上。对应于迹线932的存取线的存储器单元(例如，存储器单元208n-1和208n-2)可分别在第二和第一编程遍次上。对应于迹线934、936、930、932和938的存取线放电到各种电压电平会促进例如在程序验证操作之后并且在后续编程脉冲之前保留受害存储器单元的沟道区中的电子。
在时间t7，可维持迹线920、922、926、930、932、934、936、938和942的电压电平。迹线924可在为编程脉冲(例如图5中所说明的编程脉冲)做准备时增加到大于电压电平950的电压电平954(例如，2V)。另外，迹线940可在为编程脉冲做准备时放电到小于电压电平964的电压电平962(例如，2V)。在时间t8，源极侧接种操作和同时发生的数据线设置操作完成。在时间t8之后，编程脉冲可施加到目标存储器单元。
如上文所描述，各种实施例寻找例如在程序验证操作之后并且在后续编程脉冲之前实施与数据线设置操作同时进行的源极侧接种操作。图10是根据实施例的操作存储器的方法的流程图。所述方法可呈例如存储到指令寄存器128的计算机可读指令形式。这类计算机可读指令可由例如控制逻辑116的控制器执行，以致使设备的相关组件执行所述方法。
在1001处，可对第一经串联连接存储器单元串中的特定存储器单元(例如，所选存储器单元或目标存储器单元)执行感测操作，其中第一经串联连接存储器单元串中的每一存储器单元可连接到多个存取线中的相应存取线并且可处于第一经串联连接存储器单元串的第一端和第一经串联连接存储器单元串的第二端之间，且其中第一经串联连接存储器单元串的第一端可选择性地连接到第一数据线。举例来说，参考图3，特定存储器单元可为NAND串2060的连接到存取线202n的存储器单元208n。NAND串2060的第一端可选择性地连接到数据线2040(例如，经由漏极选择晶体管2120)。第一经串联连接存储器单元串的第二端可选择性地连接到共同源极。举例来说，NAND串2060的第二端可选择性地连接到共同源极216(例如，经由源极选择晶体管2100)。感测操作可为例如参考图4所描述的程序验证操作。
在1003处，例如，在感测操作完成之后，可将第一电压电平施加到第一经串联连接存储器单元串中的第二存储器单元(例如，未被选的存储器单元)的多个存取线中的相应存取线。举例来说，第一电压电平可为1V或参考电势，例如Vss、接地或0V。第二存储器单元可处于特定存储器单元和第一经串联连接存储器单元串的第一端之间。举例来说，第二存储器单元可为特定存储器单元208n和NAND串2060的第一端(例如，最靠近数据线204的漏极侧或端)之间的存储器单元208中的任一个，例如NAND串2060的分别连接到存取线202n+1-202Y的存储器单元208n+1-208Y中的任一个。
在1005处，例如，与在1003处施加第一电压电平同时地，可将高于第一电压电平的第二电压电平施加到特定存储器单元的多个存取线中的相应存取线。举例来说，所述第二电压电平可为3V。
在1007处，与将第一电压电平施加到第一经串联连接存储器单元串的第二存储器单元的多个存取线中的相应存取线同时地并且与将第二电压电平施加到特定存储器单元的多个存取线中的相应存取线同时地，可将第三电压电平施加到第一数据线。举例来说，第三电压电平可为参考电势，例如Vss、接地或0V。
在1009处，与将第三电压电平施加到第一数据线同时地，可将高于第三电压电平的第四电压电平施加到选择性地连接到第二经串联连接存储器单元串(例如，2061)的第二数据线(例如，2041)，其中第二经串联连接存储器单元串中的每一存储器单元连接到多个存取线中的相应存取线。举例来说，第四电压电平可为供电电压，例如Vcc。
在一个实例中，第五电压电平可施加到共同源极，其中与将第三电压电平施加到第一数据线并且将第四电压电平施加到第二数据线同时地，使第一经串联连接存储器单元串的第一端与第一数据线断开连接并且使第一经串联连接存储器单元串的第二端连接到共同源极。举例来说，第五电压电平可为5V或供电电压，例如Vcc。
在另一实例中，将第一电压电平施加到第一经串联连接存储器单元串中的第二存储器单元的多个存取线中的相应存取线可包含使第一经串联连接存储器单元串中的第二存储器单元的多个存取线中的相应存取线放电到第一电压电平。将高于第一电压电平的第二电压电平施加到特定存储器单元的多个存取线中的相应存取线可包含使特定存储器单元的多个存取线中的相应存取线放电到高于第一电压电平的第二电压电平。在此实例中，所述方法可另外包含使第一经串联连接存储器单元串中的第三存储器单元的多个存取线中的相应存取线放电到低于第二电压电平并且高于第一电压电平的第五电压电平。在此实例中，第五电压电平可为1V。第三存储器单元可处于特定存储器单元和第一经串联连接存储器单元串的第二端之间。举例来说，第三存储器单元可为特定存储器单元208n和NAND串2060的第二端(例如，最靠近源极216的源极侧或端)之间的存储器单元208中的任一个，例如NAND串2060的分别连接到存取线2020-202n-1的存储器单元2080-208n-1中的任一个。在一个实例中，使第三存储器单元的多个存取线中的相应存取线放电可包含使第一经串联连接存储器单元串中紧邻特定存储器单元的存储器单元(例如存储器单元208n-1)的多个存取线中的相应存取线放电。在另一实例中，使第三存储器单元的多个存取线中的相应存取线放电可包含使第一经串联连接存储器单元串中紧邻特定存储器单元的多个连续存储器单元的多个存取线中的相应存取线放电。
在一个实例中，所述方法可另外包含使第四存储器单元的多个存取线中的相应存取线放电到第一电压电平，其中第四存储器单元可处于第三存储器单元和第一经串联连接存储器单元串的第二端之间。
在另一实例中，所述方法可包含与使第二存储器单元的多个存取线中的相应存取线放电同时地，使处于特定存储器单元和经串联连接存储器单元串的第一端之间的一或多个额外存储器单元的多个存取线中的相应存取线放电到第一电压电平。与使第二存储器单元的多个存取线中的相应存取线放电同时地使处于特定存储器单元和经串联连接存储器单元串的第一端之间的一或多个额外存储器单元的多个存取线中的相应存取线放电可包含使处于第一经串联连接存储器单元串中紧邻特定存储器单元的第四存储器单元的多个存取线中的相应存取线之间的多个存取线中的每一存取线放电。举例来说，第四存储器单元可为与特定存储器单元相邻(例如，紧邻)并且处于特定存储器单元和NAND串2060的第一端(例如，最靠近数据线204的漏极侧或端)之间的存储器单元208中的一或多个的任何存储器单元208，例如NAND串2060的分别连接到存取线202n+1或更高存取线的存储器单元208n+1或更高存储器单元中的一或多个。
图11A-11B是根据另一实施例的操作存储器的方法的流程图。所述方法可呈例如存储到指令寄存器128的计算机可读指令的形式。这类计算机可读指令可由例如控制逻辑116的控制器执行，以致使设备的相关组件执行所述方法。在1111处，可对第一经串联连接存储器单元串中的特定存储器单元(例如，所选存储器单元或目标存储器单元)执行感测操作，其中第一经串联连接存储器单元串中的每一存储器单元可连接到多个存取线中的相应存取线并且可处于第一经串联连接存储器单元串的第一端和第一经串联连接存储器单元串的第二端之间，且其中第一经串联连接存储器单元串的第一端可选择性地连接到第一数据线。举例来说，参考图3，特定存储器单元可为NAND串2060的连接到存取线202n的存储器单元208n。NAND串2060的第一端可选择性地连接到数据线2040(例如，经由漏极选择晶体管2120)。第一经串联连接存储器单元串的第二端可选择性地连接到共同源极。举例来说，NAND串2060的第二端可选择性地连接到共同源极216(例如，经由源极选择晶体管2100)。感测操作可为例如参考图4所描述的程序验证操作。
在1113处，例如，在感测操作完成之后，可使第一经串联连接存储器单元串的存储器单元(例如，未被选的存储器单元)的第一子集的多个存取线中的相应存取线放电到第一电压电平，其中存储器单元的第一子集中的每一存储器单元可处于特定存储器单元和第一经串联连接存储器单元串的第一端之间。存储器单元的第一子集可为多个连续存储器单元。
作为实例，存储器单元(例如，未被选的存储器单元)的第一子集可为处于特定存储器单元和最靠近NAND串2060的第一端(例如，最靠近数据线204的漏极侧或端)的假存储器单元之间的多个存储器单元208，例如NAND串2060的分别连接到存取线202n+3-202Y的存储器单元208n+3-208Y。1113处的放电可从用于感测操作的电压电平开始，例如传递电压。替代地，1113处的放电可从中间电压电平开始，所述中间电压电平是处于用于感测操作的电压电平和第一电压电平之间的电压电平。
在1115处，可使第一经串联连接存储器单元串的存储器单元(例如，未被选的存储器单元)的第二子集的多个存取线中的相应存取线放电到第一电压电平，其中存储器单元的第二子集中的每一存储器单元可处于特定存储器单元与存储器单元的第一子集之间。举例来说，存储器单元的第二子集可为特定存储器单元和存储器单元的第一子集之间的存储器单元208中的一或多个，例如NAND串2060的连接到存取线202n+1-202n+2的存储器单元208n+1-208n+2。存储器单元的第二子集可为多个连续存储器单元。
1115处的放电可在当1113处的放电开始时的时间之后的时间开始。1115处的放电可进一步在当1113处的放电达到第一电压电平时的时间之前的时间开始。1115处的放电可从用于感测操作的电压电平(例如传递电压)开始。替代地，1113处的放电可从中间电压电平(例如处于用于感测操作的电压电平与第一电压电平之间的电压电平)开始。
在1117处，可使特定存储器单元的多个存取线中的相应存取线放电到高于第一电压电平的第二电压电平。举例来说，第二电压电平可为处于程序验证操作之后的电压电平(或中间电压)和第一电压电平之间的电压电平。作为一个实例，第二电压电平可为3V。
1117处的放电可在当1115处的放电开始时的时间之后的时间开始。1117处的放电可进一步在当1115处的放电达到第一电压电平时的时间之前的时间开始。1117处的放电可从用于感测操作的电压电平(例如编程验证电压)开始。替代地，1117处的放电可从中间电压电平(例如处于用于感测操作的电压电平与第二电压电平之间的电压电平)开始。
在1119处，可使第一经串联连接存储器单元串的存储器单元(例如，未被选的存储器单元)的第三子集的多个存取线中的相应存取线放电到低于第二电压电平并且高于第一电压电平的第三电压电平，其中存储器单元的第三子集中的每一存储器单元可处于特定存储器单元和NAND串2060的第一经串联连接存储器单元串的第二端(例如，最靠近源极216的源极侧或端)(例如NAND串2060的分别连接到存取线202n-1或更低存取线的存储器单元208n-1或更低存储器单元中的一或多个)之间。存储器单元的第三子集可与特定存储器单元相邻(例如，紧邻)。举例来说，存储器单元的第三子集可为处于特定存储器单元和NAND串2060的第二端(例如NAND串2060的连接到存取线202n-1-202n-2的存储器单元208n-1-208n-2)之间的存储器单元208中的一或多个。存储器单元的第三子集可为多个连续存储器单元。
1119处的放电可在当1117处的放电开始时的时间之后的时间开始。替代地，1119处的放电可与在1117处的放电开始时同时开始。1119处的放电可进一步在当1117处的放电达到第二电压电平时的时间之前的时间开始。1119处的放电可从用于感测操作的电压电平(例如传递电压)开始。替代地，1119处的放电可从中间电压电平(例如处于用于感测操作的电压电平与第三电压电平之间的电压电平)开始。
在1121处，可使第一经串联连接存储器单元串的存储器单元(例如，未被选的存储器单元)的第四子集的多个存取线中的相应存取线放电到第一电压电平，其中存储器单元的第四子集中的每一存储器单元可处于存储器单元的第三子集和第一经串联连接存储器单元串的第二端之间。作为实例，存储器单元的第四子集可为处于存储器单元的第三子集和最靠近NAND串2060的第二端(例如NAND串2060的分别连接到存取线2020-202n-3的存储器单元2080-208n-3)的假存储器单元之间的多个存储器单元208。存储器单元的第四子集可为多个连续存储器单元。
1121处的放电可在当1119处的放电开始时的时间之后的时间开始。替代地，1121处的放电可与在1117处的放电开始时同时开始。1121处的放电可进一步在当1119处的放电达到第三电压电平时的时间之前的时间开始。1121处的放电可从用于感测操作的电压电平(例如传递电压)开始。替代地，1121处的放电可从中间电压电平(例如处于用于感测操作的电压电平与第一电压电平之间的电压电平)开始。
在1123处，可与使存储器单元的第一、第二、第三和第四子集以及特定存储器单元的多个存取线中的相应存取线放电同时地，将第四电压电平施加到第一数据线。举例来说，第四电压电平可为参考电势，例如Vss、接地或0V。
在1125处，可与将第四电压电平施加到第一数据线同时地，将高于第四电压电平的第五电压电平施加到选择性地连接到第二经串联连接存储器单元串的第二数据线，其中第二经串联连接存储器单元串中的每一存储器单元连接到多个存取线中的相应存取线。举例来说，第五电压电平可为供电电压，例如Vcc。
在一个实例中，可将第六电压电平施加到共同源极，其中在使存储器单元的第一、第二、第三和第四子集以及特定存储器单元的多个存取线中的相应存取线放电之前，第一经串联连接存储器单元串的第一端与第一数据线断开连接且第一经串联连接存储器单元串的第二端连接到共同源极。
在另一实例中，所述方法可另外包含将编程脉冲施加到特定存储器单元的多个存取线中相应存取线而不使特定存储器单元的多个存取线中的相应存取线放电到第一电压电平，且不使存储器单元的第三子集的多个存取线中的相应存取线放电到第一电压电平。举例来说，特定存储器单元的相应存取线的电压电平可直接从第二电压电平增加到传递电压，同时存储器单元的第三子集的相应存取线的电压电平可直接从第三电压电平增加到传递电压。
总结
尽管本文中已说明且描述具体实施例，但本领域普通技术人员将了解，计算出实现相同目的任何布置可以取代所示出的具体实施例。所属领域的一般技术人员将清楚实施例的许多改编。因此，本申请案意在涵盖实施例的任何改编或变型。

Claims (20)

1.一种存储器，其包括：
共同源极；
第一数据线和第二数据线；
存储器单元阵列，其包括选择性地连接于所述第一数据线与所述共同源极之间的第一存储器单元串和选择性地连接于所述第二数据线与所述共同源极之间的第二存储器单元串；
多个存取线，所述多个存取线中的每一存取线连接到所述第一存储器单元串中的相应存储器单元的控制栅极和所述第二存储器单元串中的相应存储器单元的控制栅极；和
控制器，其存取所述存储器单元阵列，所述控制器被配置成实施与数据线设置操作同时进行的源极侧接种操作。
2.根据权利要求1所述的存储器，其中所述源极侧接种操作包括源极侧栅致漏极泄漏GIDL接种操作。
3.根据权利要求1所述的存储器，其中所述控制器被配置成以反向页顺序实施编程操作。
4.根据权利要求3所述的存储器，其中以所述反向页顺序，所述第一存储器单元串的处于所述第一存储器单元串中的特定存储器单元与所述第一数据线之间的存储器单元处于经编程状态，且所述第一存储器单元串的处于所述特定存储器单元和所述共同源极之间的存储器单元处于经擦除状态。
5.根据权利要求1所述的存储器，其中所述控制器被配置成在所述第一存储器单元串中的特定存储器单元的感测操作之后，实施与所述数据线设置操作同时进行的所述源极侧接种操作。
6.根据权利要求1所述的存储器，其中所述控制器被配置成在所述第一存储器单元串中的特定存储器单元的后续编程操作之前，实施与所述数据线设置操作同时进行的所述源极侧接种操作。
7.根据权利要求6所述的存储器，其中为实施所述源极侧接种操作，所述控制器被配置成：
将第一电压电平施加到所述第一存储器单元串中的第二存储器单元的所述多个存取线中的所述相应存取线；和
将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述多个存取线中的所述相应存取线。
8.根据权利要求6所述的存储器，其中所述编程操作包括单遍次编程操作。
9.根据权利要求6所述的存储器，其中所述编程操作包括多遍次编程操作。
10.根据权利要求1所述的存储器，其中所述第一存储器单元串经由第一漏极选择晶体管选择性地连接到所述第一数据线并且经由第一源极选择晶体管选择性地连接到所述共同源极，且所述第二存储器单元串经由第二漏极选择晶体管选择性地连接到所述第二数据线并且经由第二源极选择晶体管选择性地连接到所述共同源极。
11.根据权利要求10所述的存储器，其中为实施所述源极侧接种操作，所述控制器被配置成：
关断所述第一漏极选择晶体管和所述第二漏极选择晶体管；
接通所述第一源极选择晶体管和所述第二源极选择晶体管；和
将供电电压施加到所述共同源极。
12.根据权利要求10所述的存储器，其中为实施所述数据线设置操作，所述控制器被配置成：
关断所述第一漏极选择晶体管和所述第二漏极选择晶体管；
将数据线启用电压电平施加到所述第一数据线以使得所述第一存储器单元串中的特定存储器单元能够被编程；和
将数据线禁止电压电平施加到所述第二数据线以禁止编程所述第二存储器单元串中的存储器单元。
13.根据权利要求1所述的存储器，其中所述第一存储器单元串包括第一经串联连接存储器单元串且所述第二存储器单元串包括第二经串联连接存储器单元串。
14.一种存储器，其包括：
存储器单元阵列，其包括选择性地连接到第一数据线的第一存储器单元串和选择性地连接到第二数据线的第二存储器单元串，其中所述第一存储器单元串中的每一存储器单元连接到多个存取线中的相应存取线；和
控制器，其存取所述存储器单元阵列，所述控制器被配置成：
对所述第一存储器单元串中的特定存储器单元执行感测操作；
将第一电压电平施加到所述第一存储器单元串中的第二存储器单元的所述多个存取线中的所述相应存取线；
将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述多个存取线中的所述相应存取线；
将第三电压电平施加到所述第一数据线；和
将高于所述第三电压电平的第四电压电平施加到所述第二数据线。
15.根据权利要求14所述的存储器，其中所述控制器被配置成与施加所述第一电压电平、所述第二电压电平和所述第三电压电平同时地施加所述第四电压电平。
16.根据权利要求14所述的存储器，其中所述第一存储器单元串选择性地连接于所述第一数据线与共同源极之间。
17.根据权利要求16所述的存储器，其中所述控制器被配置成：
将第五电压电平施加到所述共同源极；
使所述第一存储器单元串与所述第一数据线断开连接；和
与将所述第三电压电平施加到所述第一数据线以及将所述第四电压电平施加到所述第二数据线同时地，将所述第一存储器单元串连接到所述共同源极。
18.一种存储器，其包括：
共同源极；
第一数据线和第二数据线；
存储器单元阵列，其包括选择性地连接于所述第一数据线与所述共同源极之间的第一存储器单元串和选择性地连接于所述第二数据线与所述共同源极之间的第二
存储器单元串；
多个存取线，所述多个存取线中的每一存取线连接到所述第一存储器单元串中的相应存储器单元的控制栅极和所述第二存储器单元串中的相应存储器单元的控制栅极；和
控制器，其存取所述存储器单元阵列，所述控制器被配置成：
对所述第一存储器单元串中的特定存储器单元执行感测操作；
将第一电压电平施加到所述第一存储器单元串中的存储器单元的第一子集的所述多个存取线中的相应存取线，其中所述存储器单元的第一子集中的每一存储器单元处于所述特定存储器单元和所述第一数据线之间；
将所述第一电压电平施加到所述第一存储器单元串中的存储器单元的第二子集的所述多个存取线中的相应存取线，其中所述存储器单元的第二子集中的每一存储器单元处于所述特定存储器单元和所述存储器单元的第一子集之间；和
将高于所述第一电压电平的第二电压电平施加到所述特定存储器单元的所述多个存取线中的所述相应存取线。
19.根据权利要求18所述的存储器，其中所述控制器被配置成：
将低于所述第二电压电平并且高于所述第一电压电平的第三电压电平施加到所述第一存储器单元串中的存储器单元的第三子集的所述多个存取线中的所述相应存取线，其中所述存储器单元的第三子集中的每一存储器单元处于所述特定存储器单元和所述共同源极之间；和
将所述第一电压电平施加到所述第一存储器单元串中的存储器单元的第四子集的所述多个存取线中的所述相应存取线，其中所述存储器单元的第四子集中的每一存储器单元处于所述存储器单元的第三子集和所述共同源极之间。
20.根据权利要求19所述的存储器，其中所述控制器被配置成：
与将所述第一电压电平、所述第二电压电平和所述第三电压电平施加到所述多个存取线中的所述相应存取线同时地，将第四电压电平施加到所述第一数据线；和
与将所述第四电压电平施加到所述第一数据线同时地，将高于所述第四电压电平的第五电压电平施加到所述第二数据线；
将第六电压电平施加到所述共同源极；和
在将所述第一电压电平、所述第二电压电平和所述第三电压电平施加到所述多个存取线中的所述相应存取线之前，使所述第一存储器单元串与所述第一数据线断开连接并且将所述第一存储器单元串连接到所述共同源极。
CN202011383593.6A 2019-12-03 2020-12-01 用于与数据线设置操作同时进行的接种操作的设备和方法 Pending CN112908393A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/701,238 2019-12-03
US16/701,238 US10854304B1 (en) 2019-12-03 2019-12-03 Apparatus and methods for seeding operations concurrently with data line set operations

Publications (1)

Publication Number Publication Date
CN112908393A true CN112908393A (zh) 2021-06-04

Family

ID=73554658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011383593.6A Pending CN112908393A (zh) 2019-12-03 2020-12-01 用于与数据线设置操作同时进行的接种操作的设备和方法

Country Status (3)

Country Link
US (3) US10854304B1 (zh)
KR (1) KR102370187B1 (zh)
CN (1) CN112908393A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019053794A1 (ja) * 2017-09-13 2020-09-24 日本電気株式会社 制御装置、アレイ型センサ、制御方法及びプログラム
US10854304B1 (en) * 2019-12-03 2020-12-01 Micron Technology, Inc. Apparatus and methods for seeding operations concurrently with data line set operations
US11621045B2 (en) * 2020-03-04 2023-04-04 Intel Corporation Non volatile flash memory with improved verification recovery and column seeding
DE102021109480A1 (de) * 2020-12-14 2022-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Speichervorrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7436733B2 (en) * 2006-03-03 2008-10-14 Sandisk Corporation System for performing read operation on non-volatile storage with compensation for coupling
US7440327B1 (en) * 2007-04-25 2008-10-21 Sandisk Corporation Non-volatile storage with reduced power consumption during read operations
US7782674B2 (en) * 2007-10-18 2010-08-24 Micron Technology, Inc. Sensing of memory cells in NAND flash
US7719888B2 (en) * 2008-06-18 2010-05-18 Micron Technology, Inc. Memory device having a negatively ramping dynamic pass voltage for reducing read-disturb effect
KR20110093257A (ko) * 2010-02-12 2011-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
JP2012084207A (ja) * 2010-10-13 2012-04-26 Toshiba Corp 不揮発性半導体記憶装置
US8630125B2 (en) * 2011-06-02 2014-01-14 Micron Technology, Inc. Memory cell sensing using a boost voltage
KR20130072666A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9171626B2 (en) * 2012-07-30 2015-10-27 Micron Technology, Inc.. Memory devices and programming memory arrays thereof
KR102160290B1 (ko) * 2013-02-28 2020-09-25 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리의 읽기 방법
US8942043B2 (en) * 2013-03-04 2015-01-27 Sandisk Technologies Inc. Non-volatile storage with process that reduces read disturb on end wordlines
US9147486B2 (en) * 2013-09-05 2015-09-29 Micron Technology, Inc. Continuous adjusting of sensing voltages
US9318200B2 (en) * 2014-08-11 2016-04-19 Micron Technology, Inc. Methods and apparatuses including a string of memory cells having a first select transistor coupled to a second select transistor
US9336892B1 (en) * 2015-06-02 2016-05-10 Sandisk Technologies Inc. Reducing hot electron injection type of read disturb in 3D non-volatile memory
US9779817B2 (en) * 2015-06-16 2017-10-03 Micron Technology, Inc. Boosting channels of memory cells to reduce program disturb
KR20190033791A (ko) * 2017-09-22 2019-04-01 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 장치 및 이들을 포함하는 메모리 시스템
KR102564566B1 (ko) * 2018-11-02 2023-08-11 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
JP7163217B2 (ja) * 2019-02-26 2022-10-31 キオクシア株式会社 半導体記憶装置
US10839927B1 (en) * 2019-08-29 2020-11-17 Micron Technology, Inc. Apparatus and methods for mitigating program disturb
US10854304B1 (en) * 2019-12-03 2020-12-01 Micron Technology, Inc. Apparatus and methods for seeding operations concurrently with data line set operations

Also Published As

Publication number Publication date
US20210166773A1 (en) 2021-06-03
KR20210070219A (ko) 2021-06-14
US20220130475A1 (en) 2022-04-28
KR102370187B1 (ko) 2022-03-04
US10854304B1 (en) 2020-12-01
US11238946B2 (en) 2022-02-01
US11688476B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
US11710523B2 (en) Apparatus for discharging control gates after performing a sensing operation on a memory cell
US11238946B2 (en) Apparatus and methods for seeding operations concurrently with data line set operations
US11328782B2 (en) Memory architecture for access of multiple portions of a block of memory cells
US11715536B2 (en) Apparatus for mitigating program disturb
CN111341368A (zh) 使用多步阶编程脉冲对存储器单元进行编程的设备及方法
US11004516B2 (en) Erasing memory cells
US20240013840A1 (en) Configuration of a memory device for programming memory cells
CN111540390B (zh) 用于确定存储器单元的数据状态的设备和方法
US11508444B2 (en) Memory cell sensing
US11562799B2 (en) Memory devices for program verify operations
US20240071507A1 (en) Apparatus and methods for programming data states of memory cells

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination