CN113129824A - 显示面板及其修复方法 - Google Patents

显示面板及其修复方法 Download PDF

Info

Publication number
CN113129824A
CN113129824A CN202011407672.6A CN202011407672A CN113129824A CN 113129824 A CN113129824 A CN 113129824A CN 202011407672 A CN202011407672 A CN 202011407672A CN 113129824 A CN113129824 A CN 113129824A
Authority
CN
China
Prior art keywords
layer
line
pixel
metal layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011407672.6A
Other languages
English (en)
Other versions
CN113129824B (zh
Inventor
李东润
崔光龙
黄盛焕
姜秉旭
朴惠敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200114773A external-priority patent/KR20210086441A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN113129824A publication Critical patent/CN113129824A/zh
Application granted granted Critical
Publication of CN113129824B publication Critical patent/CN113129824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing

Abstract

本发明涉及一种显示面板及其修复方法。显示面板包括：多个像素电路，在多个像素电路中限定有的发光区域，通过发光区域发射来自发光元件的光；电源线，电源线配置成向像素电路施加像素驱动电压；基准电压线，基准电压线被施加比所述像素驱动电压低的基准电压；和分支线，分支线连接至基准电压线，以将基准电压施加至多个像素电路中的一个或多个。分支线的至少一部分包括金属化的半导体层。

Description

显示面板及其修复方法
相关申请的交叉引用
本申请要求享有2019年12月30日提交的韩国专利申请No.10-2019-0178609以及2020年9月8日提交的韩国专利申请No.10-2020-0114773的优先权，其全部内容通过引用的方式并入本文。
技术领域
本发明涉及一种显示装置，更具体地，涉及一种用于显示装置的显示面板及其修复方法。
背景技术
在大部分电子装置中，应用液晶显示器(LCD)、有机发光显示器等作为显示装置。有源矩阵型的有机发光显示器使用诸如有机发光二极管(OLED)之类的发光元件再现图像。这种有机发光显示器可具有高响应速度、高发光效率、高亮度和宽视角，并且可以以全黑表现黑色灰度，因而可具有较高的对比度和色再现率。此外，因为部件能够形成在诸如塑料基板之类的柔性基板上，所以有机发光显示器在实现柔性显示装置方面具有优势。
尽管根据有机发光显示装置的高分辨率，对增加开口率的各种方法进行了研究，但由于像素电路和与像素电路连接的线，增加开口率的设计比较困难。
发明内容
本发明旨在满足上述需求和/或解决上述问题。
特别是，本发明旨在提供一种显示面板，其中像素的开口率增加。本发明旨在提供一种使显示面板的有缺陷像素变暗的修复方法。
本发明的目的不限于上述目的，通过以下描述，上面未描述的其他目的对于所属领域普通技术人员将是显而易见的。
根据本发明的一个方面，提供了一种显示面板，包括：多个像素电路，在所述多个像素电路中限定有发光区域，通过所述发光区域发射来自发光元件的光；电源线，所述电源线配置成向所述像素电路施加像素驱动电压；基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个。所述分支线的至少一部分包括金属化的半导体层。
根据本发明的一个方面，提供了一种显示面板，包括：多个像素电路，所述多个像素电路的每一个包括：配置成驱动发光元件的驱动元件、设置在所述驱动元件的下方的遮光金属层、和与所述驱动元件的栅极电极连接的电容器；电源线，所述电源线配置成向所述像素电路施加像素驱动电压；基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个，其中所述像素电路的横截面结构包括第一金属层、配置成覆盖所述第一金属层的缓冲层、形成在所述缓冲层上以覆盖所述驱动元件的半导体层的绝缘层、和形成在所述绝缘层上的第二金属层，所述第一金属层包括位于所述驱动元件下方的遮光金属层和所述电容器的下电极，所述第二金属层包括所述驱动元件的栅极电极、源极电极和漏极电极，所述半导体层包括形成所述驱动元件的沟道的有源层，并且所述分支线的至少一部分包括与所述半导体层共面设置的金属化的半导体层。
根据本发明的另一个方面，提供了一种显示面板的修复方法，所述显示面板包括：电源线，所述电源线配置成向多个像素电路施加像素驱动电压；基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个，所述修复方法包括在不改变激光束的波长的情况下照射激光束，以将发光元件的阳极和所述分支线断开，其中所述分支线的至少一部分包括金属化的半导体层。
附图说明
图1是图解根据本发明实施方式的显示装置的示意性框图。
图2是图解像素电路的示例的电路图。
图3是图解根据本发明第一实施方式的显示面板的像素的平面图。
图4是沿图3中的线A-A’截取的显示面板的横截面图。
图5是沿图3中的线B-B’截取的显示面板的横截面图。
图6A至图6C是图解用于形成图4和图5中所示的半导体图案的工艺的横截面图。
图7A至图7D是图解图3中所示的像素电路的接触孔结构的平面图。
图8是图解根据本发明第二实施方式的显示面板的像素的平面图。
图9是沿图8中的线C-C’截取的显示面板的横截面图。
图10是沿图8中的线D-D’截取的显示面板的横截面图。
图11A至图11E是图解用于同时将半导体层部分地金属化和使用半色调掩模在半导体层上形成第三金属层的图案的光学工艺的示图。
图12A至图12C是图解图8中所示的像素电路的接触孔结构的平面图。
图13是图3中的区域E的放大平面图。
图14是图8中的区域F的放大平面图。
图15至图17是图解根据本发明各实施方式的显示面板的横截面结构的示意性横截面图。
图18是图解与晶体管的电极和存储电容器的电极连接的半导体层和金属层的堆叠结构的横截面图。
图19是详细图解图8中所示的显示面板中的第一金属层的图案和半导体层的图案的平面图。
图20是图解基准电压线和分支图案直接连接至金属化的半导体图案的示例的平面图。
图21A和图21B是图解在基准电压线与分支线之间存在或不存在接触孔电阻的电路图。
图22是根据本发明第三实施方式的显示面板中变暗的子像素的一部分的放大平面图。
图23是沿图22中的切割线I-I’截取的横截面图。
图24是根据本发明第四实施方式的显示面板中变暗的子像素的一部分的放大平面图。
具体实施方式
将通过以下参照附图描述的实施方式更清楚地理解本发明的优点和特征及其实现方法。然而，本发明不限于以下实施方式，而是可以以各种不同的形式实施。本发明的实施方式是为了使本发明的公开内容完整并使所属领域技术人员完全理解本发明的范围。本发明仅限定在所附权利要求书的范围内。
为了描述本发明的实施方式而在附图中示出的形状、尺寸、比例、角度、数量等仅仅是示例，本发明不限于此。相似的参考标记在整个说明书中一般表示相似的部件。此外，在描述本发明过程中，可省略对已知相关技术的详细描述，以避免不必要地使本发明的主题模糊不清。
在此使用的诸如“包括”、“包含”、“具有”之类的术语一般旨在允许添加其他部件，除非这些术语与术语“仅”一起使用。
即使没有明确描述，组分也被解释为包括通常的误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”和“在……之后”之类的术语描述两个部件之间的位置关系时，一个或多个部件可位于这两个部件之间，除非这些术语与术语“紧接”或“直接”一起使用。
可使用术语“第一”、“第二”等彼此区分部件，但部件的功能或结构不受这些部件前面的序号或部件名称的限制。
以下实施方式可彼此部分地或整体地结合或组合并且可以以各种技术方式互锁和操作。这些实施方式可单独实现或者彼此相关联地实现。
下文中，将参照附图描述根据本发明实施方式的显示装置。相似的参考标记在整个说明书中表示相似的部件。在以下描述中，当对本文涉及的已知功能和构造的详细描述反而会使本发明的主题模糊不清时，将省略或简要给出这些描述。
图1是图解根据本发明实施方式的显示装置的示意性框图。
参照图1，本发明的显示装置至少包括显示面板10、时序控制器11、源极驱动器12和栅极驱动器13。
显示面板10上设置有多个像素P、多条数据线DL、多条基准电压线RL和多条栅极线GL。
像素P以矩阵形式布置在显示面板10的屏幕上，从而形成像素阵列。每个像素P可划分为呈现颜色的红色子像素、绿色子像素和蓝色子像素。每个像素可进一步包括白色子像素。每个子像素可包括图2中所示的像素电路。
每个子像素连接至被提供数据电压的任一条数据线、被提供基准电压的任一条基准电压线RL、以及任一条栅极线GL。每个像素P从电源发生器接收高电位驱动电力和低电位驱动电力。例如，电源发生器可通过高电位驱动电源线或焊盘单元提供高电位驱动电力。电源发生器可通过低电位驱动电源线或焊盘单元提供低电位驱动电力。
显示装置包括至少一个外部补偿电路。外部补偿电路技术是指用于感测设置在像素P中的驱动元件的电特性并且根据感测值修正输入的视频数据DATA的技术。例如，感测单元配置成根据诸如驱动元件的阈值电压和驱动元件的电子迁移率之类的驱动元件的电特性来补偿像素P之间的亮度偏差。
显示面板10可进一步包括开关阵列40。然而，本发明不限于此。开关阵列40可包括连接在源极驱动器12的输出引脚与数据线DL之间的解复用器(DEMUX)。DEMUX可通过时分(time-dividing)从源极驱动器12的一个通道输出的数据电压并且将时分的数据电压分配给两条或更多条数据线DL来减少源极驱动器12的通道数量。
源极驱动器12包括向显示面板10提供数据电压的数据电压供应单元20。
源极驱动器12的数据电压供应单元20包括多个数模转换器(下文中称为“DAC”)。在显示驱动期间，数据电压供应单元20通过DAC将从时序控制器11输入的修正后输入图像的数字数据DATA转换为显示数据电压。
在感测驱动期间，源极驱动器12的数据电压供应单元20在时序控制器11的控制下通过DAC产生感测数据电压。感测数据电压是在感测驱动期间被施加至位于每个像素P中的驱动元件的栅极电极的电压。
源极驱动器12可进一步包括感测单元30。然而，本发明不限于此。
时序控制器11配置成接收从主机系统输入的视频数据DATA和时序信号，比如垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE。然而，本发明不限于此。
时序控制器11配置成基于输入的信号产生用于控制源极驱动器12的操作时序的数据控制信号DDC和用于控制栅极驱动器13的操作时序的栅极控制信号GDC。
数据控制信号DDC包括源极起始脉冲、源极采样时钟、源极输出使能信号等。源极起始脉冲控制源极驱动器12的数据采样起始时序。源极采样时钟是基于上升沿或下降沿控制数据的采样时序的时钟信号。源极输出使能信号控制源极驱动器12的输出时序。
栅极控制信号GDC包括栅极起始脉冲、栅极移位时钟等。栅极起始脉冲被施加至栅极驱动器13的产生第一输出的栅极级，由此控制栅极级。栅极移位时钟是共同地输入至各栅极级并且将栅极起始脉冲移位的时钟信号。
例如，时序控制器11可不同地产生用于显示驱动的控制信号DDC和GDC与用于感测驱动的控制信号DDC和GDC。然而，本发明不限于此。
时序控制器11配置成控制用于感测驱动薄膜晶体管TFT的电特性并更新相应补偿值的感测驱动、以及用于在每个像素P中显示反映了补偿值的输入图像的显示驱动。
时序控制器11可配置成根据设定的控制顺序将感测驱动和显示驱动分开，但本发明不限于此。例如，在时序控制器11的控制下，可在显示驱动期间的垂直消隐时段中、在显示驱动之前的通电序列时段中、或者在显示驱动之后的断电序列时段中执行感测驱动，但本发明不限于此。可在显示驱动期间执行感测驱动。
垂直消隐时段是其中不写入输入图像数据DATA并且设置在写入一帧输入图像数据DATA的垂直有效区段(vertical active section)之间的时段。通电序列时段是指从驱动电源开启的时间点到输入图像显示的时间点的过渡时段。断电序列时段是指从图像显示结束的时间点到驱动电源关闭的时间点的时段。然而，感测驱动不限于上述时段。
例如，根据预设的感测过程，时序控制器11可感测待机模式、睡眠模式、低功率模式等，并且可控制用于感测驱动的所有操作。就是说，可在系统电源仍旧被施加的同时仅显示装置的屏幕关闭的状态下，例如，在待机模式、睡眠模式、低功率模式等中执行感测驱动。然而本发明不限于此。
在感测驱动期间，时序控制器11配置成基于从源极驱动器12输入的数字感测值来计算能够补偿像素P的驱动元件的电特性变化的补偿参数。
例如，有机发光显示装置包括存储器17或者配置成与存储器17通信。补偿参数可存储在存储器17中。可在每次执行感测驱动时更新存储在存储器17中的补偿参数，因而可容易补偿驱动元件的随时间变化的特性。然而，本发明不限于此。
在显示驱动期间，时序控制器11从存储器17读取补偿参数，基于补偿参数修正输入图像的数字数据DATA，并且将修正后的数字数据DATA提供至源极驱动器12。
栅极驱动器13可实现为与像素阵列的电路部件和线一起直接形成在显示面板10上的面板内栅极(GIP)电路。GIP电路可设置在作为显示面板10的非显示区域的边框区域中或者可分布并设置在像素阵列中。栅极驱动器13在时序控制器11的控制下向栅极线GL顺序地提供与数据电压同步的扫描信号。栅极驱动器13可通过使用移位寄存器移位扫描信号来向栅极线GL顺序地提供扫描信号。
主机系统可以是电视(TV)、机顶盒、导航系统、个人电脑(PC)、家庭影院系统、移动装置、可穿戴装置和车辆系统中的任意之一。
图2是图解像素电路的示例的电路图。
下文中，参照图2，像素电路连接至被提供数据电压Vdata的数据线DL、被提供基准电压Vref的基准电压线RL、以及被提供扫描信号Vscan的栅极线GL。扫描信号Vscan是在栅极高电压VGH与栅极低电压VGL之间摆动的信号。
像素P包括发光元件OLED、驱动元件DT、第一开关元件ST1、第二开关元件ST2和存储电容器Cst。驱动元件DT以及开关元件ST1和ST2的每一个可实现为晶体管。
发光元件OLED可实现为包括形成在阳极与阴极之间的有机化合物层的有机发光二极管(OLED)。有机化合物层可包括空穴注入层(HIL)、空穴传输层(HTL)、发光层(EML)、电子传输层(ETL)、电子注入层(EIL)等，但本发明不限于此。发光元件OLED是连接在第三节点Ns与低电位驱动电源EVSS之间并且根据驱动电流发光的发光元件，第三节点Ns连接至驱动元件DT的源极电极。发光元件OLED可配置成发射红色光、绿色光、蓝色光或白色光。
驱动元件DT包括连接至第一节点Ng的栅极电极、连接至第二节点Nd的漏极电极、和连接至第三节点Ns的源极电极。驱动元件DT通过根据栅极-源极电压Vgs控制施加至发光元件OLED的电流量来驱动发光元件OLED。可向驱动元件DT的漏极电极施加像素驱动电压EVDD。
第一开关元件ST1包括连接至栅极线GL的栅极电极、连接至数据线DL的漏极电极、和连接至第一节点Ng的源极电极。第一开关元件ST1响应于来自栅极线GL的扫描信号Vscan导通。当第一开关元件ST1导通时，被施加数据电压Vdata的数据线DL电连接至第一节点Ng，使得数据电压Vdata施加至驱动元件DT的栅极电极和存储电容器Cst。
第二开关元件ST2包括连接至栅极线GL的栅极电极、连接至基准电压线RL的漏极电极、和连接至第三节点Ns的源极电极。第二开关元件ST2响应于来自栅极线GL的扫描信号Vscan导通，以将基准电压线RL和第三节点Ns电连接，由此使基准电压Vref施加至第三节点Ns。基准电压Vref设为低于像素驱动电压EVDD的电压。同时，当需要感测驱动元件DT的电特性时，第二开关元件ST2可导通。在这种情况下，来自栅极驱动器13的感测信号可施加至第二开关元件ST2的栅极电极。由于可独立于扫描信号Vscan产生感测信号，所以可在所需的感测时间控制第二开关元件ST2的导通或截止时序。
存储电容器Cst连接在第一节点Ng与第三节点Ns之间，以在发光时段期间保持驱动元件DT的栅极-源极电压Vgs。随着栅极-源极电压Vgs增加，驱动电流增加，相应地，像素P的光发射量增加。换句话说，像素P的亮度与施加至第一节点Ng的电压，即，数据电压Vdata成比例地增加。
彼此相邻的像素电路连接到至少一条基准电压线RL。例如，尽管图2中未示出，但四个像素电路可共用一条基准电压线RL。根据这种构造，由于可减少基准电压线RL的数量，所以具有可增加开口率的优势。就是说，由于减少了基准电压线RL的数量，所以可设置更多的子像素。因此，具有可增加分辨率的优势。然而，本发明不限于此，基准电压线RL的数量以及共用基准电压线RL的像素P的数量和类型可进行各种修改和实施。
图3是图解根据本发明第一实施方式的显示面板10的像素P的平面图。
参照图3，每个像素P包括子像素SP1至SP4，每个子像素包括发光部EA和电路部CA。
子像素SP1至SP4沿第一方向(例如，x轴方向)布置。作为彩色子像素的示例，第一子像素SP1可以是红色子像素R，第二子像素SP2可以是绿色子像素G，第三子像素SP3可以是蓝色子像素B，第四子像素SP4可以是白色子像素W，但本发明不限于此。由于绿色子像素G和白色子像素W具有相对较高的光效率和亮度贡献率，所以其尺寸可小于红色子像素R和蓝色子像素B的尺寸。
发光部EA包括发光元件OLED。电路部CA包括用于驱动发光元件OLED的驱动元件DT、第一开关元件ST1、第二开关元件ST2、存储电容器Cst等。
在第一实施方式中，发光部EA和电路部CA沿与第一方向x交叉的第二方向(y轴方向)布置。在子像素SP1至SP4的每一个中，可通过实现在电路部CA中的像素电路来驱动发光元件OLED，由此发光。
在子像素SP1至SP4的每一个中，通过堤部BNK限定发光区域，堤部BNK形成在发光元件OLED的阳极AND上以暴露阳极AND的一部分。就是说，被堤部BNK暴露的阳极AND可看作是子像素SP1至SP4的每一个的发光区域。
像素阵列的线包括用于向子像素SP1至SP4施加驱动信号的水平线和垂直线。像素P可共用水平线和垂直线。垂直线设置在相邻的子像素SP1至SP4之间。
垂直线可包括垂直电源线VDDV、基准电压线RL和数据线DL1至DL4。垂直线是在沿第一方向x相邻的子像素SP1至SP4之间经过并且沿第二方向y延伸且具有长线形状的线。
水平线可包括栅极线GL和水平电源线VDDH。水平线与垂直线交叉。水平线是沿第一方向x延伸的线。
连接至像素的线和构成晶体管的电极可设置在相同层上，或者在其间夹有一个或多个绝缘层的情况下设置在不同层上并且可通过穿过绝缘层的用于电连接的接触孔互连。
第一至第四数据线DL1至DL4可连接至相应子像素SP的第一开关元件ST1。栅极线GL可连接至子像素SP1至SP4的每一个的第一开关元件ST1。栅极线GL可连接至子像素SP1至SP4的每一个的第二开关元件ST2。
像素驱动电压EVDD通过垂直电源线VDDV和水平电源线VDDH共同地施加至子像素SP1至SP4的像素电路。垂直电源线VDDV可通过水平电源线VDDH连接至子像素SP1至SP4的每一个的驱动元件DT。水平电源线VDDH设置在电路部CA中。水平电源线VDDH沿第一方向延伸并且将来自沿第二方向延伸的垂直电源线VDDV的信号传输至沿第一方向布置的子像素SP1至SP4。水平电源线VDDH与垂直电源线VDDV设置在不同的层上并且通过第一电源接触孔EH1电连接至垂直电源线VDDV。水平电源线VDDH设置在与驱动元件DT的漏极电极不同的层上并且通过第二电源接触孔EH2电连接至漏极电极。
施加至基准电压线RL的基准电压Vref通过(或经由)分支线RBL施加至一个或多个子像素SP1至SP4。分支线RBL可连接至子像素SP1至SP4的每一个的第二开关元件ST2。分支线RBL设置在电路部CA中。分支线RBL沿第一方向延伸并且将来自沿第二方向延伸的基准电压线RL的信号传输至沿第一方向布置的子像素SP1至SP4。更具体地，第一分支线BLa将基准电压线RL和其两端的两个子像素SP1和SP4连接，第二分支线BLb将基准电压线RL和两个中间的子像素SP2和SP3连接。分支线RBL设置在与基准电压线RL不同的层上并且通过第一基准接触孔RH1电连接至基准电压线RL。由于第一分支线BLa连接至在其间夹有两个子像素SP2和SP3而彼此分隔开的第一子像素和第四子像素，所以第一分支线BLa比第二分支线BLb长。第一分支线BLa的中央部分凹入地弯曲，从而不干扰第二分支线BLb。第二分支线BLb设置在第一分支线BLa的凹入中央部分的下方并且连接至相邻的第二子像素SP2和第三子像素SP3。由于第一分支线BLa的中央部分被凹入地图案化以经过堤部BNK的下方，所以可减少由分支线RBL导致的子像素SP1至SP4的发光区域的损失，由此增加开口率。
分支线RBL与第二开关元件ST2的漏极电极设置在相同层上，并且分支线RBL通过接触孔RH2电连接至第二开关元件ST2的有源层。第二开关元件ST2的漏极电极D2可与分支线RBL集成在一起。
本发明的第一开关元件ST1的栅极电极是栅极线GL的一部分或者通过从栅极线GL分支而形成。第一开关元件ST1的漏极电极是数据线DL的一部分或者通过从数据线DL分支而形成。第一开关元件ST1的有源层通过穿过缓冲层BUF(见图4)的接触孔STH1连接至其漏极电极。第一开关元件ST1的源极电极连接至驱动元件DT的栅极电极，第一开关元件ST1的源极电极与其漏极电极在其间夹有其栅极电极的情况下相对地设置。
在子像素SP1至SP4的每一个中，设置在发光部EA中的发光元件OLED的阳极AND沿第二方向延伸并且电连接至电路部CA中的相应驱动元件DT和存储电容器Cst。
接下来，将参照图4和图5描述根据本发明第一实施方式的显示面板的横截面结构。
图4是沿图3中的第一子像素SP1中的线A-A’截取的横截面图，其图解了图3中所示的第二开关元件ST2和分支线RBL的横截面结构。图5是沿图3中的第一子像素SP1中的线B-B’截取的横截面图，其图解了驱动元件DT、存储电容器Cst和水平电源线VDDH的横截面结构。
参照图4，显示面板10包括设置在基板SUBS上的第一金属层、缓冲层BUF、半导体层、第一绝缘层GI、第二金属层、第二绝缘层PAS、第三绝缘层OC、阳极AND、有机化合物层EL、阴极CAT、滤色器CF和堤部BNK。第一金属层至少包括数据线DL1和遮光金属图案LS。第二金属层包括第二开关元件ST2的电极。尽管在沿线A-A’截取的横截面中不可见，但构成像素电路的所有晶体管DT、ST1和ST2的电极也由第二金属层的图案形成。第一金属层和第二金属层的每一个可实现为单金属层或其中堆叠不同类型的金属层的双金属层。半导体层至少包括第二开关元件ST2的有源层ACT2。
数据线DL1和遮光金属图案LS设置在基板SUBS上。数据线DL1可由与遮光金属图案LS相同的第一金属形成在与遮光金属图案LS相同的层上。遮光金属图案LS可仅设置在驱动元件DT的沟道区域(或有源层)的下方，或者不仅可设置在驱动元件DT的沟道区域的下方，而且还设置在第一开关元件ST1和第二开关元件ST2的沟道区域的下方。遮光金属图案LS可用于阻挡外部光的目的或者可连接至其他电极或线并且可用作电容器的电极。
缓冲层BUF可设置在其上设置有数据线DL1和遮光金属图案LS的基板SUBS上。缓冲层BUF可包括一个或多个无机绝缘材料层，以用于阻挡从基板SUBS扩散的离子或杂质并且阻挡外部湿气的渗透。
第二开关元件ST2和第一分支线BLa形成在缓冲层BUF上。尽管在图3的沿线A-A’截取的横截面中不可见，但第二分支线BLb也可形成在缓冲层BUF上。
第二开关元件ST2包括有源层ACT2、栅极电极G2、源极电极S2和漏极电极D2。有源层ACT2设置在缓冲层BUF上。有源层ACT2由半导体制成。半导体可以是选自氧化物半导体、多晶硅和非晶硅的任意一种。
有源层ACT2可划分为沟道区域、设置在沟道区域的一侧的源极区域、和设置在沟道区域的另一侧的漏极区域。当利用离子掺杂有源层ACT2的源极区域和漏极区域时，由第二金属层形成的栅极电极G2用作掩模，使得栅极电极G2下方的沟道区域不被离子掺杂。
栅极电极G2设置在有源层ACT2的沟道区域上并且在栅极电极G2与沟道区域之间夹有第一绝缘层GI。第一绝缘层GI可形成为硅氧化物(SiOx)膜或硅氮化物(SiNx)膜，但本发明不限于此。第一绝缘层GI可以是栅极绝缘层。栅极电极G2可以是栅极线GL的一部分或者可以是从栅极线GL分支的部分。就是说，栅极电极G2和栅极线GL可由位于相同层上的相同第二金属形成。
源极电极S2和漏极电极D2设置在缓冲层BUF上，以在其间夹有栅极电极G2的情况下彼此分隔开。源极电极S2和漏极电极D2可由与栅极电极G2相同的第二金属形成在与栅极电极G2相同的层上。第一绝缘层GI设置在源极电极S2与缓冲层BUF之间。第一绝缘层GI也设置在漏极电极D2与缓冲层BUF之间。
源极电极S2通过穿过第一绝缘层GI的第二源极接触孔STH1连接至有源层ACT2的源极区域。源极电极S2通过穿过缓冲层BUF的第二开关接触孔STH2连接至遮光金属图案LS。尽管图4中未示出，但如上所述，遮光金属图案LS可用于便于与其他电极或线的连接，因而遮光金属图案LS可以是用于将源极电极S2电连接至驱动元件DT的源极电极或发光元件OLED的阳极AND的节点的一部分。
漏极电极D2通过穿过第一绝缘层GI的第二漏极接触孔RH2连接至有源层ACT2的漏极区域。
形成在缓冲层BUF上的分支线BLa可由与第二开关元件ST2的栅极电极、源极电极和漏极电极相同的第二金属形成在与第二开关元件ST2的栅极电极、源极电极和漏极电极相同的层上。漏极电极D2可以是分支线BLa的一部分或者可以是从分支线BLa分支的部分。
第二绝缘层PAS设置在第二开关元件ST2和分支线BLa上。第二绝缘层PAS可以是钝化膜。钝化膜可以是保护其下方的元件的绝缘层，其可以是硅氧化物(SiOx)膜、硅氮化物(SiNx)膜、或其中堆叠有硅氧化物(SiOx)膜和硅氮化物(SiNx)膜中的两个或更多个的多层。
第三绝缘层OC可设置在第二绝缘层PAS上。第三绝缘层OC可以是用于减小下方结构的台阶差的平坦化膜，并且可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。如果需要的话，可省略钝化膜和平坦化膜中的任意一个。滤色器CF可设置在第二绝缘层PAS与第三绝缘层OC之间。
发光元件OLED设置在第三绝缘层OC上。发光元件OLED包括阳极AND和阴极CAT，阳极AND和阴极CAT在其间夹有有机化合物层EL的情况下彼此相对。
由于根据本发明的显示装置实现为底部发光型，所以阳极AND可用作透明电极。作为示例，阳极AND可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锌(ZnO)之类的透明电极材料制成。
堤部BNK设置在其上形成有阳极AND的基板SUBS上。堤部BNK可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。
有机化合物层EL设置在其上形成有堤部BNK的基板SUBS上。有机化合物层EL包括其中电子和空穴进行组合而发光的发光层EML。有机化合物层EL包括HIL、HTL、ETL和EIL中的一个或多个。
阴极CAT设置在有机化合物层EL上。阴极CAT可广泛地形成在基板SUBS的整个表面上。根据本发明的显示装置可实现为底部发光型。在这种情况下，阴极CAT可用作反射电极。例如，阴极CAT可由诸如镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或其合金之类的具有低功函数的反射材料制成。
参照图5，显示面板10包括设置在基板SUBS上的第一金属层、缓冲层BUF、半导体层、第一绝缘层GI、第二金属层、第二绝缘层PAS、第三绝缘层OC、驱动元件DT、发光元件OLED和堤部BNK。第一金属层包括遮光金属图案LS。第二金属层包括驱动元件DT的电极。第一金属层和第二金属层的每一个可实现为单金属层或其中堆叠不同类型的金属层的双金属层。半导体层至少包括驱动元件DT的有源层ACT0。
遮光金属图案LS设置在基板SUBS上。遮光金属图案LS可仅设置在驱动元件DT的沟道区域(或有源层)的下方，或者不仅可设置在驱动元件DT的沟道区域的下方，而且还可设置在第一开关元件ST1和第二开关元件ST2的沟道区域的下方。遮光金属图案LS可用于简单阻挡外部光的目的或者可便于与其他电极或线的连接并且可用作构成电容器的电极等。
缓冲层BUF可设置在其上设置有遮光金属图案LS的基板SUBS上。缓冲层BUF可用于阻挡从基板SUBS扩散的离子或杂质并且阻挡外部湿气的渗透。
驱动元件DT和水平电源线VDDH形成在缓冲层BUF上。驱动元件DT包括有源层ACT0、栅极电极G0、源极电极S0和漏极电极D0。
有源层ACT0设置在缓冲层BUF上。有源层ACT0可划分为沟道区域、设置在沟道区域的一侧的源极区域、和设置在沟道区域的另一侧的漏极区域。有源层ACT0由非金属化的半导体制成。半导体可选自氧化物半导体、多晶硅和非晶硅的任意一种。
栅极电极G0设置在有源层ACT0的沟道区域上并且在栅极电极G0与沟道区域之间夹有第一绝缘层GI。第一绝缘层GI可形成为硅氧化物(SiOx)膜或硅氮化物(SiNx)膜，但本发明不限于此。在此，第一绝缘层GI可以是栅极绝缘层GI。栅极电极G0可设置在源极电极S0与漏极电极D0之间，并与源极电极S0和漏极电极D0分隔开。栅极电极G0可由与源极电极S0和漏极电极D0相同的材料形成在与源极电极S0和漏极电极D0相同的层上。
源极电极S0和漏极电极D0在缓冲层BUF上在其间夹有栅极电极G0的情况下彼此分隔开。源极电极S0和漏极电极D0可由与栅极电极G0相同的材料形成在与栅极电极G0相同的层上。第一绝缘层GI设置在源极电极S0与缓冲层BUF之间。第一绝缘层GI也设置在漏极电极D0与缓冲层BUF之间。
源极电极S0通过穿过第一绝缘层GI的源极接触孔EH3连接至有源层ACT0的源极区域。如图3中所示，源极电极S0通过像素接触孔CH1电连接至发光元件OLED的阳极AND。
漏极电极D0通过穿过第一绝缘层GI的漏极接触孔EH2连接至有源层ACT0的漏极区域。漏极电极D0可以是水平电源线VDDH的一部分或者可以是从水平电源线VDDH分支的部分。
显示面板10可进一步包括设置在缓冲层BUF上以与驱动元件DT的有源层ACT0分隔开的存储电容器Cst的一个电极。存储电容器Cst的一个电极可包括与驱动元件DT的有源层ACT0一体形成的半导体。用作存储电容器Cst的一个电极的半导体可被金属化。
存储电容器Cst包括由金属化的半导体图案形成的一个电极、缓冲层BUF和与半导体图案交叠的遮光金属图案LS，其中在半导体图案与遮光金属图案LS之间夹有缓冲层BUF。因此，遮光金属图案LS的一部分也用作存储电容器Cst的另一个电极。如上所述，存储电容器Cst可连接在驱动元件DT的第一节点Ng和第三节点Ns之间。
第二绝缘层PAS设置在驱动元件DT和水平电源线VDDH上。第二绝缘层PAS可以是钝化膜。钝化膜可以是保护其下方的元件的绝缘层，其可以是硅氧化物(SiOx)膜、硅氮化物(SiNx)膜、或其中堆叠有硅氧化物(SiOx)膜和硅氮化物(SiNx)膜的多层。
第三绝缘层OC可设置在第二绝缘层PAS上。第三绝缘层OC可以是用于减小下方结构的台阶差的平坦化膜，并且可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。如果需要的话，可省略钝化膜和平坦化膜中的任意一个。
发光元件OLED设置在第三绝缘层OC上。发光元件OLED包括阳极AND、有机化合物层EL和阴极CAT。由于在沿线B-B’截取的横截面中看不到阳极AND，所以图4中未示出阳极AND。
如图3中所示，阳极AND通过穿过第二绝缘层PAS和第三绝缘层OC的像素接触孔CH1连接至驱动元件DT的源极电极S0。根据本发明的显示装置可实现为底部发光型。为此，发光元件的阳极可用作透明电极。作为示例，阳极AND可由诸如ITO、IZO或ZnO之类的透明电极材料制成。
堤部BNK设置在第三绝缘层OC上。堤部BNK可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。
堤部BNK可暴露子像素的开口中的阳极并且可覆盖阳极AND的边缘。堤部BNK限定子像素的发光区域，来自发光元件OLED的光通过发光区域发射到外部。发光区域包括在子像素SP1至SP4的每一个的发光部EA中由堤部BNK限定的开口中暴露的阳极的区域。在由堤部BNK限定的发光区域中，发光元件OLED的阳极AND的大部分被暴露。发光区域实质上与图3中的暴露阳极AND而没有金属的开口APT相同。
发光区域中的所有薄膜层可由90％或更多的介质(medium)形成。
有机化合物层EL设置在其上形成有堤部BNK的基板SUBS上。有机化合物层EL可包括发光层EML，发光层EML是其中电子和空穴进行组合而发光的层，并且有机化合物层EL可包括HIL、HTL、ETL和EIL中的一个或多个。
阴极CAT设置在有机化合物层EL上。阴极CAT可广泛地形成在基板SUBS的整个表面上。在底部发光型中，阴极CAT可用作反射电极。例如，阴极CAT可由诸如镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或其合金之类的具有低功函数的反射材料制成。
在图3至图5所示的显示面板10中，晶体管DT、ST1和ST2的有源层可实现为使用光刻工艺(下文中被称为“光学工艺”)被图案化为所需形状的半导体图案。这将结合图6A至图6C进行描述。在图6A至图6C中，参考标记“PAD”表示在显示面板10中与数据线DL和源极驱动器12的输出引脚连接的焊盘。参考标记“APT”表示子像素的开口。参考标记“TFT”表示显示面板10的驱动元件。参考标记“Cst”表示显示面板10的存储电容器。参考标记“DATA”表示显示面板10的数据线。
在光学工艺中，如图6A中所示，在缓冲层BUF上沉积半导体材料，以在缓冲层BUF上形成半导体层SEM。可选择氧化物半导体，例如，氧化铟镓锌(IGZO)作为半导体材料。下文中，将描述使用非晶IGZO作为半导体材料，但本发明不限于此。
在光学工艺中，如图6B中所示，在半导体层SEM上涂覆光敏材料层之后，在光敏材料层上对准被压印有所需图案的光学掩模，并且通过光学掩模将光敏材料曝光。随后，在光学工艺中，在光敏材料层上喷射显影剂，从而仅溶化并去除光敏材料层的曝光部分。结果，在光刻胶图案PR的下方保留具有所需形状的半导体图案SEM’。
在光学工艺中，在光刻胶图案PR和半导体图案SEM’上喷射蚀刻剂。通过这种湿蚀刻工艺，如图6C中所示，半导体图案SEM’的未被光刻胶图案PR覆盖的暴露部分被去除。
图7A至图7D是图解图3中所示的像素电路中的将半导体图案SEM’与晶体管DT、ST1和ST2连接的接触孔结构的平面图。在图7A至图7D中，参考标记“GM”表示被用作晶体管DT、ST1和ST2的电极的第二金属层的部分图案。图7A至图7D中所示的接触孔结构可以是将半导体层与第二金属层连接的图3中的接触孔CH1、STH1和STH2中的任意一个。
形成第一绝缘层GI，以覆盖图7A中所示的非金属化的半导体图案SEM’，并且通过光学工艺去除第一绝缘层GI的一部分。结果，如图7B中所示，通过被去除了第一绝缘层GI的接触孔CH(GI)暴露半导体图案SEM’的一部分。在此，半导体图案SEM’是未被金属化的半导体层。
半导体图案SEM’的通过接触孔CH(GI)暴露的部分CA1被金属化。氧化物半导体(IGZO)的导电率根据氧含量而变化。当氧含量降低时，氧化物半导体(IGZO)的导电率增加，因而氧化物半导体(IGZO)具有被金属化的导体的特性。作为减小氧化物半导体(IGZO)的氧含量的方法，可使用等离子体处理。例如，当氧化物半导体暴露于等离子体时，氧化物半导体中包含的氧被去除，因而氧化物半导体(IGZO)的电阻降低。因此，氧化物半导体(IGZO)可被金属化。等离子体处理是在氦气(He)、氢气(H2)或氩气(Ar)中产生等离子体放电的方法。
在第一绝缘层GI上形成第二金属层图案GM，以覆盖接触孔CH(GI)的一部分。第二金属层图案GM可以是晶体管DT、ST1和ST2的源极电极或漏极电极。如图7C中所示，第二金属层图案GM覆盖半导体图案SEM’的未成为导体的部分和接触孔CH(GI)的一部分，因而与半导体图案SEM’和接触孔CH(GI)的这部分接触。
如图7D中所示，半导体图案SEM’的未被第二金属层图案GM覆盖的其余部分CA2被金属化。在这种情况下，被第二金属层图案GM覆盖的部分NA未暴露于等离子体，因而未被金属化。
在根据本发明第一实施方式的显示装置中，由于多个子像素SP1、SP2、SP3和SP4共用一条基准电压线RL并且由于分支线RBL的双结构，可增加像素的开口率。
图8是图解根据本发明第二实施方式的显示面板10的像素的平面图。
参照图8，像素P共用的线包括水平线和垂直线。垂直线设置在相邻的子像素SP1至SP4之间。垂直线可包括垂直电源线VDDV、基准电压线RL和第一至第四数据线DL1至DL4。
水平线可包括栅极线GL、水平电源线VDDH等。水平线与垂直线交叉。水平线可指沿第一方向x延伸的线。
连接至像素的线和构成晶体管的电极可设置在相同层上，或者在其间夹有一个或多个绝缘层的情况下设置在不同层上并且可通过穿过绝缘层的用于电连接的接触孔互连。
第一至第四数据线DL1至DL4可连接至相应子像素SP的第一开关元件ST1。栅极线GL可连接至子像素SP1至SP4的每一个的第一开关元件ST1。栅极线GL可连接至子像素SP1至SP4的每一个的第二开关元件ST2。
垂直电源线VDDV可通过水平电源线VDDH连接至子像素SP1至SP4的每一个的驱动元件DT。水平电源线VDDH设置在电路部CA中。水平电源线VDDH沿第一方向x延伸并且将来自沿第二方向y延伸的垂直电源线VDDV的信号传输至沿第一方向x布置的子像素SP1至SP4。水平电源线VDDH与垂直电源线VDDV设置在不同的层上并且通过第一电源接触孔EH4电连接至垂直电源线VDDV。
水平电源线VDDH可设置在与驱动元件DT的漏极电极相同的层上。水平电源线VDDH可实现为金属化的半导体层。在这种情况下，由于金属化的半导体层是透明的，并且水平电源线VDDH与子像素的发光区域交叠，所以可进一步扩展子像素的开口和发光区域。
水平电源线VDDH的至少一部分可实现为包括半导体层和形成在半导体层上的第三金属层的多层结构。第三金属层可由选自铜(Cu)和钼钛(MoTi)中的任意一种制成，或者可以是其中堆叠有铜(Cu)和钼钛(MoTi)的双金属层。第三金属层与晶体管的有源层中的半导体层、电容器的电极等直接接触，并且在子像素的发光区域中的半导体层上不存在第三金属层。第三金属层堆叠在半导体层上并且设置在第一金属层与第二金属层之间。
基准电压线RL可通过(或经由)分支线RBL连接至子像素SP1至SP4的每一个的第二开关元件ST2。
分支线RBL沿水平方向，即第一方向x延伸，并且将来自基准电压线RL的信号传输至沿第一方向布置的子像素SP1至SP4。分支线RBL设置在与基准电压线RL不同的层上并且通过第一基准接触孔RH3电连接至基准电压线RL。与上述第一实施方式中不同，分支线RBL未分成两条。分支线RBL的至少一部分仅由半导体层形成。分支线RBL可部分地包括具有半导体层和形成在半导体层上的第三金属层的多层结构。第三金属层可由选自铜(Cu)和钼钛(MoTi)中的任意一种制成，或者可以是其中堆叠有铜(Cu)和钼钛(MoTi)的双金属层。半导体层具有比金属高得多的光透射率。第三金属层在第一金属层与第二金属层之间形成在半导体层上。
分支线RBL的其中堆叠有半导体层和第三金属层的多层部分(下文中称为“具有多层结构的分支线”)可设置在相邻子像素SP1、SP2、SP3和SP4之间的非发光区域中。具有多层结构的分支线与诸如数据线DL1至DL4之类的垂直线交叉。
分支线RBL的其中仅存在半导体层而没有金属层的部分(下文中称为“单层分支线”)表现为透明的。氧化物半导体(IGZO)具有90％或更大的光透射率。单层分支线的半导体层可被金属化，以允许电流流动。在具有多层结构的分支线中，金属下方的半导体层可不被金属化，而可以是未被金属化的非晶半导体。
单层分支线跨过子像素SP1至SP4的任意一个中的发光区域连接至像素电路。单层分支线可与发光区域中的阳极AND交叠。单层分支线的半导体层的一部分可在其与阳极交叠的区域中沿第一方向和第二方向弯曲成“L”形状，从而连接至像素电路中的至少一个。
由于透明的单层分支线，可增加子像素的开口率，并且可扩展发光区域。子像素的开口率增加了其中透明的单层分支线与子像素SP的发光区域交叠的区域OA那么大。子像素的发光区域包括由堤部BNK限定的阳极AND的暴露区域。
本发明的第一开关元件ST1的栅极电极是栅极线GL的一部分或者通过从栅极线GL分支而形成。第一开关元件ST1的漏极电极是数据线DL的一部分或者通过从数据线DL分支而形成。第一开关元件ST1的有源层通过穿过缓冲层BUF的接触孔STH3连接至其漏极电极。可使用形成在半导体层上的第二金属层实现第一开关元件ST1的源极电极。第一开关元件ST1可包括从其源极电极延伸的延伸部。延伸部的一侧可连接至第一开关元件ST1的源极电极，其另一侧可连接至驱动元件DT的栅极电极。如图2中所示，延伸部可将第一开关元件ST1的源极电极与驱动元件DT的栅极电极连接。由于延伸部从第一开关元件ST1的源极电极是接续的，所以像源极电极一样，延伸部可具有包括半导体层和形成在半导体层上的第二金属层的多层结构。
设置在子像素SP1至SP4的每一个的发光部EA中的发光元件OLED的阳极AND沿第二方向延伸并且电连接至电路部CA中的相应驱动元件DT和存储电容器Cst。
图9是沿图8中的第一子像素SP1中的线C-C’截取的横截面图，其图解了图8中所示的第二开关元件ST2和分支线RBL的横截面结构。图10是沿图8中的第一子像素SP1中的线D-D’截取的横截面图，其图解了图8中所示的驱动元件DT、存储电容器Cst和水平电源线VDDH的横截面结构。
参照图9，显示面板10包括设置在基板SUBS上的第一金属层、缓冲层BUF、半导体层、第一绝缘层GI、第二金属层、第二绝缘层PAS、第三绝缘层OC、阳极AND、有机化合物层EL、阴极CAT、滤色器CF和堤部BNK。第一金属层至少包括数据线DL1和遮光金属图案LS。第二金属层包括第二开关元件ST2的电极。第一金属层和第二金属层的每一个可实现为单金属层或其中堆叠不同类型的金属层的双金属层。半导体层至少包括第二开关元件ST2的有源层ACT2和分支线RBL。第三金属层部分地堆叠在半导体层上。第三金属层形成在与数据线DL1交叉的半导体层上，以形成具有多层结构的分支线，并且第三金属层可用作第二开关元件ST2的源极电极和漏极电极。
数据线DL1和遮光金属图案LS设置在基板SUBS上。数据线DL1可由与遮光金属图案LS相同的第一金属形成在与遮光金属图案LS相同的层上。遮光金属图案LS可仅设置在驱动元件DT的沟道区域(或有源层)的下方，或者不仅可设置在驱动元件DT的沟道区域的下方，而且还可设置在第一开关元件ST1和第二开关元件ST2的沟道区域的下方。遮光金属图案LS可用于阻挡外部光的目的或者可连接至其他晶体管的电极或线并且可用作电容器的电极。
缓冲层BUF可设置在其上设置有数据线DL1和遮光金属图案LS的基板SUBS上。缓冲层BUF阻挡从基板SUBS扩散的离子或杂质并且阻挡外部湿气的渗透。
第二开关元件ST2的电极和分支线RBL设置在缓冲层BUF上。分支线RBL包括与发光区域交叠的具有单层结构的分支线和与数据线DL1交叠的具有多层结构的分支线。在分支线RBL中，与子像素SP1至SP4的发光区域交叠的具有单层结构的分支线的半导体层被金属化，从而将施加至基准电压线RL的基准电压Vref施加至子像素SP1至SP4的像素电路。
第二开关元件ST2的源极电极S2和漏极电极D2可包括形成在半导体层上的第三金属层和第三金属层上的与第三金属层接触的第二金属层。第二开关元件ST2的栅极电极可由第二金属层形成。
第二开关元件ST2包括有源层ACT2、栅极电极G2、源极电极S2和漏极电极D2。
有源层ACT2设置在缓冲层BUF上。有源层ACT2可划分为沟道区域、设置在沟道区域的一侧的源极区域、和设置在沟道区域的另一侧的漏极区域。
栅极电极G2由设置在有源层ACT2的沟道区域上的第二金属层形成并且在栅极电极G2与沟道区域之间夹有第一绝缘层GI。第一绝缘层GI可形成为硅氧化物(SiOx)膜或硅氮化物(SiNx)膜，但本发明不限于此。第一绝缘层GI可以是栅极绝缘层。栅极电极G2可以是栅极线GL的一部分或者可以是从栅极线GL分支的部分。就是说，栅极电极G2和栅极线GL可由位于相同层上的相同第二金属形成。
源极电极S2和漏极电极D2在其间夹有栅极电极G2的情况下设置在缓冲层BUF上。因此，第二开关元件ST2的电极G2、S2和D2可大致彼此共面地设置在缓冲层BUF上。
源极电极S2包括形成在半导体层的源极区域上的第三金属层和第三金属层上的与第三金属层接触的第二金属层。由于源极电极S2由第三金属层形成，所以源极电极S2连接至由半导体层形成的有源层ACT2。第一绝缘层GI可设置在源极电极S2与有源层ACT2的源极区域之间。源极电极S2的第二金属层通过穿过第一绝缘层GI的接触孔STH4与第三金属层和半导体层的有源层ACT2的源极区域接触。源极电极S2的第二金属层通过穿过第一绝缘层GI、半导体层和缓冲层BUF的接触孔STH5连接至遮光金属图案LS。尽管图9中未示出，但如上所述，遮光金属图案LS可连接至其他晶体管的电极或线。连接至源极电极S2的遮光金属图案LS可将源极电极S2连接至驱动元件DT的源极电极或发光元件OLED的阳极AND。
漏极电极D2包括形成在包括有源层ACT2的半导体层上的第三金属层。漏极电极D2可进一步包括第三金属层上的与第三金属层接触的第二金属层。分支线RBL由形成在半导体层上的第三金属层形成并且连接至漏极电极D2，如图2中所示。因此，分支线RBL中的具有多层结构的分支线和漏极电极D2被集成到第三金属层中。
第二绝缘层PAS覆盖第二开关元件ST2和分支线RBL。第二绝缘层PAS可以是钝化膜。钝化膜可以是保护其下方的元件的绝缘层，其可以是硅氧化物(SiOx)膜、硅氮化物(SiNx)膜、或其中堆叠有硅氧化物(SiOx)膜和硅氮化物(SiNx)膜的多层。
第三绝缘层OC可设置在第二绝缘层PAS上。第三绝缘层OC可以是用于减小下方结构的台阶差的平坦化膜，并且可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。需要的话，可省略钝化膜和平坦化膜中的任意一个。
滤色器CF可设置在第二绝缘层PAS与第三绝缘层OC之间。
发光元件OLED设置在第三绝缘层OC上。发光元件OLED包括彼此面对的阳极AND、有机化合物层EL和阴极CAT。
显示装置可实现为底部发光型。在这种情况下，阳极AND可用作透明电极。作为示例，阳极AND可由诸如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锌(ZnO)之类的透明电极材料制成。
堤部BNK设置在其上形成有阳极AND的基板SUBS上。堤部BNK可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。
发光元件OLED的有机化合物层EL设置在其上形成有堤部BNK的基板SUBS上。有机化合物层EL可包括发光层EML，发光层EML是其中电子和空穴进行组合而发光的层，并且有机化合物层EL可包括HIL、HTL、ETL和EIL中的一个或多个。
阴极CAT设置在有机化合物层EL上。阴极CAT可广泛地形成在基板SUBS的整个表面上。由于根据本发明第二实施方式的显示装置实现为底部发光型，所以阴极CAT可用作反射电极。例如，阴极CAT可由诸如镁(Mg)、钙(Ca)、铝(Al)、银(Ag)或其合金之类的具有低功函数的反射材料制成。
从图9中所示的交叠区域OA能够看出，分支线RBL中的具有单层结构的透明分支线与子像素SP1和SP2的发光区域交叠。结果，根据本发明，子像素SP1至SP4的发光区域可变宽，从而增加亮度并降低功耗。
参照图10，显示面板10包括设置在基板SUBS上的第一金属层、缓冲层BUF、半导体层、第一绝缘层GI、第二金属层、第二绝缘层PAS、第三绝缘层OC、阳极AND、有机化合物层EL、阴极CAT、滤色器CF和堤部BNK。第一金属层包括遮光金属图案LS。第二金属层可用作驱动元件DT的栅极电极和存储电容器Cst的上电极CE1。第一金属层和第二金属层的每一个可实现为单金属层或其中堆叠不同类型的金属层的双金属层。半导体层至少包括驱动元件DT的有源层ACT0。在半导体层上部分地堆叠第三金属层。第三金属层可形成在半导体层上并被图案化为水平电源线VDDH，并且第三金属层可用作驱动元件DT的源极电极和漏极电极。驱动元件DT的源极电极和漏极电极可进一步包括第三金属层上的与第三金属层接触的第二金属层。
遮光金属图案LS设置在基板SUBS上。缓冲层BUF可设置在其上设置有遮光金属图案LS的基板SUBS上。驱动元件DT和水平电源线VDDH形成在缓冲层BUF上。
驱动元件DT包括有源层ACT0、栅极电极G0、源极电极S0和漏极电极D0。
有源层ACT0由设置在缓冲层BUF上的非金属化的半导体层形成。有源层ACT0可划分为沟道区域、设置在沟道区域的一侧的源极区域、和设置在沟道区域的另一侧的漏极区域。
栅极电极G0设置在有源层ACT0的沟道区域上并且在栅极电极G0与沟道区域之间夹有第一绝缘层GI。第一绝缘层GI可形成为硅氧化物(SiOx)膜或硅氮化物(SiNx)膜，但本发明不限于此。在此，第一绝缘层GI可以是栅极绝缘层。栅极电极G0可设置在源极电极S0与漏极电极D0之间。
源极电极S0和漏极电极D0可在其间夹有栅极电极G0的情况下设置在缓冲层BUF上。
第一绝缘层GI可设置在源极电极S0与缓冲层BUF之间。源极电极S0可在与栅极电极G0相同的层上包括相同的第二金属层。源极电极S0的第二金属层可通过穿过第一绝缘层GI的源极接触孔EH5连接至形成在有源层ACT0的源极区域中的第三金属层。如图8中所示，源极电极S0可通过接触孔CH2连接至发光元件OLED的阳极AND。
漏极电极D0可包括形成在有源层ACT0的漏极区域中的半导体层和形成在半导体层上的第三金属层。漏极电极D0可进一步包括形成在第三金属层上并且与第三金属层接触的第二金属层。漏极电极D0可以是水平电源线VDDH的一部分或者可以是从水平电源线VDDH分支的部分。因而，水平电源线VDDH可与漏极电极D0一体地形成。因此，漏极电极D0和水平电源线VDDH可共用半导体层和形成在其上的第三金属层。
在图10中，存储电容器Cst包括第一电容器Cst1和第二电容器Cst2，因而具有比第一实施方式更大的容量。如图2中所示，存储电容器Cst连接在驱动元件DT的栅极电极G0和源极电极S0之间。
第一电容器Cst1包括在其间夹有缓冲层BUF的情况下彼此相对的遮光金属图案LS和中间电极CE2。遮光金属图案LS与存储电容器Cst的下电极是一体形成的。中间电极CE2包括与有源层ACT0连接的金属化的半导体层。中间电极CE2可进一步包括形成在半导体层上的第三金属层。
第二电容器Cst2包括在其间夹有第一绝缘层GI的情况下彼此相对的中间电极CE2和上电极CE1。上电极CE1可由与栅极电极G0相同的第二金属层形成在第一绝缘层GI上。
如图10中所示，根据本发明，在子像素SP1至SP4的每一个的像素电路中形成双电容器，由此确保足够的电容器容量。结果，可减小存储电容器Cst的尺寸，由此扩展子像素SP1至SP4的发光区域并增加开口率。
第二绝缘层PAS覆盖驱动元件DT、水平电源线VDDH和存储电容器Cst。第二绝缘层PAS可以是钝化膜。钝化膜可以是保护其下方的元件的绝缘层，其可以是硅氧化物(SiOx)膜、硅氮化物(SiNx)膜、或其中堆叠有硅氧化物(SiOx)膜和硅氮化物(SiNx)膜的多层。
第三绝缘层OC可设置在第二绝缘层PAS上。第三绝缘层OC可以是用于减小下方结构的台阶差的平坦化膜，并且可由诸如聚酰亚胺、苯并环丁烯系列树脂或丙烯酸酯之类的有机材料制成。如果需要的话，可省略钝化膜和平坦化膜中的任意一个。
发光元件OLED设置在第三绝缘层OC上。发光元件OLED包括阳极AND、有机化合物层EL和阴极CAT。在沿线D-D’截取的横截面中看不到阳极AND。
在一个光学工艺中，在如图8至图10所示的显示面板中，可在半导体层上部分地堆叠第三金属层，并且可将半导体层部分地金属化。在光学工艺中，在缓冲层BUF上接续地沉积半导体层和第三金属层之后，使用半色调掩模。将结合图11A至图11E描述此光学工艺。
图11A至图11E是图解用于同时将半导体层部分地金属化和使用半色调掩模在半导体层上形成第三金属层的图案的光学工艺的示图。
参照图11A，在光学工艺中，在整个缓冲层BUF上沉积半导体层SEM，并且在其上沉积金属层MM。半导体层SEM的材料可选自容易被金属化的氧化物半导体，例如IGZO。金属层MM可由选自铜(Cu)和钼钛(MoTi)中的任意一种制成，或者可以是其中堆叠有(Cu)和钼钛(MoTi)的双金属层。金属层MM用作上述第三金属层。
在金属层MM上涂覆光敏材料，以在金属层MM上形成光敏材料层。在光学工艺中，在光敏材料层上对准被压印有所需图案的半色调掩模，并且通过半色调掩模将光敏材料层曝光并显影，以将光敏材料层图案化。结果，在金属层MM上保留光刻胶图案PRa和PRb。
根据光透射率，半色调掩模可包括透射部、半透射部和阻挡部。在半色调掩模中，暴露于通过透射部入射的光的光敏材料可被显影剂完全去除，并且暴露于通过半透射部入射的光的光敏材料的上端部可被显影剂部分地去除。第一光刻胶图案PRa是未曝光部分并且相对较厚。第二光刻胶图案PRb对应于通过半色调掩模的半透射部曝光的光敏材料。第二光刻胶图案PRb比第一光刻胶图案PRa薄。第一光刻胶图案PRa位于一部分上，该部分作为其中堆叠有半导体层和第三金属层的结构而保留。第二光刻胶图案PRb位于其中仅保留半导体层而没有第三金属层的部分上。在不存在光刻胶图案PRa和PRb的部分中，半导体层和第三金属层在蚀刻工艺中均被去除。
随后，在光学工艺中，通过在金属层MM上喷射蚀刻剂执行湿蚀刻。结果，如图11B中所示，金属层MM的被第一光刻胶图案PRa和第二光刻胶图案PRb覆盖的部分保留在半导体层SEM上，并且金属层MM的暴露于蚀刻剂的其他部分被去除。由于金属层被过蚀刻，保留在半导体层SEM上的金属图案MM’的宽度可小于光刻胶图案PRa和PRb的宽度。
随后，在光学工艺中，通过灰化工艺调整光刻胶图案PRa和PRb的厚度。通过灰化工艺，第一光刻胶图案PRa的厚度减小，并且第二光刻胶图案PRb完全被蚀刻并去除。结果，如图11C中所示，在灰化工艺之后，在半导体层SEM上保留其厚度减小了的第一光刻胶图案PRa’。
接着，在光学工艺中，对半导体层SEM执行湿蚀刻。结果，第一光刻胶图案PRa’下方的半导体层SEM保留在缓冲层BUF上，并且暴露于蚀刻剂的半导体层SEM被去除。
之后，执行等离子体处理，以将未被光刻胶图案PRa’覆盖而暴露的半导体图案SEM’金属化。结果，如图11D中所示，可在缓冲层BUF上形成被用作存储电容器Cst的中间电极CE2的金属化的半导体图案SEM’。
尽管在图中省略，但在将半导体图案与晶体管的电极或线连接的接触孔中，可将半导体图案金属化。在将半导体图案金属化之后，如图11E中所示，去除光刻胶图案PRa’。
图12A至图12C是图解图8中所示的像素电路的接触孔结构的平面图。在图12A至图12C中，参考标记“GM”表示被用作晶体管DT、ST1和ST2的电极的第二金属层的部分图案。图12A至图12C中所示的接触孔结构可以是将半导体层与第二金属层连接的图8中的接触孔CH2、STH3和STH4中的任意一个。
例如，驱动元件DT的源极电极S0通过穿过第一绝缘层GI的接触孔STH4连接至分支线RBL。在接触孔STH4中，分支线RBL中的金属化的半导体层可连接至与源极电极S0连接的第二金属层。作为另一示例，在接触孔STH4中，分支线RBL的第三金属层可连接至驱动元件DT的源极电极S0。
在金属化的半导体图案CSEM/MM’上形成第一绝缘层GI之后，蚀刻第一绝缘层GI。结果，如图12A和12B中所示，通过被去除了第一绝缘层GI的接触孔CH(GI)暴露金属化的半导体图案CSEM/MM’的一部分。
第二金属层GM可在接触孔CH(GI)中接触形成在非金属化的半导体层SEM上的金属图案MM’。在这种情况下，蚀刻第一绝缘层GI，使得在接触孔CH(GI)中暴露半导体层SEM上的金属图案MM’。
随后，如图12C中所示，在第一绝缘层GI上形成第二金属层GM，使得接触孔CH(GI)完全被覆盖。第二金属层GM可以是晶体管DT、ST1和ST2的源极电极、漏极电极或栅极电极。如图12C中所示，第二金属层GM在接触孔CH(GI)中与金属化的半导体图案CSEM或金属图案MM’接触。
在图12C所示的接触孔结构中，由于第二金属层GM与具有低电阻的金属层MM’或金属化的半导体层CSEM接触，所以不需要单独的半导体导体金属化工艺。在图7D所示的接触孔结构中，由于与第二金属层交叠的半导体层不能被金属化，所以电阻可增加。为了降低电阻，在图7A至图7D中，可扩大用于暴露半导体层的接触孔，以增加半导体层的暴露区域，从而将半导体金属化，但是接触孔的仅一部分可用作实际的接触区域。
在图12C所示的接触孔结构中，由于金属化的半导体图案CSEM或半导体层上的第三金属图案MM’与第二金属层GM接触，所以可降低接触孔的电阻，而无需考虑将与第二金属层GM交叠的半导体层金属化的困难。因此，根据本发明，可使用图12C中所示的接触孔结构减小接触孔CH(GI)的尺寸，由此减小子像素SP1至SP4的像素电路的面积。结果，根据本发明，可进一步增加子像素SP1至SP4的发光区域，并且可增加开口率。此外，根据本发明，从图8能够看出，将分支线RBL与驱动元件DT连接的接触孔STH4的数量可减少到一个，由此进一步减小像素电路的面积并且进一步增加开口率。
图13和图14是图解在修复工艺中通过激光切割使有缺陷的子像素变暗的示例的示图。
图13是图3中的区域E的放大平面图。图14是图8中的区域F的放大平面图。
在完成显示面板的像素阵列之后，执行测试工艺。可能在显示面板的屏幕上发现有缺陷的子像素。在这种情况下，在修复工艺中，可在有缺陷子像素的像素电路中的一些节点(切割节点)的线或像素电路的电极上照射激光束，以阻挡电流路径，由此使有缺陷的子像素变暗。有缺陷子像素的变暗可将有缺陷子像素对用户的可视性最小化。图13和图14图解了第一子像素是有缺陷子像素的示例。
参照图13，修复工艺包括：在向像素电路提供电力(Vref或EVDD)的分支线RBL和水平电源线VDDH的金属上照射激光束，以便使有缺陷的子像素变暗。金属线可使用在一般激光装置中产生的具有1,064nm波长的激光束熔化并断开。当水平电源线VDDH具有其中堆叠有半导体层和第三金属层的多层结构时，可在不改变激光束的波长的情况下将水平电源线VDDH的第三金属层熔化，以断开水平电源线VDDH。由于第三金属层下方的半导体层未被金属化，所以当第三金属层断开时，水平电源线VDDH可断开。
修复工艺可进一步包括：在不改变激光束的波长的情况下使用激光束断开第一开关元件ST1的栅极电极。
在图8所示的显示面板中，分支线RBL包括半导体层和部分地形成在半导体层上的金属层。由于使用具有1,064nm波长的激光束未熔化半导体层，所以需要附加的激光装置。例如，可使用具有266nm波长的激光束熔化氧化物半导体(IGZO)。因此，在图8中所示的显示面板的情况下，为了降低修复工艺的成本，如图14中所示，可通过在具有多层结构的分支线中，在形成在半导体层上的第三金属层上照射具有1,064nm波长的激光束来断开分支线RBL。
在具有多层结构的分支线中，第三金属层下方的半导体层是非金属化的部分，并且具有多层结构的分支线可与相邻像素电路之间的数据线交叉。因此，当具有多层结构的分支线的第三金属层断开时，用于施加基准电压Vref的电流路径可被阻挡。
图15至图17是图解根据本发明各实施方式的显示面板10的横截面结构的示意性横截面图。
从图15至图17能够看出，本发明的像素电路的横截面结构的每一个包括：形成在基板上的第一金属层ML1、配置成覆盖第一金属层的缓冲层BUF、形成在缓冲层BUF上以覆盖晶体管TFT的半导体层SEML的绝缘层GI、和形成在绝缘层GI上的第二金属层ML2。
第一金属层ML1包括晶体管TFT的遮光金属层LS和电容器Cst的下电极。第二金属层ML2包括晶体管的彼此大致共面设置的栅极电极G、源极电极S和漏极电极D。半导体层SEML包括用于形成晶体管TFT的沟道的有源层ACT。晶体管TFT可以是驱动元件DT或者开关元件ST或ST2，并且可以是像素电路的任何晶体管。
如图16和图17中所示，分支线RBL的至少一部分可包括与半导体层SEML大致共面设置的金属化的半导体层。
在图3所示的显示面板10中，晶体管TFT、存储电容器Cst和分支线RBL的横截面结构可如图15中所示简要展现。图15中所示的晶体管TFT是驱动元件DT。开关元件ST1和ST2具有与驱动元件DT大致相同的结构，不同之处在于可不存在遮光金属图案LS。
参照图15，像素电路的晶体管TFT的栅极电极G、源极电极S和漏极电极D可由从设置在第一绝缘层GI上的第二金属层ML2划分的金属图案形成。晶体管TFT可以是构成像素电路的任何晶体管，即，驱动元件和开关元件的每一个。晶体管TFT包括形成在缓冲层BUF上的有源层ACT。有源层ACT可由从缓冲层BUF和第一绝缘层GI之间的半导体层SEML划分的半导体图案形成。缓冲层BUF和第一绝缘层GI的每一个可以是无机绝缘膜。
从第一金属层ML1划分的遮光金属图案LS可设置在晶体管TFT下方。可从被缓冲层BUF覆盖的第一金属层图案化遮光金属图案LS。存储电容器Cst包括由金属化的半导体图案形成的上电极CE和由第一金属层ML1形成的下电极。遮光金属图案LS和存储电容器Cst的下电极可集成到第一金属层ML1的单个图案中。分支线RBL包括从第二金属层ML2图案化的第一分支线BLa和第二分支线BLb。
因此，在图15所示的显示面板10中，第一金属层ML1至少包括晶体管TFT的遮光金属图案LS和存储电容器Cst的下电极。半导体层SEML至少包括晶体管TFT的有源层ACT和存储电容器Cst的上电极CE。第二金属层ML2至少包括晶体管TFT的电极以及分支线BLa和BLb(即图15中的RBL)。
在图8所示的显示面板10中，晶体管TFT、存储电容器Cst和分支线RBL的横截面结构可如图16中所示简要展现。存储电容器Cst可实现为图17中所示的结构。
参照图16和图17，第一金属层ML1至少包括晶体管TFT的遮光金属图案LS。第一金属层ML1可进一步包括存储电容器Cst的下电极。半导体层SEML至少包括晶体管TFT的有源层ACT、存储电容器Cst的中间电极CE2和分支线RBL。第二金属层ML2至少包括晶体管TFT的电极和存储电容器Cst的上电极CE1。
图16中所示的存储电容器Cst的中间电极CE2使用金属化的半导体层实现。如图16中所示，存储电容器Cst可包括第一金属层ML1与半导体层SEML之间的第一电容器Cst1和半导体层SEML与第二金属层ML2之间的第二电容器Cst2。作为另一示例，如图17中所示，存储电容器Cst可实现为半导体层SEML与第二金属层ML2之间的电容器。
当半导体层SEML是单层半导体层时，半导体层SEML可被部分地金属化。可在半导体层SEML上形成在图中省略的第三金属层。第三金属层在第一金属层ML1与第二金属层ML2之间设置在半导体层SEML上。
分支线RBL包括与开口APT的发光区域交叠的单层分支线。由于单层分支线由透明的金属化的半导体层形成，所以单层分支线可与发光区域交叠，从而扩大开口。
在图8所示的显示面板中，晶体管的电极和存储电容器的电极可连接至半导体层和金属层的堆叠结构，如图18中所示。
参照图18，晶体管TFT的有源层ACT可具有其中半导体层SEML和第三金属层ML3堆叠的多层结构。晶体管TFT的源极电极S和漏极电极D通过穿过第一绝缘层GI的接触孔与半导体层SEML上的第三金属层ML3接触。
存储电容器Cst的中间电极CE2具有其中半导体层SEML和第三金属层ML3堆叠的多层结构。在这种情况下，中间电极CE2的半导体层SEML不需要被金属化。
焊盘PAD可包括由第一金属层ML1形成的第一电极PE1、由第二金属层ML2形成的第二电极PE2、和形成在第二电极PE2上的第三电极PE3。第二电极PE2通过穿过缓冲层BUF的接触孔与第一电极PE1接触。第三电极PE3由与发光元件OLED的阳极AND相同的透明电极材料与阳极AND同时制成。源极驱动器12的输出引脚通过各向异性导电膜(ACF)连接至焊盘PAD的第三电极PE3。
在图8所示的显示面板10中，第一金属层的图案和半导体图案与图19中所示的那些相同。
参照图19，第一金属层ML的图案至少包括垂直电源线VDDV、基准电压线RL、数据线DL1至DL4和遮光金属图案LS。
半导体图案至少包括第一至第六半导体图案SEM1至SEM6。第一半导体图案SEM1包括通过接触孔RH3与基准电压线RL连接的分支线。
分支线RBL的半导体图案包括：金属化的线部SEM1-1，线部SEM1-1沿第一方向x与至少一个子像素的发光区域交叉；和分支部SEM1-2，分支部SEM1-2沿与第一方向x交叉的第二方向y从线部SEM1-1弯折并且连接至像素电路。
分支线RBL的线部SEM1-1可与一个或多个子像素的发光区域交叉并且与发光区域交叠。多个分支部SEM1-2可连接至一个线部SEM1-1，使得基准电压Vref可通过分支线RBL施加至一个或多个子像素。分支部SEM1-2可包括第二开关元件ST2的非金属化的有源层和第二开关元件ST2的多个电极中的至少一个电极。分支部SEM1-2可包括与第二开关元件ST2的源极电极和漏极电极接触的金属化的电极部。
第二至第五半导体图案SEM2至SEM5的每一个的与存储电容器Cst的电极以及第一开关元件ST1的源极电极和漏极电极接触的部分可被金属化。第二半导体图案SEM2的与存储电容器Cst的电极以及第一开关元件ST1的源极电极和漏极电极接触的部分可被金属化。第六半导体图案SEM6可在驱动元件DT的源极电极和漏极电极处被金属化。
可使用金属化的半导体图案实现基准电压线RL。在这种情况下，如图20中所示，由于第一半导体图案SEM1和基准电压线RL连接从而彼此共面，所以不需要接触孔。基准电压线RL连接至像素电路的第二开关元件ST2。当基准电压线RL和第二开关元件ST2的漏极电极通过接触孔连接时，如图21A中所示，存在接触孔的电阻Rcnt和基准电压线RL的线电阻Rr。当基准电压线RL和第二开关元件ST2的漏极电极直接连接而没有接触孔时，如图21B中所示，其间仅存在基准电压线RL的线电阻Rr。
当使用金属化的半导体图案实现基准电压线RL时，为了防止基准电压线与水平电源线VDDH之间的短路，水平电源线VDDH可由第一金属层ML1或第二金属层ML2制成，第一金属层ML1或第二金属层ML2与半导体层在之间夹有绝缘层的情况下分离。
在修复工艺中，当使有缺陷的子像素变暗时，必须断开驱动元件DT与发光元件OLED的阳极AND之间的节点，即，线。能够将阳极熔化的激光束的波长可不同于能够将金属和半导体层熔化的激光束的波长。例如，可使用具有266nm波长的激光束熔化用作阳极的ITO。另一方面，可使用具有1,064nm波长的激光束熔化分支线的半导体层。在这种情况下，分别需要用于断开阳极的激光装置和用于断开分支线的激光装置，增加了修复工艺时间。在本发明的第三实施方式中，为了在激光工艺中使用一个激光装置同时断开阳极和分支线，分支线可实现为图22和图23中所示的结构。
图22是根据本发明第三实施方式的显示装置的平面图。图23是沿图22中的切割线I-I’截取的横截面图。在本发明中，在修复工艺中，可使用具有相同波长的激光束同时断开发光元件OLED的阳极和分支线RBL。图22和图23是图8中所示的显示面板的像素电路中改型的分支线的一部分的放大图。在本发明的实施方式中，与图8中相同的部件由相同的参考标记表示，并且将省略其详细描述。
参照图22和图23，分支线RBL包括沿第一方向x的长的线部RBL-1和沿与第一方向x交叉的第二方向y从线部RBL-1弯折并且连接至像素电路的分支部RBL-2。线部RBL-1连接至基准电压线RL并且与数据线DL1和DL2交叉。
分支线RBL的线部RBL-1具有在子像素的发光区域和像素电路之间与一个或多个子像素交叉的长度。线部RBL-1的至少一部分在子像素的发光区域与栅极线GL之间与发光元件OLED的阳极AND交叠。线部RBL-1的至少一部分可与堤部BNK交叠。
多个分支部RBL-2可连接至一个线部RBL-1，使得基准电压Vref可通过分支线RBL施加至一个或多个子像素。分支部RBL-2包括第二开关元件ST2的非金属化的有源层和在相应子像素中与第二开关元件ST2的源极电极和漏极电极接触的金属化的电极部。分支部RBL-2的至少一部分与发光元件OLED的阳极AND交叠。分支部RBL-2的至少一部分可与堤部BNK交叠。
如图23中所示，线部RBL-1的至少一部分和分支部RBL-2的至少一部分具有其中半导体层SEM和第三金属层ML3堆叠的多层结构。第三金属层ML3可由选自铜(Cu)和钼钛(MoTi)中的任意一种制成，或者可以是其中铜(Cu)和钼钛(MoTi)堆叠的双金属层。由于线部RBL-1的第三金属层ML3，线部RBL-1可设置在避开开口的发光区域的路径中。例如，线部RBL-1中的存在第三金属层ML3的部分可设置在子像素的发光区域与栅极线GL之间。
当在具有图22和图23中所示的像素结构的显示面板10检测到有缺陷的子像素时，执行修复工艺。在修复工艺中，为了使有缺陷的子像素变暗，在用于向像素电路提供电力(Vref或EVDD)的电源线上照射激光束。可使用在一般激光装置中产生的具有1,064nm波长的激光束来切割金属线。在修复工艺中，例如沿图22和图23中的线I-I’，在不改变激光束波长的情况下在分支线RBL的其中第三金属层ML3和阳极AND彼此交叠的部分上一次照射激光束，由此断开分支线RBL。在这种情况下，第三金属层ML3下方的半导体层SEM未断开，但是半导体层SEM处于非金属化的状态，因而具有断开效果。
修复工艺可进一步包括：使用激光束断开水平电源线VDDH和第一开关元件ST1的栅极电极。
如图24中所示，分支线RBL的线部RBL-1和分支部RBL-2的至少一些部分可实现为包括金属化的半导体层的单层结构。例如，分支部RBL-2的至少一部分可具有其中半导体层SEM和第三金属层ML3堆叠的多层结构。由于金属化的半导体层是透明的，所以金属化的半导体层可与子像素的发光区域交叠，使得可扩大包括发光区域的开口。在修复工艺中，如图23和图24中所示，可在线部RBL-1或分支部RBL-2的其中阳极AND和分支线RBL的第三金属层ML3彼此交叠的位置上照射激光束，由此同时断开阳极AND和与有缺陷的子像素连接的分支线RBL。
根据本发明，用于向像素电路提供基准电压的分支线中的与子像素的发光区域交叉的部分由透明半导体层形成，由此扩展像素的发光区域并增加了开口率。
根据本发明，使用双电容器结构增加像素电路的存储电容器的容量，由此减小被像素电路占据的面积，从而扩展发光区域并且进一步增加了开口率。
根据本发明，晶体管的电极连接至接触孔中的金属化的半导体层或形成在半导体层上的金属层，由此降低接触孔的电阻，从而减小接触孔的尺寸。此外，接触孔的数量减少，从而减小被像素电路占据的面积，从而扩展发光区域并且进一步增加了开口率。
在本发明的修复方法中，在分支线的至少一部分与子像素的发光区域交叠并因而增大子像素的发光区域和开口的显示面板中，可在不改变激光束波长的情况下在其中发光元件的阳极和分支线的金属层彼此交叠的部分上一次照射激光束，由此同时断开阳极和与有缺陷的子像素连接的分支线。
本发明的效果不限于上述效果，所属领域技术人员可从权利要求书的描述清楚理解到其他效果。
上述的本发明要实现的目的、实现目的的手段和本发明的效果未指定权利要求的必要特征，因而权利要求书的范围不限于本发明的具体实施方式。
尽管参照附图更详细描述了本发明的实施方式，但本发明不限于此，在不背离本发明的技术构思的情况下可以以诸多不同的形式实施本发明。因此，仅是为了说明的目的提供了本发明中公开的实施方式，这些实施方式并不旨在限制本发明的技术构思。本发明的技术构思的范围不限于此。因此，应当理解，上述实施方式在所有方面都是说明性的，并不限制本发明。应当基于所附的权利要求书解释本发明的保护范围，其等同范围内的所有技术构思都应当解释为落入本发明的范围内。

Claims (20)

1.一种显示面板，包括：
多个像素电路，在所述多个像素电路中限定有发光区域，通过所述发光区域发射来自发光元件的光；
电源线，所述电源线配置成向所述像素电路施加像素驱动电压；
基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和
分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个，
其中所述分支线的至少一部分包括金属化的半导体层。
2.根据权利要求1所述的显示面板，其中所述分支线的所述金属化的半导体层的至少一部分与至少一个子像素的发光区域交叠，其中所述至少一个子像素的每一个都包括所述像素电路。
3.根据权利要求1所述的显示面板，还包括设置在所述发光元件的阳极上的堤部，
其中所述堤部暴露所述阳极的一部分并且限定包括所述发光区域的开口，并且
所述分支线的所述金属化的半导体层的至少一部分与所述开口中的阳极交叠。
4.根据权利要求1所述的显示面板，其中所述电源线包括：
沿第一方向布置的第一电源线，所述第一电源线连接至所述像素电路，以将所述像素驱动电压施加至所述像素电路；和
第二电源线，所述第二电源线沿与所述第一方向交叉的第二方向具有长线形状并且连接至所述第一电源线，
其中所述第一电源线的至少一部分具有多层结构，在所述多层结构中堆叠有半导体层和金属层。
5.根据权利要求1所述的显示面板，还包括：
被施加数据电压的多条数据线；和
被施加扫描信号的多条栅极线，
其中所述分支线的半导体层包括：线部，所述线部沿第一方向与至少一个像素电路的发光区域交叉；和分支部，所述分支部沿与所述第一方向交叉的第二方向从所述线部弯折并且连接至所述像素电路，
所述线部的至少一部分包括所述金属化的半导体层，
所述多个像素电路的每一个包括一个或多个晶体管，
所述分支部包括具有半导体区域的所述晶体管的有源层和所述晶体管的至少一个电极，并且
在所述分支部中，所述晶体管的电极包括金属化的半导体层或者包括堆叠的半导体层和金属层。
6.根据权利要求1所述的显示面板，其中所述分支线包括：包括所述金属化的半导体层的单层分支线；和连接至所述单层分支线并且具有多层结构的分支线，在所述多层结构中堆叠有半导体层和金属层，
所述单层分支线的至少一部分与至少一个像素电路的发光区域交叠，
所述具有多层结构的分支线连接至所述像素电路，
在所述具有多层结构的分支线中，位于所述金属层下方的半导体层包括处于非金属化状态的半导体，并且
所述具有多层结构的分支线与相邻像素电路之间的数据线交叉。
7.根据权利要求1所述的显示面板，其中所述基准电压线包括与所述分支线的半导体层直接连接的金属化的半导体层。
8.根据权利要求1所述的显示面板，其中所述分支线包括沿第一方向布置的长的线部和沿与所述第一方向交叉的第二方向从所述线部弯折并且连接至所述像素电路的多个分支部，并且
所述线部的至少一部分和所述分支部的至少一部分具有多层结构，在所述多层中堆叠有半导体层和金属层。
9.根据权利要求8所述的显示面板，其中，在所述线部和所述分支部中，所述金属层设置在避开至少一个子像素的发光区域的路径中，所述至少一个子像素的每一个都包括所述像素电路。
10.根据权利要求9所述的显示面板，其中，在所述线部或所述分支部中，所述半导体层和所述金属层与所述发光元件的阳极交叠。
11.根据权利要求8所述的显示面板，其中所述线部还包括与至少一个子像素的发光区域交叠的金属化的半导体层，所述至少一个子像素的每一个都包括所述像素电路。
12.一种显示面板，包括：
多个像素电路，所述多个像素电路的每一个包括：配置成驱动发光元件的驱动元件、设置在所述驱动元件的下方的遮光金属层、以及与所述驱动元件的栅极电极连接的电容器；
电源线，所述电源线配置成向所述像素电路施加像素驱动电压；
基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和
分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个，
其中所述像素电路的横截面结构包括：第一金属层、配置成覆盖所述第一金属层的缓冲层、形成在所述缓冲层上以覆盖所述驱动元件的半导体层的绝缘层、以及形成在所述绝缘层上的第二金属层，
所述第一金属层包括位于所述驱动元件的下方的遮光金属层和所述电容器的下电极，
所述第二金属层包括所述驱动元件的栅极电极、源极电极和漏极电极，
所述半导体层包括用于形成所述驱动元件的沟道的有源层，并且
所述分支线的至少一部分包括与所述半导体层共面地设置的金属化的半导体层。
13.根据权利要求12所述的显示面板，其中所述像素驱动电压施加至所述驱动元件的漏极电极，
所述多个像素电路的每一个还包括：第一开关元件，所述第一开关元件配置成响应于扫描信号向所述驱动元件的栅极电极和所述电容器施加数据电压；和第二开关元件，所述第二开关元件配置成响应于所述扫描信号向所述驱动元件的源极电极施加所述基准电压，
所述电容器包括：第一电容器，所述第一电容器包括与所述下电极相对的中间电极并且在所述下电极与所述中间电极之间夹有所述缓冲层；和第二电容器，所述第二电容器包括与所述中间电极相对的上电极并且在所述中间电极与所述上电极之间夹有所述绝缘层，
所述中间电极包括设置在所述缓冲层上的金属化的半导体图案，
所述第二金属层还包括所述第一开关元件和所述第二开关元件的每一个的栅极电极、源极电极和漏极电极，并且
所述第二金属层还包括所述电容器的上电极。
14.根据权利要求12所述的显示面板，其中所述分支线包括：包括所述金属化的半导体层的单层分支线；和连接至所述单层分支线并且具有多层结构的分支线，在所述多层结构中堆叠有半导体层和金属层，
其中位于所述具有多层结构的分支线中的金属层在所述第一金属层与所述第二金属层之间设置在所述半导体层上。
15.根据权利要求14所述的显示面板，其中所述驱动元件的源极电极通过穿过所述绝缘层的接触孔连接至所述分支线，并且
所述分支线的金属化的半导体层或所述分支线的金属层在所述接触孔中连接至所述驱动元件的源极电极。
16.一种显示面板的修复方法，所述显示面板包括：电源线，所述电源线配置成向多个像素电路施加像素驱动电压；基准电压线，所述基准电压线被施加比所述像素驱动电压低的基准电压；和分支线，所述分支线连接至所述基准电压线，以将所述基准电压施加至所述多个像素电路中的一个或多个，所述修复方法包括：在不改变激光束的波长的情况下照射激光束，以将发光元件的阳极和所述分支线断开，
其中所述分支线的至少一部分包括金属化的半导体层。
17.根据权利要求16所述的修复方法，其中所述分支线还包括多层结构，在所述多层结构中堆叠有半导体层和金属层，并且
在所述分支线的多层结构和所述阳极彼此交叠的位置上照射所述激光束。
18.根据权利要求17所述的修复方法，其中所述多层结构中的半导体层形成为处于非金属化状态的半导体层。
19.根据权利要求16所述的修复方法，其中所述分支线的金属化的半导体层的至少一部分与至少一个子像素的发光区域交叠，所述至少一个子像素的每一个都包括所述像素电路。
20.根据权利要求17所述的修复方法，其中所述多层结构的半导体层包括氧化物半导体，并且
所述多层结构的金属层包括选自铜(Cu)和钼钛(MoTi)中的任意一种或者包括其中堆叠有铜(Cu)和钼钛(MoTi)的双金属层。
CN202011407672.6A 2019-12-30 2020-12-03 显示面板及其修复方法 Active CN113129824B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190178609 2019-12-30
KR10-2019-0178609 2019-12-30
KR1020200114773A KR20210086441A (ko) 2019-12-30 2020-09-08 표시패널과 그 리페어 방법
KR10-2020-0114773 2020-09-08

Publications (2)

Publication Number Publication Date
CN113129824A true CN113129824A (zh) 2021-07-16
CN113129824B CN113129824B (zh) 2024-05-07

Family

ID=73646177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011407672.6A Active CN113129824B (zh) 2019-12-30 2020-12-03 显示面板及其修复方法

Country Status (3)

Country Link
US (1) US11557642B2 (zh)
EP (1) EP3846216A1 (zh)
CN (1) CN113129824B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823454B (zh) * 2022-06-24 2023-11-21 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086441A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시패널과 그 리페어 방법
WO2021184159A1 (zh) * 2020-03-16 2021-09-23 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
KR20220052707A (ko) * 2020-10-21 2022-04-28 엘지디스플레이 주식회사 디스플레이 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
CN104183621A (zh) * 2013-05-22 2014-12-03 三星显示有限公司 有机发光显示装置及修复有机发光显示装置的方法
US20150137099A1 (en) * 2013-11-15 2015-05-21 Lg Display Co., Ltd. Organic light emitting display device
KR20180003707A (ko) * 2016-06-30 2018-01-10 엘지디스플레이 주식회사 유기전계발광표시장치
CN107664862A (zh) * 2016-07-29 2018-02-06 乐金显示有限公司 显示装置及其制造方法
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置
CN110114885A (zh) * 2019-03-29 2019-08-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN110503918A (zh) * 2018-05-16 2019-11-26 乐金显示有限公司 电致发光显示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070049740A (ko) 2005-11-09 2007-05-14 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4917582B2 (ja) 2008-07-25 2012-04-18 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
US8633873B2 (en) * 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US20140346476A1 (en) 2013-05-24 2014-11-27 Boe Technology Group Co., Ltd. Oled display panel and the packaging method thereof, display device
KR102063988B1 (ko) 2013-09-25 2020-01-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
JP6764248B2 (ja) 2016-04-26 2020-09-30 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
KR20170124065A (ko) 2016-04-29 2017-11-09 엘지디스플레이 주식회사 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR20210035358A (ko) * 2019-09-23 2021-04-01 삼성디스플레이 주식회사 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523413A (zh) * 2003-02-19 2004-08-25 株式会社日立显示器 显示装置
CN104183621A (zh) * 2013-05-22 2014-12-03 三星显示有限公司 有机发光显示装置及修复有机发光显示装置的方法
US20150137099A1 (en) * 2013-11-15 2015-05-21 Lg Display Co., Ltd. Organic light emitting display device
KR20180003707A (ko) * 2016-06-30 2018-01-10 엘지디스플레이 주식회사 유기전계발광표시장치
CN107664862A (zh) * 2016-07-29 2018-02-06 乐金显示有限公司 显示装置及其制造方法
CN108022946A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 有机发光显示装置
CN110503918A (zh) * 2018-05-16 2019-11-26 乐金显示有限公司 电致发光显示器
CN110114885A (zh) * 2019-03-29 2019-08-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI823454B (zh) * 2022-06-24 2023-11-21 大陸商艾科微電子（深圳）有限公司 晶片堆疊結構

Also Published As

Publication number Publication date
CN113129824B (zh) 2024-05-07
EP3846216A1 (en) 2021-07-07
US11557642B2 (en) 2023-01-17
US20210202659A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
CN113129824B (zh) 显示面板及其修复方法
CN107565041B (zh) 有机发光显示装置及其制造方法
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR20190067049A (ko) 유기발광 표시장치
US11508312B2 (en) Organic light emitting display device
KR102653781B1 (ko) 표시장치 및 그의 제조방법
KR20180047579A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
US11925084B2 (en) Display panel and repair method thereof
US20230413620A1 (en) Display apparatus
JP5212683B2 (ja) トランジスタパネル及びその製造方法
WO2021005855A1 (ja) 表示装置
WO2021207930A9 (zh) 显示基板及显示装置
KR20180002436A (ko) 상부 발광형 유기발광 다이오드 표시장치
US20240122007A1 (en) Display apparatus
KR20160053376A (ko) 고 개구율 평판 표시장치용 박막 트랜지스터 기판
CN218513458U (zh) 显示设备
US20240074285A1 (en) Display device and method for repairing the same
US20220130945A1 (en) Display Panel and Display Apparatus Using the Same
KR20180014383A (ko) 유기발광 표시장치
KR20180014324A (ko) 유기발광 표시장치
KR20240007849A (ko) 박막트랜지스터, 유기 발광 표시 패널 및 그의 제조 방법
KR20230109808A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230103569A (ko) 표시 장치
KR20230103581A (ko) 표시 장치
KR20230000510A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant