CN113095497A - 一种分数阶四元忆阻神经网络的有限时间同步方法、装置 - Google Patents

一种分数阶四元忆阻神经网络的有限时间同步方法、装置 Download PDF

Info

Publication number
CN113095497A
CN113095497A CN202110488393.5A CN202110488393A CN113095497A CN 113095497 A CN113095497 A CN 113095497A CN 202110488393 A CN202110488393 A CN 202110488393A CN 113095497 A CN113095497 A CN 113095497A
Authority
CN
China
Prior art keywords
network
fractional order
controller
neural network
representing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110488393.5A
Other languages
English (en)
Other versions
CN113095497B (zh
Inventor
丁大为
金昊磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui University
Original Assignee
Anhui University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui University filed Critical Anhui University
Priority to CN202110488393.5A priority Critical patent/CN113095497B/zh
Publication of CN113095497A publication Critical patent/CN113095497A/zh
Application granted granted Critical
Publication of CN113095497B publication Critical patent/CN113095497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G7/00—Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明属于非线性动力系统领域，具体涉及一种分数阶四元忆阻神经网络的有限时间同步方法、装置。该有限时间同步方法用于实现分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，包括如下步骤：步骤S1：设计同步控制器，具体包括：步骤S11：将系统模型转化为连续可微的系统；步骤S12：用上步骤的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差的模型；步骤S13：根据系统的同步误差的模型，构造同步控制器；步骤S2：将同步控制器引入到系统的响应网络的模型中；步骤S3：根据同步控制器的具体参数，获取引入同步控制器后系统的同步时间。本发明提供的方法能够解决分数阶四元忆阻神经网络的有限时间同步问题。

Description

一种分数阶四元忆阻神经网络的有限时间同步方法、装置
技术领域
本发明属于非线性动力系统领域，具体涉及一种分数阶四元忆阻神经网络的有限时间同步方法、装置。
背景技术
忆阻器是一种代表着电荷与磁通量之间的关系的第四种基本电子元件；忆阻器是具有记忆功能的非线性电阻，流经它的电荷量会被记忆。除记忆功能外，记忆电阻器还有许多优点，如低功耗、良好的可扩展性、高密度等，使其具有广阔的应用前景。就像生物突触的可塑性一样，记忆电阻器可以通过自身的历史电流改变其记忆电阻。这种特性对于计算机学，神经网络，电子通信工程等领域产生了极其深远的影响。
分数阶微积分作为积分阶微积分的扩展之一，与整数阶系统相比，分数阶非线性系统的建模更加准确，普遍性更强。随着分数阶微积分的发展，人们逐渐意识到分数阶微积分是描述记忆和遗传特性的良好工具。因此，为了更好地描述神经元的动力学行为，在神经网络模型中引入了分数阶微积分。
在彩色图像等多维数据的实际应用中，实值神经元和复值神经元不能很好地处理这些数据，而四元数神经元可以更有效、更紧凑地表示它们。四元数在多维度的表达和应用上有良好的性质，因此四元数被广泛的应用在数学，电子，自动化等领域。
由于同步技术在系统控制、信息处理、安全通信和密码学等方面具有很好的应用前景，因此该技术的研究得到了迅速的发展。现有的同步技术的种类多样，比如Mittag-Leffler同步、指数同步、反同步、牵引同步等。在现实中，时间成本是考量问题的重要因素，一些同步技术无法确定系统达到同步所需要的时间，因此提出了有限时间同步策略来克服这一缺点。有限时间同步技术具有良好的抗干扰性和鲁棒性，在自动化，神经网络，通信工程等领域有着深远的影响；但是现有的技术中还没有能够很好地解决分数阶四元忆阻神经网络有限时间同步问题的方案。
发明内容
针对现有技术中的问题，本发明提供的分数阶四元忆阻神经网络的有限时间同步方法、装置，能够解决分数阶四元忆阻神经网络的有限时间同步问题。
本发明采用以下技术方案实现：
本发明包括一种分数阶四元忆阻神经网络的有限时间同步方法，该有限时间同步方法用于实现分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，该有限时间同步方法包括如下步骤：
步骤S1：设计同步控制器ui(t)，同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000021
其中，
Figure BDA0003051411840000022
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000023
和
Figure BDA0003051411840000024
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000025
和
Figure BDA0003051411840000026
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，自适应控制器即为需要设计的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000027
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000028
其中，
Figure BDA0003051411840000029
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA00030514118400000210
表示自适应函数的轨迹中共轭项的阶数；
步骤S2：将同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
进一步的，步骤S11中，分数阶四元忆阻神经网络系统的驱动网络的模型如下：
Figure BDA0003051411840000031
其中，
Figure BDA0003051411840000032
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；fj(xj(t))和gj(xj(t-τj))为不连续函数，二者表示驱动网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))分别表示忆阻器的连接权值；j表示系统的维数。
进一步的，步骤S11中，分数阶四元忆阻神经网络系统的响应网络的模型如下：
Figure BDA0003051411840000033
其中，
Figure BDA0003051411840000034
表示对t求α次分数阶导数的标记，α表示该分数阶四元忆阻神经网络中分数阶的阶数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；
Figure BDA0003051411840000035
和
Figure BDA0003051411840000036
为不连续函数，二者分别代表神经元的激活函数；Ii表示系统面临的外部干扰；
Figure BDA0003051411840000037
和
Figure BDA0003051411840000038
分别表示忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器。
进一步的，分数阶四元忆阻神经网络系统的响应网络中引入同步控制器ui(t)之后，系统的同步时间t1通过如下公式计算：
Figure BDA0003051411840000039
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure BDA00030514118400000310
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure BDA00030514118400000311
与控制器中共轭项阶数μ计算出的值，
Figure BDA00030514118400000312
本发明还包括一种分数阶四元忆阻神经网络系统的构建方法，该分数阶四元忆阻神经网络系统包括驱动网络和响应网络，构建方法在构建分数阶四元忆阻神经网络系统时，为了实现驱动网络和响应网络在有限时间内达到同步状态，包括步骤：
步骤S1：设计同步控制器ui(t)，同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000041
其中，
Figure BDA0003051411840000042
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000043
和
Figure BDA0003051411840000044
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000045
和
Figure BDA0003051411840000046
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，自适应控制器即为需要设计的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000047
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000048
其中，
Figure BDA0003051411840000049
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA0003051411840000051
表示自适应函数的轨迹中共轭项的阶数。
步骤S2：将同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
进一步的，构建出的能够实现驱动网络和响应网络在有限时间内达到同步状态的分数阶四元忆阻神经网络系统中，引入同步控制器后的响应网络的模型为：
Figure BDA0003051411840000052
其中，
Figure BDA0003051411840000053
本发明还包括一种分数阶四元忆阻神经网络的有限时间同步装置，其用于实现分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，有限时间同步装置包括：系统模型转化模块、同步误差获取模块、同步控制器以及修正模块。
系统模型转化模块用于将分数阶忆阻神经网络系统的基本模型转化为连续可微的系统模型。
同步误差获取模块用于对系统模型转化模块中得到的转化后的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)；系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000054
其中，
Figure BDA0003051411840000055
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000056
和
Figure BDA0003051411840000057
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000058
和
Figure BDA0003051411840000059
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器。
同步控制器为根据系统的同步误差ei(t)的模型构造得出的自适应控制器，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000061
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数。
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000062
其中，
Figure BDA0003051411840000063
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA0003051411840000064
表示自适应函数的轨迹中共轭项的阶数。
修正模块用于将所述同步控制器引入到分数阶四元忆阻神经网络系统的响应网络的模型中。
进一步的，有限时间同步装置中还包括同步时间计算模块，所述同步时间计算模块用于根据分数阶四元忆阻神经网络的具体参数计算出同步控制器调节下系统达到有限时间同步状态的同步时间，同步时间的计算公式如下：
Figure BDA0003051411840000065
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure BDA0003051411840000066
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure BDA0003051411840000067
与控制器中共轭项阶数μ计算出的值，
Figure BDA0003051411840000068
进一步的，该有限时间同步装置采用如前述的分数阶四元忆阻神经网络的有限时间同步方法。
本发明还包括一种分数阶四元忆阻神经网络的有限时间同步终端，其包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现如前述的分数阶四元忆阻神经网络的有限时间同步方法的步骤。
本发明提供的技术方案，具有如下有益效果：
1、本发明提供的一种分数阶四元忆阻神经网络的有限时间同步方法，通过设计一个新的自适应控制器，使分数阶四元忆阻神经网络在有限时间内达到同步状态，让非线性系统在这种控制策略下达到稳定状态，对研究系统的非线性动力学有着重要的意义。
2、基于本发明提供的新的自适应控制器，可以通过调节参数实现系统同步时间的调整。同时，由于本发明采用的系统模型具有普遍性，因此该自适应控制器和分数阶四元忆阻神经网络可以在自动化系统控制、信息处理、安全通信和密码学领域进行实际应用，具有良好的应用前景；对于忆阻神经网络的研究起到了推进作用。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例1中分数阶四元忆阻神经网络的有限时间同步方法的流程图；
图2为本发明实施例3的数值仿真过程中，分数阶四元忆阻神经网络α＝0.7的情况下，系统的同步误差的变化曲线；
图3为本发明实施例3的数值仿真过程中，分数阶四元忆阻神经网络α＝0.7的情况下，自适应控制器的状态轨迹图；
图4为本发明实施例3的数值仿真过程中，分数阶四元忆阻神经网络α＝0.6的情况下，系统的同步误差的变化曲线；
图5为本发明实施例3的数值仿真过程中，分数阶四元忆阻神经网络α＝0.6的情况下，自适应控制器的状态轨迹图；
图6是本发明实施例3的数值仿真过程中，同步时间t*和分数阶阶数α的变化曲线。
图7是本发明实施例4中提供的分数阶四元忆阻神经网络的有限时间同步终端的模块示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
实施例1
如图1所示，本实施例提供一种分数阶四元忆阻神经网络的有限时间同步方法，该有限时间同步方法用于实现分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，该有限时间同步方法包括如下步骤：
步骤S1：设计同步控制器ui(t)，同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000081
其中，
Figure BDA0003051411840000082
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000083
和
Figure BDA0003051411840000084
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000085
和
Figure BDA0003051411840000086
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，自适应控制器即为需要设计的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000087
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000088
其中，
Figure BDA0003051411840000089
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA00030514118400000810
表示自适应函数的轨迹中共轭项的阶数；
步骤S2：将同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
本实施例步骤S11中分数阶四元忆阻神经网络系统的驱动网络的模型如下：
Figure BDA0003051411840000091
其中，
Figure BDA0003051411840000092
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；fj(xj(t))和gj(xj(t-τj))为不连续函数，二者表示驱动网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))分别表示忆阻器的连接权值；j表示系统的维数。
本实施例步骤S11中分数阶四元忆阻神经网络系统的响应网络的模型如下：
Figure BDA0003051411840000093
其中，α表示该分数阶四元忆阻神经网络中分数阶的阶数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；
Figure BDA0003051411840000094
和
Figure BDA0003051411840000095
为不连续函数，二者分别代表神经元的激活函数；Ii表示系统面临的外部干扰；
Figure BDA0003051411840000096
和
Figure BDA0003051411840000097
分别表示忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；。
其中，分数阶四元忆阻神经网络系统的响应网络中引入同步控制器ui(t)之后，系统的同步时间t1通过如下公式计算：
Figure BDA0003051411840000098
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure BDA0003051411840000099
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure BDA00030514118400000910
与控制器中共轭项阶数μ计算出的值，
Figure BDA00030514118400000911
实施例2
在实施例1的基础上，本实施例提供一种分数阶四元忆阻神经网络系统的构建方法，该分数阶四元忆阻神经网络系统包括驱动网络和响应网络，构建方法在构建分数阶四元忆阻神经网络系统时，为了实现驱动网络和响应网络在有限时间内达到同步状态，包括步骤：
步骤S1：设计同步控制器ui(t)，同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000101
其中，
Figure BDA0003051411840000102
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000103
和
Figure BDA0003051411840000104
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000105
和
Figure BDA0003051411840000106
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，自适应控制器即为需要设计的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000107
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000108
其中，
Figure BDA0003051411840000109
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA00030514118400001010
表示自适应函数的轨迹中共轭项的阶数。
步骤S2：将同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
进一步的，构建出的能够实现驱动网络和响应网络在有限时间内达到同步状态的分数阶四元忆阻神经网络系统中，引入同步控制器后的响应网络的模型为：
Figure BDA0003051411840000111
其中，
Figure BDA0003051411840000112
实施例3
本实施例中主要包括两项内容：
其一是对实施例1的提供分数阶四元忆阻神经网络的有限时间同步方法的有效性进行理论证明。
其二是通过数值仿真的方法针对实施例2中构建的能实现驱动网络和响应网络在有限时间内达到投影同步的分数阶四元忆阻神经网络系统，对它的同步性能进行验证。
(理论证明和仿真实验均不用于限定本发明，在其它实施例中可以不进行仿真实验，也可以采用其他实验方案进行试验，对该神经网络系统的性能进行验证。)
一、理论证明
本实施例通过李雅普诺夫直接法来验证分数阶忆阻神经网络在这个新的自适应控制器下实现有限时间同步。采用这种数学分析方法可以判断系统是否是稳定的，通常当能够证明系统是稳定的，就可以说明该系统在自适应控制器的控制下，分数阶四元忆阻神经网络系统能够在有限时间内达到同步状态。
证明过程如下：
根据本实施例中系统的模型，构造如下的李雅普诺夫函数，
Figure BDA0003051411840000113
依据卡普托分数阶导数的定义，通过分数阶微分不等式对李雅普诺夫函数进行处理，得到如下不等式，
Figure BDA0003051411840000121
Figure BDA0003051411840000122
Figure BDA0003051411840000123
Figure BDA0003051411840000124
Figure BDA0003051411840000125
Figure BDA0003051411840000126
根据分数阶拉兹密辛条件可以进一步得出，
Figure BDA0003051411840000127
根据如下不等式：
Figure BDA0003051411840000128
得到：
Figure BDA0003051411840000129
经过以上证明过程可以得出结论：本实施例提供的方法确实能够使得分数阶四元忆阻神经网络系统稳定，进而说明本实施例设计的自适应控制器是有效的，该自适应控制策略的确实现了分数阶四元忆阻神经网络在有限时间内达到了同步状态。
二、数值仿真
为了验证实施例2中构建的分数阶四元忆阻神经网络系统的有限时间同步性能，本实施例中利用MATLAB软件对系统进行数值仿真，对上述动力学模型采用预估校正算法进行处理。
本实施例中，系统的驱动网络的模型如下：
Figure BDA0003051411840000131
其中，α＝0.7，代表该系统分数阶的阶数；状态变量为一个四元数，这里表示为
Figure BDA0003051411840000132
时延τj可取任意常数；Ii(t)取值为cost函数；将驱动网络中神经元的激活函数表示如下：
Figure BDA0003051411840000133
忆阻器的连接权值表示如下：
Figure BDA0003051411840000134
Figure BDA0003051411840000135
Figure BDA0003051411840000136
Figure BDA0003051411840000137
Figure BDA0003051411840000138
Figure BDA0003051411840000139
Figure BDA00030514118400001310
Figure BDA00030514118400001311
在仿真过程中，我们选取两维系统进行验证。响应系统与驱动系统的区别在于响应系统中引入了同步控制器ui(t)，设计的同步控制器表达式如下：
Figure BDA00030514118400001312
同步控制器中的参数取值如下：p＝3,μ＝0.8,λ＝0.127。
仿真过程中，当系统分数阶的阶数α＝0.7时，分数阶四元忆阻神经网络系统中同步误差的状态轨迹如图2所示，同步控制器的状态轨迹如图3所示。
当系统分数阶的阶α＝0.6时，分数阶四元忆阻神经网络系统中同步误差的状态轨迹如图4所示，同步控制器的状态轨迹如图5所示。
分析图中的曲线可以发现，本实施例中采用设计的自适应控制器后，在不同的分数阶情况下，系统的同步误差均可以在很短的时间内保持平稳，不再继续波动，因此可以证明本实施例的同步控制器是有效的。同时同步控制器的状态轨迹保持一条直线，也同样体现了引用了该同步控制器的系统确实可以在有限时间内实现同步。
根据采用该同步控制器的分数阶四元忆阻神经网络系统的同步误差计算公式，可以绘制出系统的同步误差曲线，其中，系统的同步时间t*和分数阶阶数α的关系如图6所示。
图中曲线反映出，当自适应控制器的参数确定后，分数阶阶数在0.3-0.8范围内变化时，随着分数阶阶数的增加，系统的同步时间逐渐缩短。
实施例4
本实施例还包括一种分数阶四元忆阻神经网络的有限时间同步装置，该有限时间同步装置用于采用实施例1的方法，实现分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，有限时间同步装置包括：系统模型转化模块、同步误差获取模块、同步控制器以及修正模块。
系统模型转化模块用于将分数阶忆阻神经网络系统的基本模型转化为连续可微的系统模型。
同步误差获取模块用于对系统模型转化模块中得到的转化后的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)；系统的同步误差ei(t)的模型为：
Figure BDA0003051411840000141
其中，
Figure BDA0003051411840000142
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure BDA0003051411840000143
和
Figure BDA0003051411840000144
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure BDA0003051411840000145
和
Figure BDA0003051411840000146
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器。
同步控制器为根据系统的同步误差ei(t)的模型构造得出的自适应控制器，表征同步控制器ui(t)的函数为：
Figure BDA0003051411840000151
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数。
自适应函数β(t)满足如下公式：
Figure BDA0003051411840000152
其中，
Figure BDA0003051411840000153
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure BDA0003051411840000154
表示自适应函数的轨迹中共轭项的阶数。
修正模块用于将同步控制器引入到分数阶四元忆阻神经网络系统的响应网络的模型中。
本实施例中，有限时间同步装置中还包括同步时间计算模块，所述同步时间计算模块用于根据分数阶四元忆阻神经网络的具体参数计算出同步控制器调节下系统达到有限时间同步状态的同步时间，同步时间的计算公式如下：
Figure BDA0003051411840000155
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure BDA0003051411840000156
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure BDA0003051411840000157
与控制器中共轭项阶数μ计算出的值，
Figure BDA0003051411840000158
其中，该有限时间同步装置采用如实施例1所述的分数阶四元忆阻神经网络的有限时间同步方法。
实施例5
本实施例提供一种分数阶四元忆阻神经网络的有限时间同步终端，其包括存储器、处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现如实施例1的分数阶四元忆阻神经网络的有限时间同步方法的步骤。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种分数阶四元忆阻神经网络的有限时间同步方法，其用于实现所述分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，其特征在于，所述有限时间同步方法包括如下步骤：
步骤S1：设计同步控制器ui(t)，所述同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定所述连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的所述响应网络的模型和所述驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure FDA0003051411830000011
其中，
Figure FDA0003051411830000012
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示所述驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示所述响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure FDA0003051411830000013
和
Figure FDA0003051411830000014
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure FDA0003051411830000015
和
Figure FDA0003051411830000016
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，将自适应控制器作为实现系统有限时间同步所需的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure FDA0003051411830000017
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
所述自适应函数β(t)满足如下公式：
Figure FDA0003051411830000021
其中，
Figure FDA0003051411830000022
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure FDA0003051411830000023
表示自适应函数的轨迹中共轭项的阶数；
步骤S2：将所述同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
2.如权利要求1所述的分数阶四元忆阻神经网络的有限时间同步方法，其特征在于：
所述步骤S11中，分数阶四元忆阻神经网络系统的驱动网络的模型如下：
Figure FDA0003051411830000024
其中，
Figure FDA0003051411830000025
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示所述驱动网络的状态变量，该状态变量为一个四元数；ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；fj(xj(t))和gj(xj(t-τj))为不连续函数，二者表示所述驱动网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))分别表示忆阻器的连接权值；j表示系统的维数。
3.如权利要求1所述的分数阶四元忆阻神经网络的有限时间同步方法，其特征在于：所述步骤S11中，分数阶四元忆阻神经网络系统的响应网络的模型如下：
Figure FDA0003051411830000026
其中，
Figure FDA0003051411830000027
表示对t求α次分数阶导数的标记，α表示该分数阶四元忆阻神经网络中分数阶的阶数；yi(t)表示所述响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示神经元间信息传输产生的延迟，τj＞0；
Figure FDA0003051411830000028
和
Figure FDA0003051411830000029
为不连续函数，二者分别代表神经元的激活函数；Ii表示系统面临的外部干扰；
Figure FDA00030514118300000210
和
Figure FDA00030514118300000211
分别表示忆阻器的连接权值；j表示系统的维数，ui(t)表示有待设计的同步控制器。
4.如权利要求1-3任意一项所述的分数阶四元忆阻神经网络的有限时间同步方法，其特征在于：所述分数阶四元忆阻神经网络系统的响应网络中引入同步控制器ui(t)之后，系统的同步时间t1通过如下公式计算：
Figure FDA0003051411830000031
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure FDA0003051411830000032
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure FDA0003051411830000033
与控制器中共轭项阶数μ计算出的值，
Figure FDA0003051411830000034
5.一种分数阶四元忆阻神经网络系统的构建方法，所述分数阶四元忆阻神经网络系统包括驱动网络和响应网络，其特征在于，所述构建方法在构建所述分数阶四元忆阻神经网络系统时，为了实现所述驱动网络和所述响应网络在有限时间内达到同步状态，包括步骤：
步骤S1：设计同步控制器ui(t)，所述同步控制器ui(t)的设计方法包括步骤：
步骤S11：将分数阶四元忆阻神经网络系统转化为连续可微的系统，并确定所述连续可微的系统中表征驱动网络的模型和表征响应网络的模型；
步骤S12：用上步骤的所述响应网络的模型和所述驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型为：
Figure FDA0003051411830000035
其中，
Figure FDA0003051411830000036
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示所述驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示所述响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure FDA0003051411830000037
和
Figure FDA0003051411830000038
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure FDA0003051411830000039
和
Figure FDA00030514118300000310
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
步骤S13：根据系统的同步误差的模型，构造自适应控制器，将自适应控制器作为实现系统有限时间同步所需的同步控制器ui(t)，表征同步控制器ui(t)的函数为：
Figure FDA0003051411830000041
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
所述自适应函数β(t)满足如下公式：
Figure FDA0003051411830000042
其中，
Figure FDA0003051411830000043
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure FDA0003051411830000044
表示自适应函数的轨迹中共轭项的阶数；
步骤S2：将所述同步控制器ui(t)引入到分数阶四元忆阻神经网络系统的响应网络的模型中；
步骤S3：根据同步控制器ui(t)的具体参数，获取引入同步控制器ui(t)后的分数阶四元忆阻神经网络系统的同步时间。
6.如权利要求5所述的分数阶四元忆阻神经网络系统的构建方法，其特征在于：构建出的能够实现所述驱动网络和所述响应网络在有限时间内达到同步状态的分数阶四元忆阻神经网络系统中，引入同步控制器后的所述响应网络的模型为：
Figure FDA0003051411830000045
其中，
Figure FDA0003051411830000046
7.一种分数阶四元忆阻神经网络的有限时间同步装置，其用于实现所述分数阶四元忆阻神经网络系统的驱动网络和响应网络在有限时间内达到同步状态，其特征在于，所述有限时间同步装置包括：
系统模型转化模块，其用于将分数阶忆阻神经网络系统的基本模型转化为连续可微的系统模型；
同步误差获取模块，其用于对系统模型转化模块中得到的转化后的响应网络的模型和驱动网络的模型作差，得到表征系统的同步误差ei(t)的模型；所述系统的同步误差ei(t)的模型为：
Figure FDA0003051411830000051
其中，
Figure FDA0003051411830000052
表示对t求α次分数阶导数的标记，α表示系统中分数阶的阶数；xi(t)表示所述驱动网络的状态变量，该状态变量为一个四元数；yi(t)表示所述响应网络的状态变量，ci表示系统的负反馈系数，ci＞0；τj表示系统中神经元间信息传输产生的延迟，且τj＞0；fj(xj(t))和gj(xj(t-τj))均为不连续函数，二者分别表示驱动网络中神经元的激活函数；
Figure FDA0003051411830000053
和
Figure FDA0003051411830000054
均为不连续函数，二者分别表示响应网络中神经元的激活函数；Ii表示系统面临的外部干扰；aij(xj(t))和bij(xj(t))表示驱动网络中忆阻器的连接权值；
Figure FDA0003051411830000055
和
Figure FDA0003051411830000056
表示响应网络中忆阻器的连接权值；j表示系统的维数；ui(t)表示有待设计的同步控制器；
同步控制器，其为根据所述系统的同步误差ei(t)的模型构造得出的自适应控制器，表征所述同步控制器ui(t)的函数为：
Figure FDA0003051411830000057
其中，β(t)表示自适应控制器中的自适应函数；λ表示自适应控制器中共轭项的系数；μ表示共轭项的阶数，是一个常数；
所述自适应函数β(t)满足如下公式：
Figure FDA0003051411830000058
其中，
Figure FDA0003051411830000059
表示自适应控制器中自适应函数的轨迹；ξ表示自适应函数轨迹中的系数，是一个常数；
Figure FDA00030514118300000510
表示自适应函数的轨迹中共轭项的阶数；以及
修正模块，其用于将所述同步控制器引入到分数阶四元忆阻神经网络系统的响应网络的模型中。
8.如权利要求7所述的分数阶四元忆阻神经网络的有限时间同步装置，其特征在于：所述有限时间同步装置中还包括同步时间计算模块，所述同步时间计算模块用于根据分数阶四元忆阻神经网络的具体参数计算出同步控制器调节下系统达到有限时间同步状态的同步时间，所述同步时间的计算公式如下：
Figure FDA0003051411830000061
其中，t0表示时间初值；λ1表示计算得到的常数项；
Figure FDA0003051411830000062
表示Gamma函数；β是通过自适应函数的轨迹中共轭项的阶数
Figure FDA0003051411830000063
与控制器中共轭项阶数μ计算出的值，
Figure FDA0003051411830000064
9.一种分数阶四元忆阻神经网络的有限时间同步装置，其特征在于：所述有限时间同步装置采用如权利要求1-4任意一项所述的分数阶四元忆阻神经网络的有限时间同步方法。
10.一种分数阶四元忆阻神经网络的有限时间同步终端，其包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至4中任意一项所述的分数阶四元忆阻神经网络的有限时间同步方法的步骤。
CN202110488393.5A 2021-05-06 2021-05-06 一种分数阶四元忆阻神经网络的有限时间同步方法、装置 Active CN113095497B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110488393.5A CN113095497B (zh) 2021-05-06 2021-05-06 一种分数阶四元忆阻神经网络的有限时间同步方法、装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110488393.5A CN113095497B (zh) 2021-05-06 2021-05-06 一种分数阶四元忆阻神经网络的有限时间同步方法、装置

Publications (2)

Publication Number Publication Date
CN113095497A true CN113095497A (zh) 2021-07-09
CN113095497B CN113095497B (zh) 2023-04-07

Family

ID=76681360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110488393.5A Active CN113095497B (zh) 2021-05-06 2021-05-06 一种分数阶四元忆阻神经网络的有限时间同步方法、装置

Country Status (1)

Country Link
CN (1) CN113095497B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115755621A (zh) * 2022-12-08 2023-03-07 盐城工学院 一种忆阻递归神经网络的有限时间自适应同步控制方法
CN115860075A (zh) * 2022-12-08 2023-03-28 盐城工学院 一种分数阶忆阻神经网络的同步控制方法
CN115857349A (zh) * 2022-12-08 2023-03-28 盐城工学院 一种忆阻神经网络的指数同步控制方法
CN115903511A (zh) * 2022-12-08 2023-04-04 盐城工学院 一种随机忆阻神经网络的自适应指数同步控制方法
CN116400598A (zh) * 2023-04-07 2023-07-07 盐城工学院 一种惯性cg神经网络的同步控制方法
CN116430715A (zh) * 2022-12-08 2023-07-14 盐城工学院 一种时变时滞忆阻递归神经网络的有限时间同步控制方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140074761A1 (en) * 2012-05-30 2014-03-13 Qualcomm Incorporated Dynamical event neuron and synapse models for learning spiking neural networks
US20140163702A1 (en) * 2010-07-20 2014-06-12 Lester F. Ludwig Cross-feedback-controlled hysteron synthesized hysteresis networks for signal processing, controllers, music, and computer simulations in physics, engineering, and economics
CN105629733A (zh) * 2016-02-01 2016-06-01 江西理工大学 一种分数阶细胞神经网络自适应同步控制及电路设计方法
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN107479377A (zh) * 2017-08-03 2017-12-15 淮阴工学院 分数阶弧形微机电系统的自适应同步控制方法
CN107947914A (zh) * 2017-12-25 2018-04-20 西安理工大学 一种基于分数阶忆阻器的混沌电路
CN108762067A (zh) * 2018-04-28 2018-11-06 南京理工大学 一种忆阻神经网络的网络化同步控制设备和获取方法
CN109412808A (zh) * 2018-11-13 2019-03-01 中国地质大学（武汉） 基于忆阻混沌系统有限时间同步的图像传输方法及系统
CN110348570A (zh) * 2019-05-30 2019-10-18 中国地质大学（武汉） 一种基于忆阻的神经网络联想记忆方法
CN110879533A (zh) * 2019-12-13 2020-03-13 福州大学 一种具有抗未知扰动的延迟忆阻神经网络的预定时间投影同步方法
CN111208061A (zh) * 2020-02-16 2020-05-29 常熟理工学院 基于忆阻神经网络技术的工件焊缝自动化视觉检测装置
CN111884792A (zh) * 2020-06-30 2020-11-03 深圳市永达电子信息股份有限公司 一种基于忆阻器混沌序列的本征态网络电路信号制备系统和方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140163702A1 (en) * 2010-07-20 2014-06-12 Lester F. Ludwig Cross-feedback-controlled hysteron synthesized hysteresis networks for signal processing, controllers, music, and computer simulations in physics, engineering, and economics
US20140074761A1 (en) * 2012-05-30 2014-03-13 Qualcomm Incorporated Dynamical event neuron and synapse models for learning spiking neural networks
CN105629733A (zh) * 2016-02-01 2016-06-01 江西理工大学 一种分数阶细胞神经网络自适应同步控制及电路设计方法
CN106815636A (zh) * 2016-12-30 2017-06-09 华中科技大学 一种基于忆阻器的神经元电路
CN107479377A (zh) * 2017-08-03 2017-12-15 淮阴工学院 分数阶弧形微机电系统的自适应同步控制方法
CN107947914A (zh) * 2017-12-25 2018-04-20 西安理工大学 一种基于分数阶忆阻器的混沌电路
CN108762067A (zh) * 2018-04-28 2018-11-06 南京理工大学 一种忆阻神经网络的网络化同步控制设备和获取方法
CN109412808A (zh) * 2018-11-13 2019-03-01 中国地质大学（武汉） 基于忆阻混沌系统有限时间同步的图像传输方法及系统
CN110348570A (zh) * 2019-05-30 2019-10-18 中国地质大学（武汉） 一种基于忆阻的神经网络联想记忆方法
CN110879533A (zh) * 2019-12-13 2020-03-13 福州大学 一种具有抗未知扰动的延迟忆阻神经网络的预定时间投影同步方法
CN111208061A (zh) * 2020-02-16 2020-05-29 常熟理工学院 基于忆阻神经网络技术的工件焊缝自动化视觉检测装置
CN111884792A (zh) * 2020-06-30 2020-11-03 深圳市永达电子信息股份有限公司 一种基于忆阻器混沌序列的本征态网络电路信号制备系统和方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
BIBO ZHENG ET AL: "Finite-time synchronization of fully complex-valued neural networks with fractional-order", 《NEUROCOMPUTING》 *
DAWEI DING ET AL: "Finite-time synchronization for fractional-order memristor-based neural networks with discontinuous activations and multiple delays", 《MODERN PHYSICS LETTERS B》 *
DAWEI DING ET AL: "Finite-time synchronization of delayed fractional-order quaternion-valued memristor-based neural networks", 《INTERNATIONAL JOURNAL OF MODERN PHYSICS B》 *
FEIFEI DU ET AL: "New criterion for finite-time synchronization of fractional order memristor-based neural networks with time delay", 《APPLIED MATHEMATICS AND COMPUTATION》 *
杨绪君: "分数阶脉冲和四元数值神经网络的稳定性和同步性", 《中国博士学位论文全文数据库基础科学辑》 *
王仁明 等: "分数阶M-CNN系统的混沌特性分析及同步控制", 《控制工程》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115755621A (zh) * 2022-12-08 2023-03-07 盐城工学院 一种忆阻递归神经网络的有限时间自适应同步控制方法
CN115860075A (zh) * 2022-12-08 2023-03-28 盐城工学院 一种分数阶忆阻神经网络的同步控制方法
CN115857349A (zh) * 2022-12-08 2023-03-28 盐城工学院 一种忆阻神经网络的指数同步控制方法
CN115903511A (zh) * 2022-12-08 2023-04-04 盐城工学院 一种随机忆阻神经网络的自适应指数同步控制方法
CN115857349B (zh) * 2022-12-08 2023-05-30 盐城工学院 一种忆阻神经网络的指数同步控制方法
CN116430715A (zh) * 2022-12-08 2023-07-14 盐城工学院 一种时变时滞忆阻递归神经网络的有限时间同步控制方法
CN116430715B (zh) * 2022-12-08 2023-11-03 盐城工学院 一种时变时滞忆阻递归神经网络的有限时间同步控制方法
CN116400598A (zh) * 2023-04-07 2023-07-07 盐城工学院 一种惯性cg神经网络的同步控制方法
CN116400598B (zh) * 2023-04-07 2023-09-26 盐城工学院 一种惯性cg神经网络的同步控制方法

Also Published As

Publication number Publication date
CN113095497B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN113095497B (zh) 一种分数阶四元忆阻神经网络的有限时间同步方法、装置
CN110119087B (zh) 一种有向通信下二阶多智能体系统固定时一致性跟踪方法
Li et al. Distributed adaptive fuzzy control for output consensus of heterogeneous stochastic nonlinear multiagent systems
Zhang et al. Output feedback control of a class of discrete MIMO nonlinear systems with triangular form inputs
CN114967460B (zh) 时滞非线性多智能体系统的分布式协同控制方法
CN111547039B (zh) 基于深度强化学习的混合动力车辆油门控制方法及系统
CN113093555B (zh) 一种多智能体全局一致性控制方法及系统
CN111221311B (zh) 基于参数变分法的复杂网络分布式脉冲同步方法及系统
CN111258220A (zh) 一种基于干扰观测器的柔性机械臂级联控制方法及系统
CN111638648A (zh) 一种具有比例延迟复杂动态网络的分布式脉冲准同步方法
CN116991068A (zh) 基于分布式预设时间梯度下降法的电机控制方法及系统
Cheng et al. Fixed-time synchronization of fractional-order complex-valued neural networks with time-varying delay via sliding mode control
CN112099357A (zh) 非连续复杂网络的有限时间聚类同步与牵制控制方法
CN111062147A (zh) 四电机联动系统固定时间控制与结构联合优化方法和系统
CN111694272B (zh) 基于模糊逻辑系统的非线性多智能体的自适应控制方法及装置
Xiao et al. Fixed/predefined-time synchronization of memristive neural networks based on state variable index coefficient
Rui et al. Parameter identification of fractional order Hammerstein model with two-stage piecewise nonlinearity based on iterative algorithms
Hu et al. Observer‐based optimal adaptive control for multimotor driving servo systems
Saikumar et al. Position control of DC motors with experience mapping based prediction controller
Zhang et al. MT‐filters‐based adaptive quantized dynamic surface control of stochastic nonstrict‐feedback nonlinear systems including input unmodeled dynamics
CN113949265B (zh) 具有不确定参数的Buck型变换器自适应反步控制方法
CN109991849B (zh) 一种时滞lpv系统有记忆h∞输出反馈控制器设计方法
CN110932609B (zh) 一种多电机伺服系统自适应递推控制方法和系统
CN111880470A (zh) 压电驱动微定位平台的无抖振滑模控制方法
CN113820978B (zh) 一种网络遥操作机器人系统的准同步控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant