CN113054060B - 一种发光元件的制备方法及发光元件 - Google Patents

一种发光元件的制备方法及发光元件 Download PDF

Info

Publication number
CN113054060B
CN113054060B CN202110291674.1A CN202110291674A CN113054060B CN 113054060 B CN113054060 B CN 113054060B CN 202110291674 A CN202110291674 A CN 202110291674A CN 113054060 B CN113054060 B CN 113054060B
Authority
CN
China
Prior art keywords
light
layer
ito layer
substrate
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110291674.1A
Other languages
English (en)
Other versions
CN113054060A (zh
Inventor
吴和俊
刘伟文
李涛
彭绍文
周弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202110291674.1A priority Critical patent/CN113054060B/zh
Publication of CN113054060A publication Critical patent/CN113054060A/zh
Application granted granted Critical
Publication of CN113054060B publication Critical patent/CN113054060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

本发明提供了一种发光元件的制备方法及发光元件，通过对所述ITO层的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；如此，可有效除去ITO层表面的杂质(如C和/或H等)，使得ITO层的表面由亲水性转变为疏水性，提高ITO层及钝化层之间的粘附性，制备出较为致密的二氧化硅钝化层。

Description

一种发光元件的制备方法及发光元件
技术领域
本发明涉及发光二极管领域，尤其涉及一种发光元件的制备方法及发光元件。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用也越来越广泛，人们越来越关注LED在显示屏的发展前景。LED芯片，作为LED灯的核心组件，其功能就是把电能转化为光能，具体的，包括外延片和分别设置在外延片上的N型电极和P型电极。所述外延片包括P型半导体层、N型半导体层以及位于所述N型半导体层和P型半导体层之间的有源层，当有电流通过LED芯片时，P型半导体中的空穴和N型半导体中的电子会向有源层移动，并在所述有源层复合，使得LED芯片发光。
但是，无论是蓝绿LED芯片或者是白光LED芯片，其钝化层通常通过将SiH4和N2O反应生成的SiO2薄膜；本发明人在实验过程中发现：为了追求SiO2薄膜的沉积与蚀刻速率，SiH4：N20比例相对较高，反应腔内含有大量的反应物等离子体及副产物，沉积速率快，过多的杂质形成Si-N键、Si-H键等副产物无法及时被抽走，留在SiO2薄膜中，进而导致膜层疏松，且芯片长期处于高温高湿的逆偏压环境中，疏松的钝化层更容易受到水汽渗入，形成导电通道，额外的电流发热导致氮化镓被烧伤，进而出现死灯；由于工艺波动，ITO表面存在杂质使其配位不饱和，导致ITO蒸镀后的一系列工序包括去胶、甩干等，容易与极性很强的水分子结合，表现为亲水性，导致后续膜层覆盖后，彼此无法形成强键，粘附性变差。
有鉴于此，本发明人专门设计了一种发光元件的制备方法及发光元件，本案由此产生。
发明内容
本发明的目的在于提供一种发光元件的制备方法及发光元件，以实现ITO层的疏水表面。
为了实现上述目的，本发明采用的技术方案如下：
一种发光元件的制备方法，所述制备方法包括如下步骤：
步骤S01、提供一衬底；
步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成凹槽及发光台面；
步骤S04、层叠一ITO层于所述发光台面的表面；
步骤S05、对所述ITO层的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；
步骤S06、生长一钝化层，其覆盖所述外延叠层并分别裸露所述发光台面和所述凹槽的部分表面；
步骤S07、生长一第一电极和一第二电极，所述第一电极层叠于所述凹槽的裸露部并向上延伸至所述钝化层的表面；所述第二电极层叠于所述发光台面的裸露部并向上延伸至所述钝化层的表面。
优选地，所述疏水表面的形成包括：通过对笑气进行解离出氧离子，使解离的氧离子与所述ITO层表面的杂质结合形成气体后被排出。
优选地，将所述步骤S05与所述步骤S06同步完成，具体包括：
将所述步骤S04形成的半成品放置于反应腔中，且反应腔体保持在预热温度，首先，往腔体通入笑气，再通过射频解离使得等离子O与ITO层表面杂质反应形成气体被泵抽出；然后，向反应腔体中同时通入硅烷、笑气及氮气的混合气体；通过反应腔的射频与腔体压力的配合控制，使反应腔体形成负氧离子氛围后，硅烷在具有负氧离子氛围的反应腔体中进行反应而沉积形成二氧化硅膜的钝化层，反应过程中的副产物被抽出。
优选地，所述硅烷及笑气的混合比例为1:8～3:8，不包括端点值。
优选地，所述硅烷及笑气的混合比例为1:4。
优选地，同时以200sccm通入硅烷、以800sccm通入笑气及以1400sccm通入氮气。
优选地，所述反应腔体的射频功率为130-150W，压力为70-100Pa。
优选地，所述二氧化硅膜的沉积速率包括4nm/s～5nm/s。
本发明还提供了一种发光元件，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及发光台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
ITO层，其层叠于所述发光台面的表面，且所述ITO层具有疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；
钝化层，其覆盖所述外延叠层并分别裸露所述发光台面和所述凹槽的部分表面；
第一电极，其层叠于所述凹槽的裸露部并向上延伸至所述钝化层的表面；
第二电极，其层叠于所述发光台面的裸露部并向上延伸至所述钝化层的表面。
优选地，所述ITO层的疏水表面及钝化层采用上述任意一项所述的发光元件的制备方法制备得到。
经由上述的技术方案可知，本发明提供的发光元件的制备方法，通过对所述ITO层的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；进一步地包括：将步骤S04形成的半成品放置于反应腔中，且反应腔体保持在预热温度，首先，往腔体通入笑气，再通过射频解离使得等离子O与ITO层表面的杂质反应形成气体被泵抽出；然后，向反应腔体中同时通入硅烷、笑气及氮气的混合气体；通过反应腔的射频与压力的配合控制，使反应腔体形成负氧离子氛围后，硅烷在具有负氧离子氛围的反应腔体中进行反应而沉积形成二氧化硅膜的钝化层，反应过程中的副产物被抽出。以上可有效除去ITO层表面的杂质(如含C和/或H等化合物)，使得ITO层的表面由亲水性转变为疏水性，提高ITO层及钝化层之间的粘附性，制备出较为致密的二氧化硅钝化层。
其次，同时通过调整硅烷及笑气的比例，使硅烷及笑气的混合比例为1:8～3:8，不包括端点值；进一步地，所述硅烷及笑气的混合比例为1:4；且反应腔体的射频功率为130-150W，压力为70-100Pa，二氧化硅膜的沉积速率包括4nm/s～5nm/s，保证二氧化硅膜膜层均一性的同时提高其致密性，增强钝化层对于水汽的隔绝，降低水汽渗入造成的发光元件失效问题。
再次，本发明提供的发光元件的制备方法，其工艺制作简单便捷，便于生产化。
经由上述的技术方案可知，本发明提供的发光元件，通过上述制备方法而获得，其可提高ITO层及钝化层之间的粘附性，以及再保证二氧化硅膜层均一性的同时提高其致密性，增强钝化层对于水汽的隔绝，降低水汽渗入造成的发光元件失效问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的发光元件的结构示意图；
图2为本发明实施例所提供的发光元件的ITO层形成疏水表面的过程示意图；
图中符号说明：1、衬底，2、第一型半导体层，3、有源区，4、第二型半导体层，5、ITO层，6、第二电极，7、第一电极，8、钝化层，H、发光台面，L、凹槽。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
一种发光元件的制备方法，所述制备方法包括如下步骤：
步骤S01、提供一衬底；
步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成凹槽及发光台面；
步骤S04、层叠一ITO层于所述发光台面的表面；
步骤S05、对所述ITO层的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；
步骤S06、生长一钝化层，其覆盖所述外延叠层并分别裸露所述发光台面和所述凹槽的部分表面；
步骤S07、生长一第一电极和一第二电极，所述第一电极层叠于所述凹槽的裸露部并向上延伸至所述钝化层的表面；所述第二电极层叠于所述发光台面的裸露部并向上延伸至所述钝化层的表面。
值得一提的是，衬底的类型在本实施例的微型发光元件不受限制，例如，所述衬底可以是但不限于蓝宝石衬底、硅衬底等。另外，所述外延叠层的第一型半导体层、有源区以及第二型半导体层的类型在本实施例的微型发光元件也可以不受限制，例如，所述第一型半导体层可以是但不限于氮化镓层，相应地，所述第二型半导体层可以是但不限于氮化镓层。
值得一提的是，所述钝化层的材料可以是但不限于SiO2(二氧化硅)。
本发明实施例中，所述疏水表面的形成包括：通过对笑气进行解离出氧离子，使解离的氧离子与所述ITO层表面的杂质结合形成气体后被排出。
在本发明的另一实施例中，将所述步骤S05与所述步骤S06同步完成，具体包括：
将所述步骤S04形成的半成品放置于反应腔中，且反应腔体保持在预热温度，首先，往腔体通入笑气，再通过射频解离使得等离子O与ITO表面的杂质(如含C和/或H等化合物)反应形成气体被泵抽出；然后，向反应腔体中同时通入硅烷、笑气及氮气的混合气体；通过反应腔的射频与腔体压力的配合控制，使反应腔体形成负氧离子氛围后，硅烷在具有负氧离子氛围的反应腔体中进行反应而沉积形成二氧化硅膜的钝化层，反应过程中的副产物被抽出。其中，ITO层形成疏水表面的过程示意如图2所示。
本发明实施例中，所述硅烷及笑气的混合比例为1:8～3:8，不包括端点值。
本发明实施例中，所述硅烷及笑气的混合比例为1:4。
本发明实施例中，同时以200sccm通入硅烷、以800sccm通入笑气及以1400sccm通入氮气。
本发明实施例中，所述反应腔体的射频功率为130-150W，压力为70-100Pa。
本发明实施例中，所述二氧化硅膜的沉积速率包括4nm/s～5nm/s。
如图1所示，本发明实施例还提供了一种发光元件，包括：
衬底1；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层2、有源区3以及第二型半导体层4，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层2形成凹槽L及发光台面H；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
ITO层5，其层叠于所述发光台面的表面，且所述ITO层5具有疏水表面；所述疏水表面通过将所述ITO层5表面的杂质与解离的氧离子结合后排出而形成；
钝化层8，其覆盖所述外延叠层并分别裸露所述发光台面H和所述凹槽L的部分表面；
第一电极7，其层叠于所述凹槽L的裸露部并向上延伸至所述钝化层8的表面；
第二电极6，其层叠于所述发光台面H的裸露部并向上延伸至所述钝化层8的表面。
本发明实施例中，所述ITO层5的疏水表面及钝化层8采用上述任意一项所述的发光元件的制备方法制备得到。
经由上述的技术方案可知，本发明提供的发光元件的制备方法，通过对所述ITO层5的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层5表面的杂质与解离的氧离子结合后排出而形成；进一步地包括：将步骤S04形成的半成品放置于反应腔中，且反应腔体保持在预热温度，首先，往腔体通入笑气，再通过射频解离使得等离子O与ITO层表面的杂质反应形成气体被泵抽出；然后，向反应腔体中同时通入硅烷、笑气及氮气的混合气体；通过反应腔的射频与腔体压力的配合控制，使反应腔体形成负氧离子氛围后，硅烷在具有负氧离子氛围的反应腔体中进行反应而沉积形成二氧化硅膜的钝化层8，反应过程中的副产物被抽出。可有效除去ITO层表面的杂质(如含C和/或H等化合物)，使得ITO层的表面由亲水性转变为疏水性，提高ITO层5及钝化层8之间的粘附性，制备出较为致密的二氧化硅钝化层。
其次，同时通过调整硅烷及笑气的比例，使硅烷及笑气的混合比例为1:8～3:8，不包括端点值；进一步地，所述硅烷及笑气的混合比例为1:4；且反应腔体的射频功率为130-150W，压力为70-100Pa，二氧化硅膜的沉积速率包括4nm/s～5nm/s，保证二氧化硅膜层均一性的同时提高其致密性，增强钝化层8对于水汽的隔绝，降低水汽渗入造成的发光元件失效问题。
再次，本发明提供的发光元件的制备方法，其工艺制作简单便捷，便于生产化。
经由上述的技术方案可知，本发明提供的发光元件，通过上述制备方法而获得，其可提高ITO层5及钝化层8之间的粘附性，以及再保证二氧化硅膜膜层均一性的同时提高其致密性，增强钝化层对于水汽的隔绝，降低水汽渗入造成的发光元件失效问题。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种发光元件的制备方法，其特征在于，所述制备方法包括如下步骤：
步骤S01、提供一衬底；
步骤S02、层叠一外延叠层于所述衬底表面，所述外延叠层包括沿第一方向依次堆叠第一型半导体层、有源区以及第二型半导体层，所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
步骤S03、将所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层，形成凹槽及发光台面；
步骤S04、层叠一ITO层于所述发光台面的表面；
步骤S05、对所述ITO层的表面疏水处理，形成疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；
步骤S06、生长一钝化层，其覆盖所述外延叠层并分别裸露所述发光台面和所述凹槽的部分表面；
步骤S07、生长一第一电极和一第二电极，所述第一电极层叠于所述凹槽的裸露部并向上延伸至所述钝化层的表面；所述第二电极层叠于所述发光台面的裸露部并向上延伸至所述钝化层的表面。
2.根据权利要求1所述的发光元件的制备方法，其特征在于，所述疏水表面的形成包括：通过对笑气进行解离出氧离子，使解离的氧离子与所述ITO层表面的杂质结合形成气体后被排出。
3.根据权利要求1所述的发光元件的制备方法，其特征在于，将所述步骤S05与所述步骤S06同步完成，具体包括：
将所述步骤S04形成的半成品放置于反应腔中，且反应腔体保持在预热温度，首先，往腔体通入笑气，再通过射频解离使得等离子O与ITO层表面的杂质反应形成气体被泵抽出；然后，向反应腔体中同时通入硅烷、笑气及氮气的混合气体；通过反应腔的射频与腔体压力的配合控制，使反应腔体形成负氧离子氛围后，硅烷在具有负氧离子氛围的反应腔体中进行反应而沉积形成二氧化硅膜的钝化层，反应过程中的副产物被抽出；
其中，所述反应腔体的射频功率为130-150W，压力为70-100Pa。
4.根据权利要求3所述的发光元件的制备方法，其特征在于，所述硅烷及笑气的混合比例为1:8～3:8，不包括端点值。
5.根据权利要求3所述的发光元件的制备方法，其特征在于，所述硅烷及笑气的混合比例为1:4。
6.根据权利要求3所述的发光元件的制备方法，其特征在于，所述二氧化硅膜的沉积速率包括4nm/s～5nm/s。
7.一种发光元件，其特征在于，包括：
衬底；
设置于所述衬底表面的外延叠层，所述外延叠层包括沿第一方向依次堆叠的第一型半导体层、有源区以及第二型半导体层，且所述外延叠层的局部区域蚀刻至部分所述的第一型半导体层形成凹槽及发光台面；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
ITO层，其层叠于所述发光台面的表面，且所述ITO层具有疏水表面；所述疏水表面通过将所述ITO层表面的杂质与解离的氧离子结合后排出而形成；
钝化层，其覆盖所述外延叠层并分别裸露所述发光台面和所述凹槽的部分表面；
第一电极，其层叠于所述凹槽的裸露部并向上延伸至所述钝化层的表面；
第二电极，其层叠于所述发光台面的裸露部并向上延伸至所述钝化层的表面。
8.根据权利要求7所述的发光元件，其特征在于，所述ITO层的疏水表面及钝化层采用如权利要求1-6任意一项所述的发光元件的制备方法制备得到。
CN202110291674.1A 2021-03-18 2021-03-18 一种发光元件的制备方法及发光元件 Active CN113054060B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110291674.1A CN113054060B (zh) 2021-03-18 2021-03-18 一种发光元件的制备方法及发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110291674.1A CN113054060B (zh) 2021-03-18 2021-03-18 一种发光元件的制备方法及发光元件

Publications (2)

Publication Number Publication Date
CN113054060A CN113054060A (zh) 2021-06-29
CN113054060B true CN113054060B (zh) 2022-03-18

Family

ID=76513659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110291674.1A Active CN113054060B (zh) 2021-03-18 2021-03-18 一种发光元件的制备方法及发光元件

Country Status (1)

Country Link
CN (1) CN113054060B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921672B (zh) * 2021-09-14 2023-06-20 厦门三安光电有限公司 发光二极管及发光模块
CN114122222B (zh) * 2021-12-20 2023-04-21 厦门乾照光电股份有限公司 一种复合钝化层及其制作方法、led芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6451622A (en) * 1987-08-24 1989-02-27 Nippon Telegraph & Telephone Surface treating method
JPH02259726A (ja) * 1989-03-31 1990-10-22 Toshiba Corp 透明導電性フィルム、分散型ｅｌパネルおよび液晶表示装置
US7112617B2 (en) * 2003-04-22 2006-09-26 International Business Machines Corporation Patterned substrate with hydrophilic/hydrophobic contrast, and method of use
CN101640242B (zh) * 2009-08-05 2012-01-25 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
CN102916093A (zh) * 2012-08-31 2013-02-06 扬州中科半导体照明有限公司 一种低损伤PECVD沉积高绝缘性SiO2薄膜的方法
CN103390703B (zh) * 2013-08-05 2016-08-17 聚灿光电科技股份有限公司 低损伤、高致密性膜的制备方法以及具有该膜的led芯片
CN105895830A (zh) * 2016-04-27 2016-08-24 华南师范大学 一种有机发光二极管ito电极的制备方法
CN107779841B (zh) * 2017-10-18 2019-07-05 扬州乾照光电有限公司 一种SiO2薄膜的沉积方法以及基板

Also Published As

Publication number Publication date
CN113054060A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
CN113054060B (zh) 一种发光元件的制备方法及发光元件
KR101682081B1 (ko) 붕소-탄소 막들을 건식 스트립핑하는 방법들
US6103590A (en) SiC patterning of porous silicon
JP4455381B2 (ja) 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
US20120220132A1 (en) Semiconductor device manufacturing method
CN107980172A (zh) Vnand拉伸厚teos氧化物
JP5182189B2 (ja) 半導体装置の製造方法
JP2007048783A (ja) ショットキーダイオード及びその製造方法
JP2000091637A (ja) 半導体発光素子の製法
Han et al. Highly selective dry etching of GaN over AlGaN using inductively coupled Cl2/N2/O2 plasmas
US20120003842A1 (en) Method for forming silicon oxide film and method for manufacturing semiconductor device
CN116565073A (zh) 一种GaN外延复合层及其制备方法、发光二极管
JP2000031540A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
CN1306570C (zh) 在低温下氧化硅片的方法和用于该方法的装置
CN103050396B (zh) 多层介质刻蚀方法
JP2010098101A (ja) 半導体装置の製造方法
CN1467813A (zh) 半导体器件及其制造方法
US20070037100A1 (en) High aspect ratio mask open without hardmask
JPH08125222A (ja) ３族窒化物半導体の製造方法
JP2000277801A (ja) 半導体発光素子の製法
WO2022082733A1 (zh) 一种半导体结构及其制备方法
WO2021248415A1 (zh) 半导体结构及其制作方法
CN116230643A (zh) GaN器件用陶瓷基板及其制备方法和GaN器件及其制备方法
US20220140198A1 (en) Light Emitting Diode Devices
CN105938864B (zh) 一种ac-led芯片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant