CN113039644A - 存储器阵列及用以形成存储器阵列的方法 - Google Patents

存储器阵列及用以形成存储器阵列的方法 Download PDF

Info

Publication number
CN113039644A
CN113039644A CN201980072813.2A CN201980072813A CN113039644A CN 113039644 A CN113039644 A CN 113039644A CN 201980072813 A CN201980072813 A CN 201980072813A CN 113039644 A CN113039644 A CN 113039644A
Authority
CN
China
Prior art keywords
layer
sacrificial
individual
conductor
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980072813.2A
Other languages
English (en)
Inventor
福济义明
M·J·巴克利
E·卡梅尔伦吉
P·泰萨里欧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113039644A publication Critical patent/CN113039644A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用以形成存储器阵列的方法包括在衬底上方形成包括导体材料的层。包括蚀刻停止材料的牺牲岛直接形成于包括所述导体材料的所述层的所述导体材料上方。包括垂直交替的绝缘层及字线层的堆叠形成于所述牺牲岛及包括所述导体材料的所述层上方。进行蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述蚀刻停止材料以形成具有包括所述蚀刻停止材料的个别基底的通道开口。通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层。通道材料形成于到包括所述导体材料的所述层的所述延伸通道开口中。所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合。本发明揭示与方法无关的结构。

Description

存储器阵列及用以形成存储器阵列的方法
技术领域
本文中揭示的实施例涉及存储器阵列及用以形成存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制作成个别存储器胞元的一或多个阵列。可使用数字线(其还可被称为位线、数据线或感测线)及存取线(其还可被称为字线)写入到存储器胞元或从存储器胞元读取。感测线可使沿阵列的列的存储器胞元导电互连，且存取线可使沿阵列的行的存储器胞元导电互连。每一存储器胞元可通过感测线及存取线的组合唯一地寻址。
存储器胞元可为易失性的、半易失性的或非易失性的。非易失性存储器胞元可在没有电源的情况下长时间存储数据。非易失性存储器常规地被指定为具有至少约10年的保存时间的存储器。易失性存储器消散且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保存时间。无论如何，存储器胞元经配置以依至少两个不同可选择状态保持或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器胞元可经配置以存储两个以上信息电平或状态。
场效晶体管是可用于存储器胞元中的一种类型的电子组件。这些晶体管包括其间具有半导电通道区的一对导电源极/漏极区。导电栅极邻近通道区且通过薄栅极绝缘体与所述通道区分离。将适合电压施加到栅极允许电流通过通道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，在很大程度上防止电流流过通道区。场效晶体管还可包含额外结构(例如，能够可逆地编程的电荷存储区)作为栅极绝缘体与导电栅极之间的栅极构造的部分。
快闪存储器是一种类型的存储器且在现代计算机及装置中具有许多使用。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置利用固态驱动中的快闪存储器取代常规硬驱动变得越来越常见。作为又一实例，快闪存储器在无线电子装置中是普遍的，这是因为其使制造商能够在新通信协议成为标准化时支持所述新通信协议，且提供针对增强的特征远程地升级装置的能力。
NAND可为集成快闪存储器的基本架构。NAND胞元单元包括串联耦合到存储器胞元的串行组合(其中所述串行组合通常被称为NAND串)的至少一个选择装置。NAND架构可配置成包括个别地包括能够可逆地编程的垂直晶体管的垂直堆叠存储器胞元的三维布置。可在垂直堆叠存储器胞元下方形成控制或其它电路系统。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠存储器胞元。
附图说明
图1是根据本发明的实施例的处理中衬底的一部分的图解横截面视图，且是穿过图2中的线1-1取得。
图2是穿过图1中的线2-2取得的视图。
图3是在继图1所展示的步骤之后的处理步骤处的图1衬底的视图，且是穿过图4中的线3-3取得。
图4是穿过图3中的线4-4取得的视图。
图5是在继图3所展示的步骤之后的处理步骤处的图3衬底的视图，且是穿过图6中的线5-5取得。
图6是穿过图5中的线6-6取得的视图。
图7是在继图5所展示的步骤之后的处理步骤处的图5衬底的视图。
图8是在继图7所展示的步骤之后的处理步骤处的图7衬底的视图，且是穿过图9中的线8-8取得。
图9是穿过图8中的线9-9取得的视图。
图10是在继图8所展示的步骤之后的处理步骤处的图8衬底的视图，且是穿过图11中的线10-10取得。
图11是穿过图10中的线11-11取得的视图。
图12是在继图10所展示的步骤之后的处理步骤处的图10衬底的视图，且是穿过图13中的线12-12取得。
图13是穿过图12中的线13-13取得的视图。
图14是在继图13所展示的步骤之后的处理步骤处的图13衬底的视图。
图15是在继图13所展示的步骤之后的处理步骤处的图13衬底的视图，且是穿过图16中的线15-15取得。
图16是穿过图15中的线16-16取得的视图。
图17是在继图15所展示的步骤之后的处理步骤处的图15衬底的视图，且是穿过图18中的线17-17取得。
图18是穿过图17中的线18-18取得的视图。
图19是在继图17所展示的步骤之后的处理步骤处的图17衬底的视图，且是穿过图20中的线19-19取得。
图20是穿过图19中的线20-20取得的视图。
图21是在继图20所展示的步骤之后的处理步骤处的图20衬底的视图。
图22是在继图21所展示的步骤之后的处理步骤处的图21衬底的视图。
图23是在继图22所展示的步骤之后的处理步骤处的图22衬底的视图，且是穿过图24中的线23-23取得。
图24是穿过图23中的线24-24取得的视图。
图25是图24的一部分的放大图。
图26是在继图23所展示的步骤之后的处理步骤处的图23衬底的视图，且是穿过图27中的线26-26取得。
图27是穿过图26中的线27-27取得的视图。
图28是在继图26所展示的步骤之后的处理步骤处的图26衬底的视图，且是穿过图29中的线28-28取得。
图29是穿过图28中的线29-29取得的视图。
图30是根据本发明的实施例的处理中衬底的一部分的图解横截面视图。
图31是在继图30所展示的步骤之后的处理步骤处的图30衬底的视图。
图32是根据本发明的实施例的处理中衬底的一部分的图解横截面视图。
图33是在继图32所展示的步骤之后的处理步骤处的图32衬底的视图。
具体实施方式
本发明的实施例涵盖用以形成晶体管及/或存储器胞元的阵列(例如，NAND或其它存储器胞元的阵列，其具有在所述阵列下方的外围控制电路系统(例如，阵列下CMOS(CMOSunder-array)))的方法。本发明的实施例涵盖所谓的“后栅极(gate-last)”或“替换栅极(replacement-gate)”处理、所谓的“先栅极(gate-first)”处理及与何时形成晶体管栅极无关的现存或未来发展的其它处理。本发明的实施例还涵盖与制造方法无关的晶体管及/或存储器胞元(例如，NAND或其它存储器胞元)的阵列。参考图1到29描述第一实例方法实施例，其可被视为“后栅极”或“替换栅极”过程。
图1及2展示在形成晶体管及/或存储器胞元(尚未展示)的竖向延伸串的阵列12的方法中的处理中衬底构造10。衬底构造10包括具有导电/导体/传导(即，在本文中，导电)材料、半导电/半导体/半传导材料、或绝缘/绝缘体/隔绝(即，在本文中，电绝缘)材料的任一或多者的基底衬底11。各种材料已竖向形成于基底衬底11上方。材料可在图1及2描绘的材料旁边、从其竖向向内或竖向向外。例如，集成电路系统的其它部分或完全制作组件可提供于基底衬底11上方、周围或其内的某处。用于操作存储器胞元的竖向延伸串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路系统还可经制作且可或可不完全或部分在阵列或子阵列内。此外，还可独立地、协力地、或以其它方式相对于彼此制作并操作多个子阵列。在本档案中，“子阵列”还可被视为阵列。
图2展示作为构造10的部分的已形成于基底衬底11上方的电路组件60及62。此可包括如上文提及的控制及/或其它外围电路系统且在其它方面对本文中揭示的发明并不重要。绝缘体材料59(例如，二氧化硅或氮化硅)包围组件60及62且在组件60及62上方。包括导体材料63的层64已形成于衬底11及组件/材料59、60及62上方(例如，在阵列或阵列区12内)。可使用任何适合导体材料，例如，金属材料或导电掺杂半导体材料中的一者或两者。在一个实施例中，导体材料63包括形成于硅化钨顶上的导电掺杂多晶硅。导电材料63可包括用于控制对将形成于阵列12内的晶体管及/或存储器胞元的读取及写入存取的控制电路系统(例如，外围在阵列下方的(peripheral-under-array)电路系统)的部分。在一个实施例中，层64内的导体材料63可图案化为NAND电路系统的共同源极(例如，源极线)，例如，如在凯拉特(Caillat)等人于2017年5月18日发表的第2017/0140833号美国专利申请公开案中展示，且所述案的全文特此以引用的方式并入本文中。包括绝缘体材料66(例如，二氧化硅及/或氮化硅)的层65已形成于层64上方。
参考图3及4，开口67及68已经形成穿过层65的绝缘体材料66而到层64的导体材料63。开口69还已经形成穿过材料66及59而到组件62。此可通过任何现存或未来发展技术(例如，光刻)形成。开口67、68及69个别地展示为具有相同相应大小及形状(例如，开口67及69为圆形，且开口68为长形沟槽)，但可使用替代大小及形状。与开口67及68相比，实例开口69在构造10中更深。在此是通过蚀刻而形成的情况下，分别形成多晶硅及二氧化硅的材料62及59可有利于在无需额外处理步骤或考虑的情况下蚀刻较深开口69。
参考图5及6，包括蚀刻停止材料70的牺牲岛72已直接形成于层64的导体材料63上方。此可例如通过沉积蚀刻停止材料70以填充开口67且接着在背部将材料70至少平坦化或抛光到绝缘体材料66的最上表面而发生。在一个实施例中，蚀刻停止材料70包括导电材料(例如，导电掺杂半导体材料或金属材料)。在一个实施例中，蚀刻停止材料70包括径向外部电介质材料(例如，二氧化硅或氮化硅，且未展示)及径向内部导电材料(例如，TiN及W，且未展示)。在一个实施例中，蚀刻停止材料70是绝缘的。在一个实施例中且如所展示，蚀刻停止材料70的线73还已直接形成于层64的导体材料63上方，其中牺牲岛72与线73隔开且介于线73之间。在例如蚀刻停止材料70导电的情况下，线73可为牺牲线。在例如蚀刻停止材料70绝缘的情况下，线73可为牺牲线或非牺牲线。在其中蚀刻停止材料70导电的一个实施例中，非牺牲接合垫74已经形成而与待形成的导电穿阵列通路(TAV)直接电耦合。在此实施例中，导电蚀刻停止材料70形成从牺牲岛72及非牺牲接合垫74的相应顶部到相应底部的导电路径。
参考图7，包括垂直交替的绝缘层20及字线层22的堆叠18已形成于牺牲岛72、线73及包括导体材料63的层64上方。在一个实施例中，已在堆叠18与包括蚀刻停止材料70的层65之间提供包括垂直交替的绝缘层23*(例如，23A、23B、23C，统称为23*)及导体层27*(例如，27A、27B、27C，统称为27*)的堆叠21(例如，通过在形成堆叠18之前形成堆叠21)。层22及27*可不包括导电材料，且层20及23*可不包括绝缘材料或在此处理点时为绝缘的。仅展示少数层20及22，其中堆叠18更可能包括数打、一百个或更多个等的层20及22。类似地，堆叠21在存在时可包括更多或更少的垂直交替的层。实例字线层22及导体层27*包括第一材料26(例如，氮化硅)，其可为完全或部分牺牲性的。实例绝缘层20及23*包括第二材料24(例如，二氧化硅)，其具有与第一材料26的组成不同的组成且其可为完全或部分牺牲性的。可制作可为或可并非外围及/或控制电路系统(未展示)的部分的其它电路系统，例如，可在字线层22的最上字线层上方制作此电路系统的导电材料及绝缘材料的多个垂直交替的层(未展示)。
参考图8及9，蚀刻已经进行穿过绝缘层20及字线层22以及堆叠21(在存在时)而到个别牺牲岛72的蚀刻停止材料70(即，其充当蚀刻停止层(etch stop))以形成具有包括蚀刻停止材料70的个别基底33的通道开口25。通道开口25可进入到蚀刻停止材料70中(如所展示)或可在其顶上停止(未展示)。在一个实施例中且如所展示，个别岛72在直径上大于个别通道开口25。替代地但欠佳地，个别岛72可具有与个别通道开口25相同或小于个别通道开口25的水平大小(未展示)。
参考图10及11，已通过图8及9的个别通道开口25移除(例如，通过湿式或干式各向同性蚀刻，且此可相对于其它曝露材料选择性地进行)牺牲岛72(未展示)以使此类通道开口(现被指定为具有基底33E的25E)延伸到层64。在一个此实施例中且如所展示，延伸通道开口25E延伸到导体材料63。移除牺牲岛72(未展示)的动作可导致延伸通道开口25E进入到导体材料63中(未展示)或可停止在其顶上(如所展示)。在一个实施例中且如所展示，其中在移除岛72之前，在岛72个别地在直径上大于通道开口25的情况下，移除的动作形成通道开口25E以个别地具有在包括绝缘体材料66的层65中的径向向外突出(例如，相对于最初形成的通道开口25)的环形凹部15。
晶体管通道材料形成于到包括导体材料的层的延伸通道开口中以与其导体材料电耦合。在一些实施例中，阵列的个别存储器胞元经形成以包括栅极区(例如，控制栅极区)及横向介于所述栅极区与通道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区、电荷存储材料及绝缘电荷通路材料。个别存储器胞元的电荷存储材料(例如，浮动栅极材料(例如掺杂或未掺杂硅)或电荷捕捉材料(例如氮化硅、金属点等))在竖向上沿着电荷阻挡区的个别电荷阻挡区。绝缘电荷通路材料(例如，具有夹置在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程(bandgap-engineered)结构)横向介于通道材料与电荷存储材料之间。
图12及13展示一个实施例，其中电荷阻挡材料30、电荷存储材料32及电荷通路材料34已在竖向上沿绝缘层20及字线层22形成于个别延伸通道开口25E中且形成于环形凹部15内。牺牲保护材料35(例如，多晶硅)已沿电荷通路材料34形成。可通过例如将其相应薄层沉积于堆叠18上方及个别延伸通道开口25E内而形成晶体管材料30、32及34(例如，存储器胞元材料)及材料35。
参考图14，已进行冲孔蚀刻(punch etching)以从延伸通道开口25E的基底33E移除材料30、32及34而曝露导体材料63且已移除(例如，通过选择性湿式蚀刻)牺牲保护材料35(未展示)。此冲孔蚀刻可导致延伸通道开口25E进入到导体材料63中(如所展示)或可停止在其顶上(未展示)。
参考图15及16，接着，通道材料36已在竖向上沿绝缘层20及字线层22形成于延伸通道开口25E中。在一个实施例中且如所展示，无通道材料36形成于环形凹部15中。实例通道材料36包含经适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V族半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25埃到100埃。延伸通道开口25E被展示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅及/或氮化硅)。替代地且仅通过实例，延伸通道开口25E内的径向中心部分可包含空隙(void space)(未展示)及/或没有固体材料(未展示)。
参考图17及18，蚀刻已经进行穿过绝缘层20及字线层22且穿过堆叠21(在存在时)而到线73的蚀刻停止材料70以形成具有包括个别线73的蚀刻停止材料70的个别基底37的水平长形沟槽40。在一个实施例中，例如在蚀刻停止材料70绝缘的情况下，线73是非牺牲性的且保留在存储器阵列的完成构造中(未展示)。替代地且如图19及20中展示，线73(未展示)是牺牲性的且已通过个别水平长形沟槽40移除。无论如何，可在形成通道材料36之前或之后及在形成通道开口25/25E之前或之后(其中展示在此形成通道材料36之后)发生蚀刻穿过绝缘层及字线层而到线73的蚀刻停止材料70。
参考图21，已相对于第二材料24选择性地蚀刻字线层22及层27*的第一材料26(未展示)(例如，在材料26是氮化硅且材料24是二氧化硅的情况下，使用液体或蒸气H3PO4作为主要蚀刻剂)。
参考图22，导电材料48已穿过沟槽40形成到字线层22及层27*中，且其将包括所形成的个别字线及其它栅极线的导电材料。可使用任何适合导电材料，例如，金属材料及/或导电掺杂半导体材料中的一者或两者。
参考图23到25，已从个别沟槽40移除导电材料48。此已导致形成字线29及个别晶体管及/或存储器胞元56的竖向延伸串49。晶体管及/或存储器胞元56的近似位置由图25中的括号指示且一些由图23及24中的虚线轮廓指示，其中晶体管及/或存储器胞元56在所描绘实例中基本上为环状或环形的。导电材料48可被视为具有对应于个别晶体管及/或存储器胞元56的控制栅极区52的终端50(图25)。所描绘实施例中的控制栅极区52包括个别字线29的个别部分。材料30、32及34可被视为横向介于控制栅极区52与通道材料36之间的存储器结构95(图25)。个别沟槽40已由材料(例如，55[电介质，例如二氧化硅或氮化硅]，及例如，57[多晶硅])填充。
电荷阻挡区(例如，电荷阻挡材料30)介于电荷存储材料32与个别控制栅极区52之间。电荷阻挡可在存储器胞元中具有以下功能：在编程模式中，电荷阻挡可防止电荷载子从电荷存储材料(例如，浮动栅极材料、电荷捕捉材料等)离开而传递朝向控制栅极，及在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流入到电荷存储材料中。因此，电荷阻挡可用以阻止个别存储器胞元的控制栅极区与电荷存储材料之间的电荷迁移。如所展示的实例电荷阻挡区包括绝缘体材料30。通过另外实例，在电荷存储材料(例如，材料32)绝缘的情况下(例如，在绝缘电荷存储材料32与导电材料48之间没有任何组成不同的材料的情况下)，电荷阻挡区可包括此电荷存储材料的横向(例如，径向)外部部分。无论如何，作为额外实例，在没有任何组成不同的绝缘体材料30的情况下，电荷存储材料与控制栅极的导电材料的接口可足以用作电荷阻挡区。此外，导电材料48与材料30(在存在时)的接口结合绝缘体材料30可一起用作电荷阻挡区，且替代地或额外地可用作绝缘电荷存储材料(例如，氮化硅材料32)的横向外部区。实例材料30是二氧化硅及/或氮化硅。
参考图26及27，蚀刻已经进行穿过绝缘层20及字线层22而到个别非牺牲接合垫74的导电蚀刻停止材料70以形成具有包括个别非牺牲接合垫74的导电蚀刻停止材料70的个别基底41的TAV开口39。替代地且更佳地，可在形成水平长形沟槽40之前(未展示)形成TAV开口39，使得TAV开口39经蚀刻穿过优选二氧化硅材料24及优选氮化硅材料26，与穿过优选二氧化硅材料24及导电材料48相反。
参考图28及29，绝缘体材料43(例如，氮化硅及/或二氧化硅)及导电材料45(例如，导电掺杂半导体材料及/或金属材料)已形成于TAV开口39中且直接电耦合到非牺牲接合垫74以在个别TAV开口39中形成个别TAV 47。
作为替代实例，可移除图27中的至少一些蚀刻停止材料70(无论是否导电)且其后可在个别TAV开口39开口中形成导电材料45以形成个别TAV。例如且仅通过实例，考虑其中蚀刻停止材料70包括径向外部电介质材料(例如，二氧化硅)及径向内部导电材料(例如，TiN内衬及径向中心W)的实施例。可在将TAV开口39形成到图27的材料70之后蚀除材料70的导电部分，而留下径向外部电介质材料。接着，可沉积绝缘体材料43，其后接着从个别TAV开口39开口的基底移除径向外部电介质材料及绝缘体材料43，且其后接着沉积导电材料45。可使用如本文中关于其它实施例展示及/或描述的任何其它属性或方面。
参考图30及31及构造10a展示及描述替代实例实施例。已在适当的情况下使用来自上述实施例的相同数字，其中用后缀“a”指示一些构造差异。参考图30，在形成开口67之前已形成层23A(任选)及其上方的导体层27A，且接着已穿过层27A、23A及65形成开口67。此还可例如相对于开口68(未展示)及/或开口69发生以到达组件62(未展示)。因此，图5及6的牺牲岛72(未展示)(及在一个实施例中图5及6的线73及/或非牺牲接合垫74)将形成为比如图5及6中所展示更高。
参考图31，已与上文描述那样类似地形成材料30、32、34、36及38，其中(例如且在一个实施例中)已在延伸通道开口25E的环形凹部15a中至少形成电荷阻挡材料30。可使用如本文中关于其它实施例展示及/或描述的任何其它属性或方面。
图32及图33展示关于构造10b的替代实例处理。已在适当的情况下使用来自上述实施例的相同数字，其中用后缀“b”指示一些构造差异。参考图32，在形成开口67之前已形成层23A(任选)、27A、23B、27B、23C及27C，且接着已穿过此类层及65形成开口67。此还可例如相对于开口68及/或69(未展示)发生。因此，图5及6的牺牲岛72(未展示)(及在一个实施例中，图5及6的线73及/或非牺牲接合垫74)将形成为比如图5及6中展示及如上文关于图30及31所描述更高。
参考图33，已与上文描述那样类似地形成材料30、32、34、36及38，其中(例如且在一个实施例中)已在延伸通道开口25E的环形凹部15b中至少形成电荷阻挡材料30。可使用如本文中关于其它实施例展示及/或描述的任何其它属性或方面。
本发明的实施例涵盖独立于制造方法的存储器阵列。然而，此存储器阵列可具有如本文中在方法实施例中描述的属性中的任一者。同样地，上述方法实施例可并入并形成关于装置实施例描述的属性中的任一者。
在一个实施例中，存储器阵列(例如，12)包括垂直堆叠(例如，18、21，外加其下方的材料63)，所述堆叠具有包括导体材料(例如，63)的层(例如，64)。包括绝缘体材料(例如，66)的层(例如，65)在包括导体材料的层上方。交替的绝缘层(例如，20)及字线层(例如，22)在包括绝缘体材料的层上方。字线层包括个别存储器胞元(例如，56)的栅极区(例如，52)。栅极区个别地包括字线层的个别字线层中的字线(例如，29)的部分。通道材料(例如，36)竖向延伸穿过绝缘层、字线层及包括绝缘体材料的层。通道材料直接电耦合到包括导体材料的层的导体材料。个别存储器胞元(例如，56)包括介于栅极区与通道材料之间的存储器结构(例如，95)。存储器结构包括在栅极区的个别栅极区径向内部的电荷阻挡区(例如，当存在时为30，或当不存在时为材料32的一部分)。电荷存储区(例如，32)在电荷阻挡区的个别电荷阻挡区径向内部。绝缘电荷通路材料(例如，34)在电荷存储区的个别电荷存储区径向内部。电荷阻挡区包括电荷阻挡材料(例如，当存在时为30，或当不存在时为材料32的一部分)。环形凹部(例如，15、15a、15b)在包括绝缘体材料的层中。环形凹部径向向外突出而直接在个别字线中的导电材料(例如，48)下方(例如，其中一些材料24在环形凹部上方)。电荷阻挡材料在包括绝缘体材料的层中的环形凹部中且直接在个别字线层中的导电材料下方。
在一个实施例中，导体材料包括在金属材料上方的导电掺杂半导体材料。在一个实施例中，电荷存储区包括电荷存储材料，且此在包括绝缘体材料的层中的环形凹部中且在直接个别字线层中的导电材料下方。在一个此实施例中，绝缘电荷通路材料在包括绝缘体材料的层中的环形凹部中且直接在字线层中的导电材料下方。
在一个实施例中，环形凹部(例如，15a、15b)延伸到包括绝缘体材料的层上方，且电荷阻挡材料在包括绝缘体材料的层上方的环形凹部中。在一个此实施例中，包括传导材料(例如，48)的层(例如，27A、27B、27C中的任一者)介于以下两者之间：(a)交替的绝缘层及字线层及(b)包括导体材料的层。环形凹部延伸到包括传导材料的层中且在环形凹部中的电荷阻挡材料直接抵靠包括传导材料的层的传导材料。
在一个实施例中，存储器阵列包括介于(a)交替的绝缘层及字线层与(b)包括导体材料的层之间的包括传导材料的层。环形凹部在包括传导材料的层下方的任何位置处(例如，图29)。在一个此实施例(例如，图29)中，环形凹部在与包括传导材料的层的传导材料的最底部表面隔开的任何位置处。借此，在环形凹部中的电荷阻挡材料未直接抵靠包括传导材料的层的传导材料的最底部表面。
可使用如本文中关于其它实施例展示及/或描述的任何其它属性或方面。
在一个实施例中，存储器阵列(例如，12)包括垂直堆叠(例如，18、21，外加其下方的材料63)，所述垂直堆叠具有包括导体材料(例如，63)的层(例如，64)。包括绝缘体材料(例如，66)的层(例如，65)在包括导体材料的层上方。包括导电材料(例如，48)的层(例如，27B)在包括绝缘体材料的层上方。交替的绝缘层(例如，20)及字线层(例如，22)在包括绝缘体材料的层上方。字线层包括个别存储器胞元(例如，56)的栅极区(例如，52)。栅极区个别地包括字线层的个别字线层中的字线(例如，29)的部分。通道材料(例如，36)竖向延伸穿过绝缘层、字线层及包括绝缘体材料的层。通道材料直接电耦合到包括导体材料的层的导体材料。个别存储器胞元(例如，56)包括介于栅极区与通道材料之间的存储器结构(例如，95)。存储器结构包括在栅极区的个别栅极区径向内部的电荷阻挡区(例如，当存在时为30，或当不存在时为材料32的一部分)。电荷存储区(例如，32)在电荷阻挡区的个别电荷阻挡区径向内部。绝缘电荷通路材料(例如，34)在电荷存储区的个别电荷存储区径向内部。电荷阻挡区包括电荷阻挡材料(例如，当存在时为30，或当不存在时为材料32的一部分)。环形凹部(例如，15、15a、15b)在包括绝缘体材料的层中且在包括导电材料的层中。环形凹部径向向外突出而直接在个别字线中的传导材料(例如，48)下方。电荷阻挡材料在处于包括绝缘体材料的层中且处于包括导电材料的层中的环形凹部中且直接在个别字线层中的传导材料下方。
在一个实施例中，包括导电材料的层包括选择栅极源极控制线(例如，图27、29、31及33中的层27B中的91)。在一个实施例中，包括导电材料的层不包括选择栅极源极控制线(例如，层27A中的导电材料)。图27、29、31及33的实施例展示其中例如层27B中的导电材料48可为选择栅极源极控制线的实例。作为替代实例实施例，层27B中的导电材料48可包括其间具有绝缘层(未展示)的三个分离层，且其中此类栅极直接并联电耦合以共同用作单个选择栅极源极控制线。另外，实例导电层27A可在擦除存储器胞元串49中的存储器状态时提供主要目的及功能以用于诱发栅极诱发的漏极泄漏的目的。实例导电层27C可包括及用作虚设字线93(图27、29、31及33)，此意味着此层不含有可操作存储器胞元作为串49的部分，而是可操作为用于引起径向邻近其的通道材料36在操作中导电的栅极。
在一个实施例中，存在包括在包括绝缘体材料的层上方的导电材料的多个层(例如，27A、27B、27C)，且其在交替的绝缘层及字线层下方。环形凹部(例如，15b)在包括导电材料的此多个此类层中。在一个此实施例中，此多个此类层(例如，27B)中的至少一者包括具有选择栅极源极控制线的导电材料。在一个此实施例中，包括导电材料的此多个此类层中的至少一者不包括选择栅极源极控制线。在一个此实施例中，包括导电材料的此多个此类层中的至少一者包括选择栅极源极控制线。包括导电材料的此多个此类层的另外至少一者不包括一选择栅极源极控制线。
上文论述的组合件及结构可用于集成电路/电路系统中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及特定应用模块中，且可包含多层、多芯片模块。电子系统可为广范围的系统中的任一者，例如(举例而言)相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视机、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在本档案中，除非另有指示，否则“竖向”、“更高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下面”、“下方”、“底下”、“向上”及“向下”一般参考垂直方向。“水平”指代沿主衬底表面的大致方向(即，在10度内)且可相对于在制作期间处理的衬底，且垂直是大致正交于其的方向。参考“完全水平”是沿主衬底表面的方向(即，未与其成角度)且可相对于在制作期间处理的衬底。此外，如本文中使用的“垂直”及“水平”是相对于彼此的大致垂直方向且与衬底在三维空间中的定向无关。另外，“竖向延伸”及“在竖向上延伸”指代与完全水平偏离至少45°的方向。此外，关于场效晶体管的“在竖向上延伸”、“竖向延伸”、水平地延伸及水平延伸参考晶体管的通道长度的定向，电流在操作中沿所述定向在源极/漏极区之间流动。对于双极结晶体管，“在竖向上延伸”、“竖向延伸”、水平地延伸及水平延伸参考基底长度的定向，电流在操作中沿所述定向在射极与集极之间流动。在一些实施例中，在竖向上延伸的任何组件、特征部及/或区垂直地或在垂线的10°内延伸。
此外，“直接在…上方”及“直接在…下方”要求两个所述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。此外，使用前面未加“直接”的“在…上方”仅要求所述区/材料/组件在另一区/材料/组件上方的某一部分在所述另一区/材料/组件竖向外部(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“直接”的“在…下方”仅要求所述区/材料/组件在另一区/材料/组件下方的某一部分在所述另一区/材料/组件竖向内部(即，与两个所述区/材料/组件是否存在任何横向重叠无关)。
本文中描述的材料、区及结构中的任一者可为均质或非均质的，且无论如何可连续地或不连续地上覆于任何材料上方。在提供任何材料的一或多个实例组成的情况下，所述材料可包括此一或多个组成、基本上由此一或多个组成组成或由此一或多个组成组成。此外，除非另有陈述，否则可使用任何适合或有待发展的技术来形成每一材料，实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(之前无方向形容词)定义为从组成不同的紧邻材料或紧邻区的最接近表面垂直通过给定材料或区的平均直线距离。另外，本文中描述的各种材料或区可具有基本上恒定厚度或具有可变厚度。如果具有可变厚度，那么除非另有指示，否则厚度指代平均厚度，且归因于厚度是可变的，此材料或区将具有某一最小厚度及某一最大厚度。如本文中所使用，例如，如果此类材料或区是非均质的，那么“不同组成”仅要求彼此可直接抵靠的两种所述材料或区的部分在化学及/或物理上不同。如果此类材料或区并非均质的且如果两种所述材料或区彼此未直接抵靠，那么“不同组成”仅要求最接近彼此的两种所述材料或区的部分在化学及/或物理上不同。在本档案中，当所述材料、区或结构彼此存在至少某一物理触摸接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面未加“直接”的“在…上方”、“在…上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区或结构导致所述材料、区或结构彼此未物理触摸接触的构造。
在本文中，如果在正常操作中，电流能够从一区-材料-组件连续地流动到另一区-材料-组件，且主要通过亚原子正电荷及/或负电荷(当充分产生亚原子正电荷及/或负电荷时)的移动而流动，那么区-材料-组件彼此“电耦合”。另一电子组件可在区-材料-组件之间且电耦合到区-材料-组件。相比之下，当区-材料-组件被称为“直接电耦合”时，直接电耦合的区-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
另外，“金属材料”是元素金属、两个或更多个元素金属的混合物或合金及任何导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积、形成(forming及/或formation)的“选择性”是对一种所述材料的此动作相对于另一(些)所述材料按体积计以至少2:1的速率如此起作用。此外，选择性地沉积、选择性地生长或选择性地形成系针对沉积、生长或形成的至少前75埃相对于另一或若干所述材料按体积计以至少2:1的速率进行沉积、生长或形成一种材料。
除非另有指示，否则本文中对“或”的使用涵盖任一者及两者。
总结
在一些实施例中，一种用以形成存储器阵列的方法包括在衬底上方形成包括导体材料的层。包括蚀刻停止材料的牺牲岛直接形成于包括导体材料的层的导体材料上方。包括垂直交替的绝缘层及字线层的堆叠形成于牺牲岛及包括导体材料的层上方。蚀刻经进行穿过绝缘层及字线层而到牺牲岛的个别牺牲岛的蚀刻停止材料以形成具有包括蚀刻停止材料的个别基底的通道开口。通过通道开口的个别通道开口移除牺牲岛以使个别通道开口延伸到包括导体材料的层。通道材料形成于到包括导体材料的层的延伸通道开口中。通道材料与包括导体材料的层的导体材料电耦合。
在一些实施例中，一种用以形成存储器阵列的方法包括在衬底上方形成包括导体材料的层。形成与线隔开且介于线之间的牺牲岛。牺牲岛及线直接在包括导体材料的层的导体材料上方。牺牲岛及线包括蚀刻停止材料。在牺牲岛、线及包括导体材料的层上方形成包括垂直交替的绝缘层及字线层的堆叠。蚀刻经进行穿过绝缘层及字线层而到牺牲岛的个别牺牲岛的蚀刻停止材料以形成具有包括蚀刻停止材料的个别基底的通道开口。通过通道开口的个别通道开口移除牺牲岛以使个别通道开口延伸到包括导体材料的层。通道材料形成于到包括导体材料的层的延伸通道开口中。通道材料与包括导体材料的层的导体材料电耦合。蚀刻经进行穿过绝缘层及字线层而到线的蚀刻停止材料以形成具有包括线的个别线的蚀刻停止材料的个别基底的水平长形沟槽。
在一些实施例中，一种用以形成存储器阵列的方法包括在衬底上方形成包括导体材料的层。形成与非牺牲线隔开且介于非牺牲线之间的牺牲岛。牺牲岛及非牺牲线直接在包括导体材料的层的导体材料上方。牺牲岛及非牺牲线包括绝缘蚀刻停止材料。在牺牲岛、非牺牲线及包括导体材料的层上方形成包括垂直交替的绝缘层及字线层的堆叠。蚀刻经进行穿过绝缘层及字线层而到牺牲岛的个别牺牲岛的绝缘蚀刻停止材料以形成具有包括绝缘蚀刻停止材料的个别基底的通道开口。通过通道开口的个别通道开口移除牺牲岛以使个别通道开口延伸到包括导体材料的层。通道材料形成于到包括导体材料的层的延伸通道开口中。通道材料与包括导体材料的层的导体材料电耦合。蚀刻经进行穿过绝缘层及字线层而到非牺牲线的绝缘蚀刻停止材料以形成具有包括非牺牲线的个别非牺牲线的绝缘蚀刻停止材料的个别基底的水平长形沟槽。非牺牲线保留在存储器阵列的完成构造中。
在一些实施例中，一种用以形成存储器阵列及导电穿阵列通路(TAV)的方法包括在衬底上方形成包括导体材料的层。形成牺牲岛及非牺牲接合垫。牺牲岛直接在包括导体材料的层的导体材料上方。牺牲岛及非牺牲接合垫包括形成从其相应顶部到其相应底部的导电路径的导电蚀刻停止材料。在牺牲岛、非牺牲接合垫及包括导体材料的层上方形成包括垂直交替的绝缘层及字线层的堆叠。蚀刻经进行穿过绝缘层及字线层而到牺牲岛的个别牺牲岛的导电蚀刻停止材料以形成具有包括导电蚀刻停止材料的个别基底的通道开口。通过通道开口的个别通道开口移除牺牲岛以使个别通道开口延伸到包括导体材料的层。通道材料形成于到包括导体材料的层的延伸通道开口中。通道材料与包括导体材料的层的导体材料电耦合。蚀刻经进行穿过绝缘层及字线层而到非牺牲接合垫的导电蚀刻停止材料以形成具有包括非牺牲接合垫的个别非牺牲接合垫的导电蚀刻停止材料的个别基底的TAV开口。导电材料形成于TAV开口以直接电耦合到非牺牲接合垫而在TAV开口的个别TAV开口中形成个别TAV。
在一些实施例中，一种用以形成存储器阵列及导电穿阵列通路(TAV)的方法包括在衬底上方形成包括导体材料的层。形成接合垫及牺牲岛，其中牺牲岛直接在包括导体材料的层的导体材料上方。接合垫及牺牲岛包括蚀刻停止材料。包括垂直交替的绝缘层及字线层的堆叠形成于接合垫、牺牲岛及包括导体材料的层上方。蚀刻经进行穿过绝缘层及字线层而到牺牲岛的个别牺牲岛的蚀刻停止材料以形成具有包括蚀刻停止材料的个别基底的通道开口。通过通道开口的个别通道开口移除牺牲岛以使个别通道开口延伸到包括导体材料的层。通道材料形成于到包括导体材料的层的延伸通道开口中。通道材料与包括导体材料的层的导体材料电耦合。蚀刻经进行穿过绝缘层及字线层而到接合垫的蚀刻停止材料以形成具有包括非牺牲接合垫的个别非牺牲接合垫的蚀刻停止材料的个别基底的TAV开口。移除至少一些蚀刻停止材料且其后在TAV开口中形成导电材料以在TAV开口的个别TAV开口中形成个别TAV。
在一些实施例中，一种存储器阵列包括垂直堆叠，所述垂直堆叠包括：包括导体材料的层；包括绝缘体材料的层，其在包括导体材料的所述层上方；及交替的绝缘层及字线层，其在包括所述绝缘体材料的所述层上方。字线层包括个别存储器胞元的栅极区。栅极区个别地包括字线层的个别字线层中的字线的部分。通道材料竖向延伸穿过绝缘层、字线层及包括绝缘体材料的层。通道材料直接电耦合到包括导体材料的层的导体材料。个别存储器胞元包括介于栅极区与通道材料之间的存储器结构。存储器结构包括在栅极区的个别栅极区径向内部的电荷阻挡区、在电荷阻挡区的个别电荷阻挡区径向内部的电荷存储区及在电荷存储区的个别电荷存储区径向内部的绝缘电荷通路材料。电荷阻挡区包括电荷阻挡材料。环形凹部在包括绝缘体材料的层中。环形凹部径向向外突出而直接在个别字线层中的导电材料下方。电荷阻挡材料在包括绝缘体材料的层中的环形凹部中且直接在个别字线层中的导电材料下方。
在一些实施例中，一种存储器阵列包括垂直堆叠，所述垂直堆叠包括：包括导体材料的层；包括绝缘体材料的层，其在包括导体材料的所述层上方；包括导电材料的层，其在包括绝缘体材料的所述层上方；交替的绝缘层及字线层，其在包括所述导电材料的所述层上方。字线层包括个别存储器胞元的栅极区。栅极区个别地包括字线层的个别字线层中的字线的部分。通道材料竖向延伸穿过绝缘层、字线层、包括导电材料的层及包括绝缘体材料的层。通道材料直接电耦合到包括导体材料的层的导体材料。个别存储器胞元包括介于栅极区与通道材料之间的存储器结构。存储器结构包括在栅极区的个别栅极区径向内部的电荷阻挡区、在电荷阻挡区的个别电荷阻挡区径向内部的电荷存储区及在电荷存储区的个别电荷存储区径向内部的绝缘电荷通路材料。电荷阻挡区包括电荷阻挡材料。环形凹部在包括绝缘体材料的层中且在包括导电材料的层中。环形凹部径向向外突出而直接在个别字线层中的传导材料下方。电荷阻挡材料在处于包括绝缘体材料的层中且处于包括导电材料的层中的环形凹部中且直接在个别字线层中的传导材料下方。

Claims (39)

1.一种用以形成存储器阵列的方法，其包括：
在衬底上方形成包括导体材料的层；
直接在包括所述导体材料的所述层的所述导体材料上方形成包括蚀刻停止材料的牺牲岛；
在所述牺牲岛及包括所述导体材料的所述层上方形成包括垂直交替的绝缘层及字线层的堆叠；
蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述蚀刻停止材料以形成具有包括所述蚀刻停止材料的个别基底的通道开口；
通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层；及
在到包括所述导体材料的所述层的所述延伸通道开口中形成通道材料，所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合。
2.根据权利要求1所述的方法，其中所述蚀刻停止材料包括导电材料。
3.根据权利要求1所述的方法，其中所述蚀刻停止材料包括径向外部电介质材料及径向内部导电材料。
4.根据权利要求1所述的方法，其中在所述移除之前，所述个别岛在直径上大于所述个别通道开口。
5.根据权利要求1所述的方法，其中所述牺牲岛及所述蚀刻停止材料在包括组成与所述蚀刻停止材料的组成不同的绝缘体材料的层中。
6.根据权利要求5所述的方法，其中在所述移除之前，所述个别岛在直径上大于所述个别通道开口，所述移除形成在包括所述绝缘体材料的所述层中且径向向外突出的环形凹部，且进一步包括在形成所述通道材料之前在所述环形凹部中形成电荷阻挡材料。
7.根据权利要求6所述的方法，其包括在形成所述通道材料之前在所述环形凹部中形成电荷存储材料。
8.根据权利要求7所述的方法，其包括在形成所述通道材料之前在所述环形凹部中形成绝缘电荷通路材料。
9.根据权利要求6所述的方法，其中所述环形凹部中未形成所述通道材料。
10.根据权利要求1所述的方法，其包括：
在形成所述牺牲岛之前形成包括绝缘体材料的层，所述绝缘体材料具有与所述蚀刻停止材料的组成不同的组成；
在形成所述堆叠之前，在包括所述绝缘体材料的所述层上方形成导体层；及
在所述导体中且在包括所述绝缘体材料的所述层中形成所述牺牲岛。
11.根据权利要求10所述的方法，其中在所述移除之前，所述个别岛在直径上大于所述个别通道开口，所述移除在包括所述绝缘体材料的所述层中及所述导体层中形成环形凹部，所述环形凹部径向向外突出，且进一步包括在形成所述通道材料之前在所述环形凹部中形成电荷阻挡材料。
12.根据权利要求10所述的方法，其包括：
在包括所述绝缘体材料的所述层上方形成多个所述导体层；及
在包括所述绝缘体材料的所述层上方的所述多个所述导体层中形成所述牺牲岛。
13.根据权利要求12所述的方法，其中在所述移除之前，所述个别岛在直径上大于所述个别通道开口，所述移除在包括所述绝缘体材料的所述层及在包括所述绝缘体材料的所述层上方的所述多个所述导体层中形成环形凹部，所述环形凹部径向向外突出，且进一步包括在形成所述通道材料之前在所述环形凹部中形成电荷阻挡材料。
14.一种用以形成存储器阵列的方法，其包括：
在衬底上方形成包括导体材料的层；
形成与线隔开且介于所述线之间的牺牲岛，所述牺牲岛及牺牲线直接在包括所述导体材料的所述层的所述导体材料上方，所述牺牲岛及所述线包括蚀刻停止材料；在所述牺牲岛、所述线及包括所述导体材料的所述层上方形成包括垂直交替的绝缘层及字线层的堆叠；
蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述蚀刻停止材料以形成具有包括所述蚀刻停止材料的个别基底的通道开口；
通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层；
在到包括所述导体材料的所述层的所述延伸通道开口中形成通道材料，所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合；及
蚀刻穿过所述绝缘层及所述字线层而到所述线的所述蚀刻停止材料以形成具有包括所述线的个别线的所述蚀刻停止材料的个别基底的水平长形沟槽。
15.根据权利要求14所述的方法，其中所述牺牲岛及所述线包括导电蚀刻停止材料且所述线是牺牲性的，且进一步包括通过所述水平长形沟槽的个别沟槽移除所述导电牺牲线。
16.根据权利要求14所述的方法，其中所述牺牲岛及所述线包括绝缘蚀刻停止材料且所述线是牺牲性的，且进一步包括通过所述水平长形沟槽的个别沟槽移除所述绝缘牺牲线。
17.根据权利要求14所述的方法，其中所述牺牲岛及所述线包括绝缘蚀刻停止材料。
18.根据权利要求14所述的方法，其中所述蚀刻穿过所述绝缘层及所述字线层而到所述牺牲线的所述蚀刻停止材料在所述形成所述通道材料之后发生。
19.一种用以形成存储器阵列的方法，其包括：
在衬底上方形成包括导体材料的层；
形成与非牺牲线隔开且介于所述非牺牲线之间的牺牲岛，所述牺牲岛及所述非牺牲线直接在包括所述导体材料的所述层的所述导体材料上方，所述牺牲岛及所述非牺牲线包括绝缘蚀刻停止材料；
在所述牺牲岛、所述非牺牲线及包括所述导体材料的所述层上方形成包括垂直交替的绝缘层及字线层的堆叠；
蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述绝缘蚀刻停止材料以形成具有包括所述绝缘蚀刻停止材料的个别基底的通道开口；
通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层；
在到包括所述导体材料的所述层的所述延伸通道开口中形成通道材料，所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合；
蚀刻穿过所述绝缘层及所述字线层而到所述非牺牲线的所述绝缘蚀刻停止材料以形成具有包括所述非牺牲线的个别非牺牲线的所述绝缘蚀刻停止材料的个别基底的水平长形沟槽，所述非牺牲线保留在所述存储器阵列的完成构造中。
20.根据权利要求19所述的方法，其中所述蚀刻穿过所述绝缘层及所述字线层而到所述非牺牲线的所述绝缘蚀刻停止材料在所述形成所述通道材料之后发生。
21.一种用以形成存储器阵列及导电穿阵列通路TAV的方法，其包括：
在衬底上方形成包括导体材料的层；
形成牺牲岛及非牺牲接合垫，所述牺牲岛直接在包括所述导体材料的所述层的所述导体材料上方，所述牺牲岛及所述非牺牲接合垫包括形成从其相应顶部到其相应底部的导电路径的导电蚀刻停止材料；
在所述牺牲岛、所述非牺牲接合垫及包括所述导体材料的所述层上方形成包括垂直交替的绝缘层及字线层的堆叠；
蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述导电蚀刻停止材料以形成具有包括所述导电蚀刻停止材料的个别基底的通道开口；
通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层；
在到包括所述导体材料的所述层的所述延伸通道开口中形成通道材料，所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合；
蚀刻穿过所述绝缘层及所述字线层而到所述非牺牲接合垫的所述导电蚀刻停止材料以形成具有包括所述非牺牲接合垫的个别非牺牲接合垫的所述导电蚀刻停止材料的个别基底的TAV开口；及
在直接电耦合到所述非牺牲接合垫的所述TAV开口中形成导电材料以在所述TAV开口的个别TAV开口中形成个别TAV。
22.根据权利要求21所述的方法，其中所述蚀刻穿过所述绝缘层及所述字线层而到所述非牺牲接合垫的所述导电蚀刻停止材料在所述形成所述通道材料之后发生。
23.一种用以形成存储器阵列及导电穿阵列通路TAV的方法，其包括：
在衬底上方形成包括导体材料的层；
形成接合垫及牺牲岛，所述牺牲岛直接在包括所述导体材料的所述层的所述导体材料上方，所述接合垫及所述牺牲岛包括蚀刻停止材料；
在所述接合垫、所述牺牲岛及包括所述导体材料的所述层上方形成包括垂直交替的绝缘层及字线层的堆叠；
蚀刻穿过所述绝缘层及所述字线层而到所述牺牲岛的个别牺牲岛的所述蚀刻停止材料以形成具有包括所述蚀刻停止材料的个别基底的通道开口；
通过所述通道开口的个别通道开口移除所述牺牲岛以使所述个别通道开口延伸到包括所述导体材料的所述层；
在到包括所述导体材料的所述层的所述延伸通道开口中形成通道材料，所述通道材料与包括所述导体材料的所述层的所述导体材料电耦合；
蚀刻穿过所述绝缘层及所述字线层而到所述接合垫的所述蚀刻停止材料以形成具有包括所述非牺牲接合垫的个别非牺牲接合垫的所述蚀刻停止材料的个别基底的TAV开口；及
移除至少一些所述蚀刻停止材料且其后在所述TAV开口中形成导电材料以在所述TAV开口的个别TAV开口中形成个别TAV。
24.一种存储器阵列，其包括：
垂直堆叠，其包括：
包括导体材料的层；
包括绝缘体材料的层，其在包括导体材料的所述层上方；及
交替的绝缘层及字线层，其在包括所述绝缘体材料的所述层上方，所述字线层包括个别存储器胞元的栅极区，所述栅极区个别地包括所述字线层的个别字线层中的字线的部分；
通道材料，其竖向延伸穿过所述绝缘层、所述字线层及包括所述绝缘体材料的所述层；所述通道材料直接电耦合到包括所述导体材料的所述层的所述导体材料；
所述个别存储器胞元，其包括介于所述栅极区与所述通道材料之间的存储器结构；所述存储器结构包括在所述栅极区的个别栅极区径向内部的电荷阻挡区、在所述电荷阻挡区的个别电荷阻挡区径向内部的电荷存储区及在所述电荷存储区的个别电荷存储区径向内部的绝缘电荷通路材料，所述电荷阻挡区包括电荷阻挡材料；及
环形凹部，其在包括所述绝缘体材料的所述层中，所述环形凹部径向向外突出而直接在所述个别字线层中的导电材料下方，所述电荷阻挡材料在包括所述绝缘体材料的所述层中的所述环形凹部中且直接在所述个别字线层中的所述导电材料下方。
25.根据权利要求24所述的存储器阵列，其中所述导体材料包括金属材料上方的导电掺杂半导体材料。
26.根据权利要求24所述的存储器阵列，其中所述电荷存储区包括电荷存储材料，所述电荷存储材料在包括所述绝缘体材料的所述层中的所述环形凹部中且直接在所述个别字线层中的所述导电材料下方。
27.根据权利要求26所述的存储器阵列，其中所述绝缘电荷通路材料在包括所述绝缘体材料的所述层中的所述环形凹部中且直接在所述个别字线层中的所述导电材料下方。
28.根据权利要求24所述的存储器阵列，其中所述环形凹部延伸到包括所述绝缘材料的所述层上方，所述电荷阻挡材料在包括所述绝缘体材料的所述层上方的所述环形凹部中。
29.根据权利要求28所述的存储器阵列，其包括包含介于以下各者之间的传导材料的层：(a)所述交替的绝缘层及字线层及(b)包括导体材料的所述层，所述环形凹部延伸到包括所述传导材料的所述层中，且在所述环形凹部中的所述电荷阻挡材料直接抵靠包括所述传导材料的所述层的所述传导材料。
30.根据权利要求24所述的存储器阵列，其包括包含介于以下各者之间的传导材料的层：(a)所述交替的绝缘层及字线层及(b)包括导体材料的所述层，所述环形凹部在包括所述传导材料的所述层下方的任何位置。
31.根据权利要求30所述的存储器阵列，其中所述环形凹部在与包括所述传导材料的所述层的所述传导材料的最底部表面隔开的任何位置处，在所述环形凹部中的所述电荷阻挡材料借此未直接抵靠包括所述传导材料的所述层的所述传导材料的所述最底部表面。
32.根据权利要求24所述的存储器阵列，其中所述环形凹部中无所述通道材料。
33.一种存储器阵列，其包括：
垂直堆叠，其包括：
包括导体材料的层；
包括绝缘体材料的层，其在包括导体材料的所述层上方；
包括导电材料的层，其在包括绝缘体材料的所述层上方；
交替的绝缘层及字线层，其在包括所述导电材料的所述层上方，所述字线层包括个别存储器胞元的栅极区，所述栅极区个别地包括所述字线层的个别字线层中的字线的部分；
通道材料，其竖向延伸穿过所述绝缘层、所述字线层、包括所述导电材料的所述层及包括所述绝缘体材料的所述层；所述通道材料直接电耦合到包括所述导体材料的所述层的所述导体材料；
所述个别存储器胞元，其包括介于所述栅极区与所述通道材料之间的存储器结构；所述存储器结构包括在所述栅极区的个别栅极区径向内部的电荷阻挡区、在所述电荷阻挡区的个别电荷阻挡区径向内部的电荷存储区及在所述电荷存储区的个别电荷存储区径向内部的绝缘电荷通路材料，所述电荷阻挡区包括电荷阻挡材料；及
环形凹部，其在包括所述绝缘体材料的所述层中且在包括所述导电材料的所述层中，所述环形凹部径向向外突出而直接在所述个别字线层中的传导材料下方，所述电荷阻挡材料在处于包括所述绝缘体材料的所述层中且处于包括所述导电材料的所述层中的所述环形凹部中且直接在所述个别字线层中的所述传导材料下方。
34.根据权利要求33所述的存储器阵列，其中包括所述导电材料的所述层包括选择栅极源极控制线。
35.根据权利要求33所述的存储器阵列，其中包括所述导电材料的所述层不包括选择栅极源极控制线。
36.根据权利要求33所述的存储器阵列，其包括多个所述层，所述多个所述层包括在包括所述绝缘体材料的所述层上方的所述导电材料且在所述交替的绝缘层及字线层下方，所述环形凹部在包括所述导电材料的所述多个所述层中。
37.根据权利要求36所述的存储器阵列，其中所述多个所述层中的至少一者包括所述导电材料、包括选择栅极源极控制线。
38.根据权利要求36所述的存储器阵列，其中包括所述导电材料的所述多个所述层中的至少一者不包括选择栅极源极控制线。
39.根据权利要求36所述的存储器阵列，其中，
包括所述导电材料的所述多个所述层中的至少一者包括选择栅极源极控制线；且
包括所述导电材料的所述多个所述层中的另外至少一者不包括选择栅极源极控制线。
CN201980072813.2A 2018-11-26 2019-10-10 存储器阵列及用以形成存储器阵列的方法 Pending CN113039644A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/200,158 US10756105B2 (en) 2018-11-26 2018-11-26 Memory arrays and methods used in forming a memory array
US16/200,158 2018-11-26
PCT/US2019/055521 WO2020112256A1 (en) 2018-11-26 2019-10-10 Memory arrays and methods used in forming a memory array

Publications (1)

Publication Number Publication Date
CN113039644A true CN113039644A (zh) 2021-06-25

Family

ID=70771567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980072813.2A Pending CN113039644A (zh) 2018-11-26 2019-10-10 存储器阵列及用以形成存储器阵列的方法

Country Status (7)

Country Link
US (1) US10756105B2 (zh)
EP (1) EP3888128A4 (zh)
JP (1) JP2022507989A (zh)
KR (1) KR20210080571A (zh)
CN (1) CN113039644A (zh)
TW (1) TWI728529B (zh)
WO (1) WO2020112256A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200141807A (ko) * 2019-06-11 2020-12-21 삼성전자주식회사 수직형 반도체 장치 및 그의 제조 방법
US11069598B2 (en) * 2019-06-18 2021-07-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
US11037944B2 (en) 2019-07-10 2021-06-15 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
US10985179B2 (en) 2019-08-05 2021-04-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells and operative through-array-vias
US11527630B2 (en) * 2020-06-24 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US11974429B2 (en) 2020-11-06 2024-04-30 Micron Technology, Inc. Method used in forming a memory array comprising strings of memory cells and using bridges in sacrificial material in a tier
US11581330B2 (en) * 2020-11-06 2023-02-14 Micron Technology, Inc. Memory array and method used in forming a memory array comprising strings of memory cells
US11948639B2 (en) * 2021-07-06 2024-04-02 Micron Technology, Inc. Methods including a method of forming a stack and isotropically etching material of the stack
US20230052332A1 (en) * 2021-08-10 2023-02-16 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230052468A1 (en) * 2021-08-11 2023-02-16 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20230054054A1 (en) * 2021-08-23 2023-02-23 Micron Technology, Inc. Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150011063A1 (en) * 2013-01-10 2015-01-08 Micron Technology, Inc. Methods of fabricating semiconductor structures
CN107706190A (zh) * 2016-08-09 2018-02-16 美光科技公司 包括可编程电荷存储晶体管的存储器单元的高度上延伸的串的阵列及其形成方法
US20180122904A1 (en) * 2016-11-03 2018-05-03 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
JP2015056444A (ja) * 2013-09-10 2015-03-23 株式会社東芝 不揮発性記憶装置およびその製造方法
US9627395B2 (en) * 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
KR102608173B1 (ko) 2016-03-11 2023-12-01 에스케이하이닉스 주식회사 메모리 장치 및 이의 제조 방법
US10256245B2 (en) * 2017-03-10 2019-04-09 Sandisk Technologies Llc Three-dimensional memory device with short-free source select gate contact via structure and method of making the same
KR102333021B1 (ko) * 2017-04-24 2021-12-01 삼성전자주식회사 반도체 장치
US10453798B2 (en) * 2017-09-27 2019-10-22 Sandisk Technologies Llc Three-dimensional memory device with gated contact via structures and method of making thereof
US10236301B1 (en) * 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells
US10580783B2 (en) * 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
US11121149B2 (en) * 2018-08-08 2021-09-14 Sandisk Technologies Llc Three-dimensional memory device containing direct contact drain-select-level semiconductor channel portions and methods of making the same
US10741576B2 (en) * 2018-08-20 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device containing drain-select-level air gap and methods of making the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150011063A1 (en) * 2013-01-10 2015-01-08 Micron Technology, Inc. Methods of fabricating semiconductor structures
CN107706190A (zh) * 2016-08-09 2018-02-16 美光科技公司 包括可编程电荷存储晶体管的存储器单元的高度上延伸的串的阵列及其形成方法
US20180122904A1 (en) * 2016-11-03 2018-05-03 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device

Also Published As

Publication number Publication date
WO2020112256A1 (en) 2020-06-04
US20200168622A1 (en) 2020-05-28
EP3888128A1 (en) 2021-10-06
US10756105B2 (en) 2020-08-25
JP2022507989A (ja) 2022-01-18
TW202038444A (zh) 2020-10-16
KR20210080571A (ko) 2021-06-30
TWI728529B (zh) 2021-05-21
EP3888128A4 (en) 2022-01-26

Similar Documents

Publication Publication Date Title
CN113039644A (zh) 存储器阵列及用以形成存储器阵列的方法
CN112970113B (zh) 存储器阵列和用于形成存储器阵列的方法
CN112133704B (zh) 存储器阵列及用于形成存储器阵列的方法
CN111627913A (zh) 存储器阵列和用于形成存储器阵列的方法
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN111063688A (zh) 存储器阵列及在形成存储器阵列时所使用的方法
US20210125920A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115552607A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116367546A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11659708B2 (en) Memory array and method used in forming a memory array comprising strings of memory cells
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN115224039A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112420714A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN116367547A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN117099499A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
KR20240038795A (ko) 메모리 셀들의 스트링들을 포함하는 메모리 어레이들 및 메모리 셀들의 스트링들을 포함하는 메모리 어레이를 형성하는데 사용되는 방법들
CN116896894A (zh) 包括存储器单元串的存储器阵列和其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination