CN112951912A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN112951912A CN112951912A CN201911260428.9A CN201911260428A CN112951912A CN 112951912 A CN112951912 A CN 112951912A CN 201911260428 A CN201911260428 A CN 201911260428A CN 112951912 A CN112951912 A CN 112951912A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- nanowire
- material layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 207
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000002070 nanowire Substances 0.000 claims abstract description 199
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims description 388
- 239000000463 material Substances 0.000 claims description 213
- 238000005530 etching Methods 0.000 claims description 46
- 239000003989 dielectric material Substances 0.000 claims description 35
- 239000007789 gas Substances 0.000 claims description 31
- NBVXSUQYWXRMNV-UHFFFAOYSA-N monofluoromethane Natural products FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 28
- 238000001312 dry etching Methods 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001307 helium Substances 0.000 claims description 14
- 229910052734 helium Inorganic materials 0.000 claims description 14
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种半导体结构及其形成方法，结构包括：衬底；位于衬底上的第一纳米线；位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对于所述第二纳米线侧壁凸出；环绕所述第一纳米线和第二纳米线的栅极结构。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体技术的发展，传统的平面式的金属-氧化物半导体场效应晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。与平面式的金属-氧化物半导体场效应晶体管相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流。
随着半导体技术的进一步发展，集成电路器件的尺寸越来越小，传统的鳍式场效应晶体管在进一步增大工作电流方面存在限制。具体的，由于鳍部中只有靠近顶部表面和侧壁的区域用来作为沟道区，使得鳍部中用于作为沟道区的体积较小，这对增大鳍式场效应晶体管的工作电流造成限制。因此，提出了一种沟道栅极环绕(gate-all-around，简称GAA)结构的鳍式场效应晶体管，使得用于作为沟道区的体积增加，进一步的增大了沟道栅极环绕结构鳍式场效应晶体管的工作电流。
然而，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的第一纳米线；位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁；环绕所述第一纳米线和第二纳米线的栅极结构。
可选的，所述第一纳米线具有第一宽度，所述第一宽度的范围为10纳米～30纳米；所述第二纳米线具有第二宽度，所述第二宽度的范围为5纳米～15纳米。
可选的，还包括：位于栅极结构侧壁的第一侧墙；位于衬底上的第一介质层，所述栅极结构位于所述第一介质层内。
可选的，所述栅极结构包括栅介质层、位于栅介质层上的功函数层和位于功函数层上的栅极层。
本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成第一纳米线和位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁；在衬底上形成栅极结构，所述栅极结构环绕所述第一纳米线和第二纳米线的栅极结构。
可选的，在形成第一纳米线和第二纳米线之前，还包括：在所述衬底上形成第一牺牲材料层；在第一牺牲材料层上形成第一鳍部材料层；在第一鳍部材料层上形成第二牺牲材料层；在第二牺牲材料层上形成第二鳍部材料层；在第二鳍部材料层上形成保护材料层。
可选的，所述第二纳米线的形成方法包括：在保护材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述保护材料层、第二鳍部材料层和第二牺牲材料层，直至暴露出所述第二牺牲材料层，在第一鳍部材料层上形成初始第二牺牲层、位于初始第二牺牲层上的第二纳米线以及位于第二纳米线上的保护层。
可选的，刻蚀所述保护材料层、第二鳍部材料层和第二牺牲材料层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒。
可选的，所述保护层的材料包括氧化硅或氮化硅。
可选的，所述第一纳米线的形成方法包括：在所述保护层侧壁和第二纳米线侧壁形成第二侧墙；以所述第二侧墙为掩膜，刻蚀所述初始第二牺牲层、第一鳍部材料层和第一牺牲材料层，在衬底上形成第一牺牲层、位于第一牺牲层上的第一纳米线和位于第一纳米线上的第二牺牲层。
可选的，刻蚀所述初始第二牺牲层、第一鳍部材料层和第一牺牲材料层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为20秒～400秒。
可选的，形成第一牺牲层和位于第一牺牲层上的第一纳米线之后，还包括：刻蚀所述衬底；刻蚀所述衬底的深度范围为：50纳米～200纳米。
可选的，在所述衬底上形成第二介质层，所述第二介质层的顶部表面低于或齐平于所述第一牺牲层的底部表面；形成第二介质层之后，去除所述第二侧墙。
可选的，所述栅极结构的形成方法包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述第二纳米线、第二牺牲层、第一纳米线以及第一牺牲层；在所述伪栅极结构侧壁形成第一侧墙；形成第一侧墙之后，在所述衬底上形成第一介质层，所述第一介质层暴露出所述伪栅极结构顶部表面；去除所述伪栅极结构，在所述第一介质层内形成所述初始栅极开口；去除所述初始栅极开口暴露出的第一牺牲层和第二牺牲层，在所述第一介质层内形成栅极开口。
可选的，去除所述第一牺牲层和第二牺牲层的工艺包括湿法刻蚀工艺。
可选的，在所述栅极开口内形成栅极结构的方法包括：在所述栅极开口内、第一纳米线表面以及第二纳米线表面形成栅介质材料层；在栅介质材料层上形成功函数材料层；在功函数材料层上形成栅极材料层，所述栅极材料层填充满所述栅极开口；平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述第一介质层顶部表面，在所述栅极开口内形成栅极结构。
可选的，所述栅介质层材料的介电常数大于3.9，所述栅介质层的材料包括氧化铪或氧化铝；形成所述栅介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
可选的，所述功函数层的材料包括氮化钛、钛铝或氮化铝；形成所述功函数材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
可选的，所述栅极层的材料包括金属，所述金属包括钨；形成所述栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁，使得在栅极开口内形成的栅极结构，环绕所述第一纳米线的结构和环绕所述第二纳米线的结构厚度分布均匀，使得所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
本发明技术方案中的半导体结构的形成方法，在第一纳米线和第二纳米线的宽度方向上，形成的所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁，从而使得在栅极开口内形成栅极结构时，所述第二纳米线不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线的表面，进而使得环绕所述第一纳米线的结构和环绕所述第二纳米线的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
附图说明
图1是一实施例中半导体结构的剖面结构示意图；
图2至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中沟道栅极环绕结构鳍式场效应晶体管的性能有待提升。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的剖面结构示意图。
请参考图1，包括：衬底100；位于衬底100上的鳍部结构，所述鳍部结构包括第一纳米线102和位于第一纳米线102上的第二纳米线103；位于鳍部结构侧壁的第一介质层101；环绕所述第一纳米线102和第二纳米线103的栅极结构，所述栅极结构包括栅介质层104、位于栅介质层104上的功函数层105和位于功函数层105上的栅极层106；位于栅极结构侧壁的侧墙107；位于第一介质层101上的第二介质层108，所述栅极结构和侧墙107位于所述第二介质层108内。
所述半导体结构的形成过程中，需要采用后栅工艺形成所述栅极结构，即需要先在所述第二介质层108内形成栅极开口，所述栅极开口暴露出所述第一纳米线102和位于第一纳米线102上的第二纳米线103，再在栅极开口内填充栅极结构材料，多采用沉积工艺在栅极开口内填充栅极结构材料。
然而随着技术的发展，半导体结构的尺寸越来越小，所形成的栅极结构尺寸也越来越小，供所述沉积工艺在栅极开口内进行栅极结构材料沉积的空间也变小。在所述半导体结构中，所述第二纳米线103位于所述第一纳米线102上，所述沉积工艺的反应气体受第二纳米线103的阻挡，优先于在第二纳米线103表面沉积栅极结构材料；同时由于所述栅极开口较小，进入到栅极开口底部的反应气体就较少，从而在第一纳米线102表面沉积的栅极结构材料就较少，导致形成的环绕所述第二纳米线103的栅极结构材料厚度与环绕所述第一纳米线102的栅极结构材料厚度分布不均匀，从而导致栅极结构在栅极开口的顶部和底部具有差异，进而导致栅极结构的电学性能不一致，从而影响了半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，通过使形成的第二纳米线的宽度小于第一纳米线的宽度，使得所述栅极开口的顶部空间变大，使得在栅极开口内形成栅极结构时，所述栅极结构的材料能够充分进入到所述栅极开口的底部，进而使得环绕所述第一纳米线的结构和环绕所述第二纳米线的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
图2至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200。
在本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料包括硅锗、锗、绝缘体上硅或者绝缘体上锗。
接下来，在所述衬底200上形成第一纳米线和位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁。所述第一纳米线与第二纳米线的具体形成过程请参考图3至图5。
请参考图3，在所述衬底200上形成第一牺牲材料层201；在第一牺牲材料层201上形成第一鳍部材料层202；在第一鳍部材料层202上形成第二牺牲材料层203；在第二牺牲材料层203上形成第二鳍部材料层204；在第二鳍部材料层204上形成保护材料层205。
所述第一牺牲材料层201为形成第一牺牲层提供材料层；所述第一鳍部材料层202为形成第一纳米线提供材料层；所述第二牺牲材料层203为形成第二牺牲层提供材料层；所述第二鳍部材料层204为形成所述第二纳米线提供材料层；所述保护材料层205为在所述第二纳米线顶部表面形成保护层提供材料层，所述保护层能够保护所述第二纳米线顶部表面，避免在后续的工艺中受到损伤。
所述第一牺牲材料层201的材料包括单晶硅或单晶锗硅；所述第一鳍部材料层202的材料包括单晶硅或单晶锗硅；所述第二鳍部材料层204的材料包括单晶硅或单晶锗硅；所述第二牺牲材料层203的材料包括单晶硅或单晶锗硅；所述保护材料层205的材料包括氧化硅或氮化硅。
在本实施例中，所述第一牺牲材料层201的材料包括硅锗；所述第一鳍部材料层202的材料包括单晶硅；所述第二鳍部材料层204的材料包括单晶硅；所述第二牺牲材料层203的材料包括硅锗；所述保护材料层205的材料包括氮化硅。
所述第一牺牲材料层201的材料和第二牺牲材料层203的材料包括硅锗，所述第一鳍部材料层202的材料和所述第二鳍部材料层204的材料包括单晶硅，所述硅锗和单晶硅具有较大的刻蚀选择比，使得后续在去除所述第一牺牲层和第二牺牲层时，所述第一纳米线和第二纳米线不会受到刻蚀工艺的损伤。
形成所述第一牺牲材料层201的工艺包括沉积工艺或外延生长工艺；形成所述第一鳍部材料层202的工艺包括沉积工艺或外延生长工艺；形成所述第二鳍部材料层204的工艺包括沉积工艺或外延生长工艺；形成所述第二牺牲材料层203的工艺包括沉积工艺或外延生长工艺；形成所述保护材料层205的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述第一牺牲材料层201的工艺包括外延生长工艺；形成所述第一鳍部材料层202的工艺包括外延生长工艺；形成所述第二鳍部材料层204的工艺包括外延生长工艺；形成所述第二牺牲材料层203的工艺包括外延生长工艺；形成所述保护材料层205的工艺包括化学气相沉积工艺。
请参考图4，在保护材料层205上形成图形化的掩膜层206；以所述图形化的掩膜层206为掩膜刻蚀所述保护材料层205、第二鳍部材料层204和第二牺牲材料层203，直至暴露出所述第二牺牲材料层203，在第一鳍部材料层202上形成初始第二牺牲层303、位于初始第二牺牲层303上的第二纳米线304以及位于第二纳米线304上的保护层305。
刻蚀所述保护材料层205、第二鳍部材料层204和第二牺牲材料层203的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，刻蚀所述保护材料层205、第二鳍部材料层204和第二牺牲材料层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的第二纳米线304和保护层305。
所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒。
所述刻蚀气体为氧气、一氟甲烷和氦气的混合气体，所述混合气体能够对所述保护材料层205、第二鳍部材料层204和第二牺牲材料层203进行刻蚀，以形成侧壁形貌良好的第二纳米线304和保护层305。所述刻蚀时间为5秒～100秒，使得所述刻蚀位置能够停止在所述第二牺牲材料层203的表面或所述第二牺牲材料层203内，在确保形成第二纳米线304的同时，不会过刻蚀所述第二牺牲材料层203从而损伤所述第一鳍部材料层202。
所述第二纳米线304具有第二宽度，所述第二宽度的范围为5纳米～15纳米。
所述第二纳米线304的宽度较小，使得后续形成的所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线304侧壁，从而使得后续在栅极开口内形成栅极结构时，所述第二纳米线304不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线的表面，进而使得环绕所述第一纳米线的结构和环绕所述第二纳米线的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
所述图形化的掩膜层206的材料包括硬掩膜或光刻胶；在本实施例中，所述图形化的掩膜层206的材料包括光刻胶。
在形成第二纳米线304之后，去除所述图形化的掩膜层206。在本实施例中，去除所述图形化的掩膜层206的工艺包括灰化工艺。
请参考图5，在所述保护层305侧壁和第二纳米线304侧壁形成第二侧墙207；以所述第二侧墙207为掩膜，刻蚀所述初始第二牺牲层303、第一鳍部材料层202和第一牺牲材料层201，在衬底200上形成第一牺牲层301、位于第一牺牲层301上的第一纳米线302和位于第一纳米线302上的第二牺牲层403。
以所述第二侧墙207为掩膜，刻蚀所述初始第二牺牲层303、第一鳍部材料层202和第一牺牲材料层201，使得在第一纳米线302和第二纳米线304的宽度方向上，所述第一纳米线302至少有部分侧壁相对凸出于所述第二纳米线304侧壁，使得后续在栅极开口内形成栅极结构时，所述第二纳米线304不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线302的表面，进而使得环绕所述第一纳米线302的结构和环绕所述第二纳米线304的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
在本实施例中，所述第一纳米线302具有第一宽度，所述第一宽度的范围为10纳米～30纳米。
所述第一纳米线302的宽度较所述第二纳米线304宽度大，使得所述第一纳米线302至少有部分侧壁相对凸出于所述第二纳米线304侧壁，从而使得后续在栅极开口内形成栅极结构时，所述第二纳米线304不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线302的表面，进而使得环绕所述第一纳米线302的结构和环绕所述第二纳米线304的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
刻蚀初始第二牺牲层303、第一鳍部材料层202和第一牺牲材料层201的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，刻蚀所述初始第二牺牲层303、第一鳍部材料层202和第一牺牲材料层201的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌较好的第一纳米线302。
所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为20秒～400秒。
所述刻蚀气体为氧气、一氟甲烷和氦气的混合气体，所述混合气体能够对所述初始第二牺牲层303、第一鳍部材料层202和第一牺牲材料层201进行刻蚀，以形成侧壁形貌良好的第一纳米线302。所述刻蚀时间为20秒～400秒，使得所述刻蚀位置能够在形成第一纳米线302和第一牺牲层301之后，继续刻蚀所述衬底，以为后续在所述衬底上形成第二介质层提供空间。
在本实施例中，形成第一牺牲层301和位于第一牺牲层301上的第一纳米线302之后，还包括：刻蚀所述衬底200。刻蚀所述衬底200的深度范围为50纳米～200纳米。
所述衬底200的深度范围即为后续形成的第二介质层的厚度范围，所述50纳米～200纳米厚度范围的第二介质层具有较好的电学隔离能力。
刻蚀所述深度的衬底200为后续在所述衬底上形成第二介质层提供空间，所述第二介质层的顶部表面低于或齐平于所述第一牺牲层301的底部表面。
请参考图6，在所述衬底200上形成第二介质层208，所述第二介质层208的顶部表面低于或齐平于所述第一牺牲层301的底部表面。
所述第二介质层208的顶部表面低于或齐平于所述第一牺牲层301的底部表面，使得后续形成栅极开口时，所述第一牺牲层301能够完全暴露出来，从而能够完全去除所述第一牺牲层301，避免所述第一牺牲层301去除不干净而影响半导体结构的性能。
在本实施例中，所述第二介质层208的顶部表面齐平于所述第一牺牲层301的底部表面。
所述第二介质层208的形成方法包括：在所述衬底上形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出所述保护层305顶部表面，形成所述初始第二介质层(未图示)；回刻蚀所述初始第二介质层直至暴露出所述第一牺牲层301底部的衬底200，形成所述第二介质层208。
所述第二介质层208的材料包括氧化硅、氮化硅、氮氧化硅或氮碳化硅；形成所述介质材料层的工艺包括化学气相沉积沉积工艺或原子层沉积工艺；平坦化所述介质材料层的工艺包括化学机械抛光工艺或回刻蚀工艺。
在本实施例中，所述第二介质层208的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积沉积工艺，所述化学气相沉积工艺能够形成结构致密且厚度较厚的介质材料层；平坦化所述介质材料层的工艺包括化学机械抛光工艺。
在本实施例中，所述第二介质层208的厚度范围为50纳米～200纳米。所述50纳米～200纳米厚度范围的第二介质层208具有较好的电学隔离能力。
请继续参考图6，形成第二介质层208之后，去除所述第二侧墙207。
去除所述第二侧墙207的同时，也去除所述保护层305。
去除所述第二侧墙207和保护层305的工艺包括干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，去除所述第二侧墙207和保护层305的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺能够将所述第二侧墙207和保护层305去除干净，同时对所述第一纳米线302和第二纳米线304损伤较小。
接下来，在衬底200上形成栅极结构，所述栅极结构环绕所述第一纳米线302和第二纳米线304。所述栅极结构的具体形成过程请参考图7至图9。
所述栅极结构的形成方法包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述第二纳米线、第二牺牲层、第一纳米线以及第一牺牲层；在所述伪栅极结构侧壁形成第一侧墙；形成第一侧墙之后，在所述衬底上形成第一介质层，所述第一介质层暴露出所述伪栅极结构顶部表面；去除所述伪栅极结构，在所述第一介质层内形成所述初始栅极开口；去除所述初始栅极开口暴露出的第一牺牲层和第二牺牲层，在所述第二介质层内形成栅极开口。
请参考图7，在所述衬底200上形成伪栅极结构，所述伪栅极结构横跨所述第二纳米线304、第二牺牲层403、第一纳米线302以及第一牺牲层301；在所述伪栅极结构侧壁形成第一侧墙210。
所述伪栅极结构包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层209。
所述伪栅极结构的形成方法包括：在所述衬底200上形成伪栅介质材料层(未图示)；在伪栅介质材料层上形成伪栅极材料层(未图示)；在伪栅极材料层上形成掩膜层(未图示)；以所述掩膜层为掩膜刻蚀所述伪栅极材料层和伪栅介质材料层，直至暴露出所述第二介质层208表面，形成所述伪栅极结构。
所述伪栅介质层的材料包括低K(K＜3.9)材料，所述低K材料包括氧化硅或氮化硅；所述伪栅极层210的材料包括多晶硅。
在本实施例中，所述伪栅介质层的材料包括氧化硅；所述伪栅极层210的材料包括多晶硅。
形成所述伪栅介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺；形成所述伪栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺；刻蚀所述伪栅极材料层和伪栅介质材料层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，形成所述伪栅介质材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成厚度较薄且结构致密的伪栅介质材料层；形成所述伪栅极材料层的工艺包括物理气相沉积工艺，所述物理气相沉积工艺能够形成厚度较厚且结构致密的伪栅极材料层；刻蚀所述伪栅极材料层和伪栅介质材料层的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌良好的伪栅极结构。
所述第一侧墙210的形成方法包括：在所述伪栅极结构顶部和侧壁形成侧墙材料层(未图示)；回刻蚀所述侧墙材料层，直至暴露出所述第二介质层208表面，在所述伪栅极结构侧壁形成第一侧墙210。
所述第一侧墙210的材料包括氧化硅或氮化硅；形成所述侧墙材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一侧墙210的材料包括氮化硅，所述氮化硅与所述第二介质层208具有较高的刻蚀选择比，从而刻蚀所述侧墙材料层时能够停止在所述第二介质层208上。形成所述侧墙材料层的工艺包括化学气相沉积工艺。
请参考图8，在所述衬底上形成第一介质层211，所述第一介质层211暴露出所述伪栅极结构顶部表面。
形成所述第一介质层211的方法包括：在所述衬底200上形成介质材料层(未图示)，所述介质材料层覆盖所述伪栅极结构和第一侧墙210的顶部表面和侧壁表面；平坦化所述介质材料层，直至暴露出所述伪栅极结构顶部表面，形成所述第一介质层211。
所述第一介质层211的材料包括氧化硅或氮化硅；形成所述介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述第一介质层211的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺，所述化学气相沉积工艺能够形成厚度较厚且结构致密的介质材料层。
请继续参考图8，去除所述伪栅极结构，在所述第一介质层211内形成所述初始栅极开口(未图示)；去除所述初始栅极开口暴露出的第一牺牲层301和第二牺牲层403，在所述第一介质层211内形成栅极开口212。
去除所述伪栅极结构的工艺包括干法刻蚀工艺或湿法刻蚀工艺；去除所述第一牺牲层301和第二牺牲层403的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
在本实施例中，去除所述伪栅极结构的工艺包括干法刻蚀工艺；去除所述第一牺牲层301和第二牺牲层403的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述第一牺牲层301和第二牺牲层403与所述第一纳米线302和第二纳米线304的刻蚀选择比较大，从而能够在去除干净所述第一牺牲层301和第二牺牲层403的同时，对所述第一纳米线302和第二纳米线304的损伤较小。
在本实施例中，所述第一纳米线302侧壁距离所述栅极开口212侧壁的距离范围为5纳米～40纳米，以确保所述栅极开口212能够完全暴露出所述第一纳米线302和第二纳米线304，以便于后续在栅极开口212内形成的栅极结构的工艺气体的填充。
所述栅极开口212暴露出的第一纳米线302和第二纳米线304，所述第一纳米线302至少有部分侧壁相对凸出于所述第二纳米线304侧壁，从而使得后续在栅极开口212内形成栅极结构时，所述第二纳米线304不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线302的表面，进而使得环绕所述第一纳米线302的结构和环绕所述第二纳米线304的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
请参考图9，在所述栅极开口212内形成栅极结构。
所述栅极结构包括栅介质层213、位于栅介质层213上的功函数层214和位于功函数层214上的栅极层215。
在所述栅极开口212内形成栅极结构的方法包括：在所述栅极开口212内、第一纳米线302表面以及第二纳米线304表面形成栅介质材料层(未图示)；在栅介质材料层上形成功函数材料层(未图示)；在功函数材料层上形成栅极材料层(未图示)，所述栅极材料层填充满所述栅极开口212；平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述第一介质层211顶部表面，在所述栅极开口212内形成栅极结构。
所述栅介质层213材料的介电常数大于3.9，所述栅介质层213的材料包括氧化铪或氧化铝；形成所述栅介质材料层的工艺包括原子层沉积工艺或化学气相沉积工艺。
在本实施例中，所述栅介质层213的材料包括氧化铪；形成所述栅介质材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的栅介质材料层。
所述功函数层214的材料包括氮化钛、钛铝或氮化铝；形成所述功函数材料层的工艺包括原子层沉积工艺或化学气相沉积工艺。
在本实施例中，当所述器件类型为P型时，所述功函数层214的材料包括氮化钛或氮化钽；当所述器件类型为N型时，所述功函数层214的材料包括钛铝或氮化铝。形成所述功函数材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的功函数材料层。
所述栅极层215的材料包括金属，所述金属包括钨、铜、铝和氮化钛中的一种或多种的组合；形成所述栅极材料层的工艺包括物理气相沉积工艺或电镀工艺。
在本实施例中，所述栅极层215的材料包括钨；形成所述栅极材料层的工艺包括物理气相沉积工艺，所述物理气相沉积工艺能够形成结构致密且厚度较厚的栅极材料层。
由于在所述第一纳米线302和第二纳米线304的宽度方向上，形成的所述第一纳米线302至少有部分侧壁相对凸出于所述第二纳米线304侧壁，从而使得在栅极开口内形成栅极结构时，所述第二纳米线304不会对形成栅极结构的工艺气体造成阻挡，所述工艺气体能够充分到达衬底表面和所述第一纳米线302的表面，进而使得环绕所述第一纳米线302的结构和环绕所述第二纳米线304的结构厚度分布均匀，所形成的栅极结构电学性能能够一致，有利于半导体结构性能的提升。
至此，形成的半导体结构，所述半导体结构的性能得到了提升。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图9，包括：
衬底200；
位于衬底200上的第一纳米线302；
位于第一纳米线302上的第二纳米线304，在第一纳米线302和第二纳米线304的宽度方向上，所述第一纳米线302至少有部分侧壁相对于所述第二纳米线304侧壁凸出；
环绕所述第一纳米线302和第二纳米线304的栅极结构，所述栅极结构包括栅介质层213、位于栅介质层213上的功函数层214和位于功函数层214上的栅极层215；
位于栅极结构侧壁的第一侧墙210；
位于衬底200上的第一介质层211，所述栅极结构位于所述第一介质层211内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的第一纳米线；
位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁；
环绕所述第一纳米线和第二纳米线的栅极结构。
2.如权利要求1所述的半导体结构，其特征在于，所述第一纳米线具有第一宽度，所述第一宽度的范围为10纳米～30纳米；所述第二纳米线具有第二宽度，所述第二宽度的范围为5纳米～15纳米。
3.如权利要求1所述的半导体结构，其特征在于，还包括：位于栅极结构侧壁的第一侧墙；位于衬底上的第一介质层，所述栅极结构位于所述第一介质层内。
4.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层、位于栅介质层上的功函数层和位于功函数层上的栅极层。
5.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一纳米线和位于第一纳米线上的第二纳米线，在第一纳米线和第二纳米线的宽度方向上，所述第一纳米线至少有部分侧壁相对凸出于所述第二纳米线侧壁；
在衬底上形成栅极结构，所述栅极结构环绕所述第一纳米线和第二纳米线的栅极结构。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，在形成第一纳米线和第二纳米线之前，还包括：在所述衬底上形成第一牺牲材料层；在第一牺牲材料层上形成第一鳍部材料层；在第一鳍部材料层上形成第二牺牲材料层；在第二牺牲材料层上形成第二鳍部材料层；在第二鳍部材料层上形成保护材料层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二纳米线的形成方法包括：在保护材料层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜刻蚀所述保护材料层、第二鳍部材料层和第二牺牲材料层，直至暴露出所述第二牺牲材料层，在第一鳍部材料层上形成初始第二牺牲层、位于初始第二牺牲层上的第二纳米线以及位于第二纳米线上的保护层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，刻蚀所述保护材料层、第二鳍部材料层和第二牺牲材料层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为5秒～100秒。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅或氮化硅。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一纳米线的形成方法包括：在所述保护层侧壁和第二纳米线侧壁形成第二侧墙；以所述第二侧墙为掩膜，刻蚀所述初始第二牺牲层、第一鳍部材料层和第一牺牲材料层，在衬底上形成第一牺牲层、位于第一牺牲层上的第一纳米线和位于第一纳米线上的第二牺牲层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述初始第二牺牲层、第一鳍部材料层和第一牺牲材料层的工艺包括干法刻蚀工艺；所述干法刻蚀工艺的参数包括：刻蚀气体为氧气、一氟甲烷和氦气的混合气体；氧气的流量范围为10标准毫升/分钟～300标准毫升/分钟，一氟甲烷的流量范围为60标准毫升/分钟～800标准毫升/分钟，氦气的流量范围为60标准毫升/分钟～200标准毫升/分钟；刻蚀时间为20秒～400秒。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，形成第一牺牲层和位于第一牺牲层上的第一纳米线之后，还包括：刻蚀所述衬底；刻蚀所述衬底的深度范围为：50纳米～200纳米。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在所述衬底上形成第二介质层，所述第二介质层的顶部表面低于或齐平于所述第一牺牲层的底部表面；形成第二介质层之后，去除所述第二侧墙。
14.如权利要求5所述的半导体结构的形成方法，其特征在于，所述栅极结构的形成方法包括：在所述衬底上形成伪栅极结构，所述伪栅极结构横跨所述第二纳米线、第二牺牲层、第一纳米线以及第一牺牲层；在所述伪栅极结构侧壁形成第一侧墙；形成第一侧墙之后，在所述衬底上形成第一介质层，所述第一介质层暴露出所述伪栅极结构顶部表面；去除所述伪栅极结构，在所述第一介质层内形成所述初始栅极开口；去除所述初始栅极开口暴露出的第一牺牲层和第二牺牲层，在所述第一介质层内形成栅极开口。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层和第二牺牲层的工艺包括湿法刻蚀工艺。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，在所述栅极开口内形成栅极结构的方法包括：在所述栅极开口内、第一纳米线表面以及第二纳米线表面形成栅介质材料层；在栅介质材料层上形成功函数材料层；
在功函数材料层上形成栅极材料层，所述栅极材料层填充满所述栅极开口；
平坦化所述栅极材料层、功函数材料层以及栅介质材料层，直至暴露出所述第一介质层顶部表面，在所述栅极开口内形成栅极结构。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅介质层材料的介电常数大于3.9，所述栅介质层的材料包括氧化铪或氧化铝；形成所述栅介质材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
18.如权利要求16所述的半导体结构的形成方法，其特征在于，所述功函数层的材料包括氮化钛、钛铝或氮化铝；形成所述功函数材料层的工艺包括化学气相沉积工艺或原子层沉积工艺。
19.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极层的材料包括金属，所述金属包括钨；形成所述栅极材料层的工艺包括物理气相沉积工艺或原子层沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911260428.9A CN112951912B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911260428.9A CN112951912B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951912A true CN112951912A (zh) | 2021-06-11 |
| CN112951912B CN112951912B (zh) | 2024-05-14 |
Family
ID=76226281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911260428.9A Active CN112951912B (zh) | 2019-12-10 | 2019-12-10 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951912B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150008501A1 (en) * | 2013-07-03 | 2015-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US20150243733A1 (en) * | 2014-02-21 | 2015-08-27 | Samsung Electronics Co., Ltd. | Semiconductor device including multiple nanowire transistor |
| US9570550B1 (en) * | 2016-01-05 | 2017-02-14 | International Business Machines Corporation | Stacked nanowire semiconductor device |
| CN107492568A (zh) * | 2016-06-10 | 2017-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20180301531A1 (en) * | 2017-04-13 | 2018-10-18 | Globalfoundries Inc. | Nanosheet transistor with uniform effective gate length |
| US20190067125A1 (en) * | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| WO2019112954A1 (en) * | 2017-12-04 | 2019-06-13 | Tokyo Electron Limited | Method for controlling transistor delay of nanowire or nanosheet transistor devices |
| US20190267494A1 (en) * | 2018-02-23 | 2019-08-29 | Research & Business Foundation Sungkyunkwan Univer Sity | Semiconductor device and method for fabricating the same |
-
2019
- 2019-12-10 CN CN201911260428.9A patent/CN112951912B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150008501A1 (en) * | 2013-07-03 | 2015-01-08 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| US20150243733A1 (en) * | 2014-02-21 | 2015-08-27 | Samsung Electronics Co., Ltd. | Semiconductor device including multiple nanowire transistor |
| US9570550B1 (en) * | 2016-01-05 | 2017-02-14 | International Business Machines Corporation | Stacked nanowire semiconductor device |
| CN107492568A (zh) * | 2016-06-10 | 2017-12-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US20180301531A1 (en) * | 2017-04-13 | 2018-10-18 | Globalfoundries Inc. | Nanosheet transistor with uniform effective gate length |
| US20190067125A1 (en) * | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
| WO2019112954A1 (en) * | 2017-12-04 | 2019-06-13 | Tokyo Electron Limited | Method for controlling transistor delay of nanowire or nanosheet transistor devices |
| US20190267494A1 (en) * | 2018-02-23 | 2019-08-29 | Research & Business Foundation Sungkyunkwan Univer Sity | Semiconductor device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951912B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10541238B2 (en) | FinFET and fabrication method thereof | |
| US10283617B1 (en) | Hybrid spacer integration for field-effect transistors | |
| CN107039335B (zh) | 半导体结构的形成方法 | |
| CN111863711B (zh) | 半导体结构及其形成方法 | |
| CN110581173A (zh) | 半导体结构及其形成方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN111106009B (zh) | 半导体结构及其形成方法 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN112151376B (zh) | 半导体结构及其形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113363321B (zh) | 半导体结构及其形成方法 | |
| CN112951765B (zh) | 半导体结构及其形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN112151605B (zh) | 半导体结构及其形成方法 | |
| CN112951912B (zh) | 半导体结构及其形成方法 | |
| CN109599366B (zh) | 半导体器件及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| CN109087892B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN112151381A (zh) | 半导体结构及其形成方法 | |
| CN113745113B (zh) | 半导体器件及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113903805B (zh) | 半导体结构及其形成方法 | |
| CN112310198B (zh) | 半导体结构及其形成方法 | |
| CN110808286B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |