CN112930527A - 一致性存储器存取 - Google Patents
一致性存储器存取 Download PDFInfo
- Publication number
- CN112930527A CN112930527A CN201980070786.5A CN201980070786A CN112930527A CN 112930527 A CN112930527 A CN 112930527A CN 201980070786 A CN201980070786 A CN 201980070786A CN 112930527 A CN112930527 A CN 112930527A
- Authority
- CN
- China
- Prior art keywords
- cache
- cache line
- controller
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0895—Caches characterised by their organisation or structure of parts of caches, e.g. directory or tag array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/221—Static RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/65—Details of virtual memory and virtual address translation
- G06F2212/656—Address space sharing
Abstract
与提供一致性存储器存取相关的设备和方法。一种用于提供一致性存储器存取的设备可包括存储器阵列、第一处理资源、耦合到所述存储器阵列的第一高速缓存线和第二高速缓存线、第一高速缓存控制器和第二高速缓存控制器。耦合到所述第一处理资源和所述第一高速缓存线的所述第一高速缓存控制器可被配置为提供对存储在所述第二高速缓存线中并对应于存储器地址的数据的一致性存取。通过接口耦合到所述设备外部的第二处理资源且耦合到所述第二高速缓存线的第二高速缓存控制器可被配置为提供对存储在所述第一高速缓存线中并对应于所述存储器地址的数据的一致性存取。可使用存储所述存储器地址的所述第一高速缓存控制器的第一高速缓存线地址寄存器和也存储所述存储器地址的所述第二高速缓存控制器的第二高速缓存线地址寄存器来提供一致性存取。
Description
技术领域
本公开大体上涉及存储器,且更明确地说,涉及与一致性存储器存取相关联的设备和方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器,包括易失性和非易失性存储器。易失性存储器可能需要功率来维持其数据,且尤其包括随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。非易失性存储器可通过在未通电时保持所存储的数据来提供持久数据,且可包括NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)和电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM)和磁阻随机存取存储器(MRAM)等。
存储器还用作各种电子应用的易失性和非易失性数据存储器。非易失性存储器可用于(例如)个人计算机、便携式存储棒、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器和其它电子装置中。存储器单元可布置成阵列,所述阵列用于存储器装置中。
各种计算系统包括耦合到存储器(例如,存储器系统)的数个处理资源,与执行一组指令(例如,程序,应用程序等)相关联存取所述存储器。数个处理资源可以存取存储在存储器中的数据。
附图说明
图1是根据本公开的数个实施例的包括存储器系统并能够为存储器高速缓存提供高速缓存一致性的计算系统形式的设备的框图。
图2是根据本公开的数个实施例的能够为存储器高速缓存提供高速缓存一致性的存储体的框图。
图3是根据本公开的数个实施例的能够为存储器高速缓存提供高速缓存一致性的存储器系统的装置的框图。
具体实施方式
本公开包括与同步对存储器高速缓存的存取相关的设备和方法。实例设备可包括耦合到存储器阵列的第一处理资源、第一高速缓存线和第二高速缓存线。所述实例设备还可包括第一高速缓存控制器,第一高速缓存控制器耦合到所述第一处理资源和所述第一高速缓存线,且被配置为同步对存储在第一高速缓存线中的第一数据与存储在第二高速缓存线中的第二数据的存取。所述实例设备还可包括第二高速缓存控制器,第二高速缓存控制器通过接口耦合到所述存储器系统外部的第二处理资源且耦合到所述第二高速缓存线,其中所述第二高速缓存控制器被配置为同步对所述第二数据与所述第一数据的存取。
计算系统可以包括作为主机和/或诸如中央处理单元(CPU)的处理资源的一部分的高速缓存。与从存储器检索数据比,高速缓存存储数据可以以更短的持续时间满足将来对数据的请求。在数个实例中,高速缓存可以是存储器系统的一部分,而不是主机和/或处理资源(诸如CPU)的一部分。
并入存储器系统中的高速缓存可用于存取存储在存储器系统的存储器阵列中的数据,其中存储器阵列是存储器单元的阵列。例如,作为存储器系统的一部分的数个处理资源中的每个可与不同高速缓存线和/或高速缓存单元相关联。如本文所使用的,高速缓存可指多个高速缓存单元。高速缓存单元是指多个高速缓存线。高速缓存线(例如,高速缓存块)描述存储在高速缓存中的具有特定大小的数据。高速缓存线大小通常对应于存储器的数据传送大小。高速缓存线还可指代被配置为存储具有特定高速缓存线大小的数据块的高速缓存的物理部分(例如,高速缓存单元的一部分),使得高速缓存线可指代存储数据的高速缓存单元的物理部分和/或指代所存储的数据本身。并入存储器系统中的高速缓存还可用于从存储器阵列的不同存储体存取存储在存储器阵列中的数据。并入存储器系统中的高速缓存还可用于从存储器系统的一或多个存储体外部的处理资源存取数据。
不同的高速缓存单元和/或高速缓存线可以存储具有相同地址的数据。这样,不同的高速缓存单元和/或高速缓存线可以存储过时的数据。过时数据描述在第一高速缓存线中已被改变但在第二高速缓存线中未被改变的数据。存储在第二高速缓存线中的数据可能过时。过时数据也可称为无效数据,而更新数据称为有效数据。存储数据的高速缓存线也可称为有效和无效高速缓存线。如果高速缓存线存储有效数据,则其有效,如果高速缓存线存储无效数据,则其无效。
由不同高速缓存线存储的数据可由多个处理资源存取。例如,第一高速缓存线可由存储器装置的存储体内部的处理资源存取,而第二高速缓存线可由存储器装置的存储体外部的处理资源存取。为了确保处理资源可存取有效数据,高速缓存线的一或多个控制器可被配置为在对应于存储器装置阵列的高速缓存的不同高速缓存线之间提供一致性(例如,高速缓存一致性)。
如本文所使用的,高速缓存一致性是指可存储在不同高速缓存线(例如,指定用于从不同处理资源存取的高速缓存线)中的数据的一致性。例如,高速缓存一致性确保将与由多个处理资源共享的存储器地址(例如,阵列的地址)相对应的数据的改变在整个系统(例如,存储器系统)中传播。以此方式,高速缓存一致性确保对共享存储器地址空间内的特定地址的存取请求(例如,读取/写入)返回有效(例如,最新)数据,尽管对应于存储器地址的数据的无效副本可存在于存储器系统内(例如,在包含多个高速缓存线的高速缓存内)。
一致性存取可描述提供对一致性高速缓存的存取。例如,对高速缓存线的一致性存取可描述为将有效数据提供到从不同处理资源提供的不同存取命令,其中所述存取命令存取相同存储器地址。例如,提供对对应于阵列的存储器地址的一致性存取可导致提供有效数据,而不论存取命令是由耦合到第一高速缓存线的第一控制器处理还是由耦合到第二高速缓存线的第二控制器处理。
在本公开的以下详细描述中,参考形成其一部分的附图,并且在附图中通过图示示出了可以如何实践本公开的数个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本公开的实施例,且应了解,可利用其它实施例,且可在不脱离本公开的范围的情况下作出过程、电的和/或结构改变。如本文中所使用,指示符“N”指示如此指定的数个特定特征可包括在本公开的数个实施例中。
如本文所使用的,“数个”某物可指一或多个此类事物。例如,数个存储器装置可以指一或多个存储器装置。“多个”某物意指两个或两个以上。另外,如本文使用的诸如“N”的指示符,特别是关于附图中的参考数字,指示如此指定的数个特定特征可以包括在本公开的数个个实施例中。
本文的附图遵循编号惯例,其中开头一个或多个数字对应于附图编号,而其余数字标识附图中的元件或组件。可以通过使用类似数字表示不同附图之间的类似元件或部件。如将了解的,可添加、交换和/或消除本文的各种实施例中所示的元件,以便提供本公开的数个额外实施例。此外,附图中提供的元件的比例和相对比例旨在示出本公开的各种实施例,而不用于限制的意义。
图1是根据本公开的数个实施例的包括存储器系统116并能够为存储器高速缓存114提供高速缓存一致性的计算系统100的框图。计算系统100包括主机103和存储器系统116。主机103包括处理资源102、高速缓存控制器104以及高速缓存106-1和106-2。存储器系统116包括处理资源108、存储器阵列110、高速缓存控制器112和高速缓存114。如本文中所使用,“设备”可指(但不限于)各种结构或结构组合,例如电路或电路系统、裸片或一或多个裸片、装置或多个装置,或系统或多个系统。例如,计算系统100、存储器系统116、主机103、控制器104及/或112及/或存储器阵列110可单独称为“设备”。
系统100可包含多个存储器系统(例如,存储器系统116),每个存储器系统具有与其对应的数个装置。存储器系统116的装置中的每个可为(例如)包含多个存储体的“芯片”。例如,存储器系统116可以包含多个模块(例如,双列直插存储器模块(DIMM))。
在该实例中,计算系统100包括经由总线105耦合到控制器112(例如,高速缓存控制器112)的主机103,控制器112是存储器系统116的一部分。计算系统100可以是膝上型计算机、个人计算机、数码相机、数字记录和回放装置、移动电话、PDA、存储卡读取器、接口集线器、传感器、物联网(IoT)使能装置、片上应用微处理器和/或微控制器等系统,并且处理资源102可以是能够存取存储器110(例如,经由控制器112)的数个处理资源(例如,一或多个处理器)。主机103可负责执行操作系统(OS)和/或可向其加载(例如,经由控制器104和112从存储器系统116)的各种应用程序。
控制器104可从处理资源102接收存储器存取请求(例如,以读取和写入命令的形式,其可分别称为加载和存储命令)。控制器104可以使用称为高速缓存106的高速缓存106-1和106-2来确定是否可以满足存储器存取请求。如果可以使用高速缓存106来满足存取请求,则控制器104可以使用高速缓存106来满足请求。控制器104控制高速缓存106,如围绕控制器104和高速缓存106的虚线所示。
控制器104可以控制高速缓存106的不同级。例如,高速缓存106-1可以是第一级高速缓存(L1),高速缓存106-2可以是第二级高速缓存(L2)。虽然图1中示出了两级高速缓存,但是其它实例可以包括更多或更少级的高速缓存。控制器104可以是管理多个不同高速缓存单元的单个控制器。如本文所使用的,高速缓存单元可以包括一组高速缓存线。例如,高速缓存106-1可以是第一高速缓存单元,且高速缓存106-2可以是第二高速缓存单元,其两者都由控制器104控制/管理。
高速缓存106-1和高速缓存106-2可以具有分级结构方案。例如,高速缓存106-1可以从高速缓存106-2检索数据。高速缓存106-2可从存储器系统116检索数据。这样,高速缓存106-1具有比高速缓存106-2更高的级。作为单个控制器的控制器104可以控制处理资源和高速缓存106-1之间的数据移动以及高速缓存106-1和高速缓存106-2之间的数据移动。
存储在高速缓存106中的数据可以经由总线105传送。总线105(例如,总线)可以利用协议传送数据。这样的协议可以是定制的或专有的,并且可以采用标准化协议,诸如外围组件互连Express(PCIe)、Gen-Z、CCIX等。
总线在主机103和存储器系统116之间传送数据。总线105可以包括数据总线和/或地址总线,以及诸如定时总线的其它总线。总线105的特性是数据总线和/或地址总线的特性。总线105可以以被称为分组和/或块的字的形式传送数据,所述分组和/或块是数据流的分段。如果由总线105传送的数据包括X比特的数据,则可以将X比特分组为多个分组,每个分组包含Y比特,其中Y小于X。总线105可以一次传送一个分组。
可以存在经由总线105传送数据的定时组件。控制器104可以使数据分组的传送与高速缓存控制器112和/或处理资源108对数据分组的接收同步。可以使用定时信息来执行同步。可以使用定时总线(例如,定时信道)来提供定时信息。定时总线可将时钟脉冲传输到接收器(例如,高速缓存控制器112和/或处理资源108以及其它可能的接收器)。接收器可以利用定时信息来确定与接收数据相关联的定时。可以以对应于同步和定时信息的恒定速率来提供和接收数据。
在一些实例中,可以在不使用定时信道的情况下实现高速缓存一致性。例如,高速缓存控制器104和接收器(例如,高速缓存控制器112和/或处理资源108)可通过提供预定波特率来建立同步。术语波特描述了数据总线上的数据速率的通用量度。在一些实例中,波特率被提供为每单位时间(诸如秒)的比特(bps)。在一些实例中,总线105还包含用于相应地址、命令和数据信号的组合地址、命令和数据总线或单独总线。
在图1中,存储器系统116示出包含阵列110、高速缓存114、高速缓存控制器112和处理资源108的存储体。尽管示出单个存储体,但存储器系统116可包含多个存储体,每个存储体包含阵列、高速缓存、高速缓存控制器和处理资源,如图3所示。尽管示出单个阵列110和单个处理资源108,但存储器系统116可包括多个阵列110和/或处理资源108。存储器系统116可包含存储器单元阵列110(例如,存储体)且可包含与存取阵列(例如,从阵列读取数据及将数据写入阵列)相关联的对应的支持电路系统(例如,地址电路系统、I/O电路系统、控制电路系统、读取/写入电路系统等)。作为实例,存储体(例如,存储器装置)可以包括数个DRAM装置、SRAM装置、PCRAM装置、RRAM装置、FeRAM、相变存储器、3DXP和/或闪存装置。如本文所使用的,存储器装置和/或存储器系统可称为存储器设备。在数个实施例中,存储器系统116可用作计算系统的主存储器。
控制器112可以包含硬件、固件或软件或这三者的任意组合形式的控制电路。例如,控制器112可以包含状态机、定序器和/或一些其它类型的控制电路系统。在数个实施例中,控制器112可以与存储器系统116设置在一处(例如,在片上系统(SOC)配置中)和/或可以是存储器系统116的一部分。控制器112可以被配置为控制对存储在高速缓存114中的数据的存取。控制器112中的每个可彼此耦合且可耦合到与高速缓存114不同的高速缓存单元。控制器112还可在对应于阵列110的高速缓存114的不同高速缓存线之间提供一致性(例如,高速缓存一致性)。控制器112可以利用在高速缓存114之间共享的多个高速缓存线地址寄存器来提供高速缓存一致性。高速缓存线地址寄存器可以在高速缓存114内部。
处理资源108还可包括状态机、定序器、微处理器和/或一些其它类型的控制电路系统,其可以耦合到印刷电路板的专用集成电路(ASIC)的形式实现。处理资源108可以是诸如存储体控制器的控制器。在一些实例中,存储体控制器可对存储在阵列110和/或高速缓存114中的数据执行操作。存储体控制器可执行读取操作及写入操作以提供对高速缓存114及/或阵列110的读取存取及写入存取。存储体控制器还可利用存储在高速缓存114和/或阵列110中的数据来执行逻辑操作和/或向量操作。在图2和3中还描述了高速缓存114和高速缓存控制器112的功能。
图2是根据本公开的数个实施例的能够为存储器高速缓存提供高速缓存一致性的存储体220的框图。存储体220可以是诸如图1中的存储器系统116的存储器系统中的存储体。
存储体220包括处理资源208、阵列210、称为高速缓存控制器212的高速缓存控制器212-1和212-2,以及称为高速缓存214的高速缓存214-1、214-2和214-3。处理资源208、阵列210和高速缓存控制器212分别类似于图1的处理资源108、阵列110和高速缓存控制器112。高速缓存214类似于高速缓存114。
在一些实例中,存储体220可以耦合到多个接口。接口可以是例如互连222-1和流互连222-2。互连222-1和流互连222-2可以将存储体220耦合到多个不同的存储体和/或存储体220外部的处理资源。在一些实例中,互连222-1和流互连222-2可以分别是高级可扩展接口(AXI)接口和AXI流接口。
互连222-1和流互连222-2可以不同于图1中的总线105。例如,互连222-1和/或流互连222-2可以传送数据流而不将数据划分为分组和/或字。此外,互连222-1和/或流互连222-2可以在不依赖于定时组件的情况下传送数据。例如,互连接口可以独立于定时限制而工作。
流互连222-2可以向高速缓存控制器212-2提供数据。高速缓存控制器212-2可以将数据存储在高速缓存214-2中。互连222-1可以提供和接收来自高速缓存控制器212的数据。
控制器212可以提供对存储在高速缓存214和/或阵列210中的数据的一致性存取。例如,控制器212可以提供对由存储体220内部的处理资源(例如,处理资源208)提供的存取命令和对由存储体220外部的处理资源提供的存取命令的一致性存取。存取请求可以经由类似于图1中的总线105的总线205、互连222-1和/或流互连222-2来提供。
高速缓存214-1可称为第一高速缓存单元,其可对应于用于存储由处理资源208存取的数据的高速缓存。高速缓存214-1可称为数据高速缓存。每个高速缓存单元可以包含高速缓存线。例如,第一高速缓存单元(例如,高速缓存214-1)包含图1中的四个高速缓存线。处理资源208可发出读取操作和/或写入操作以存取存储在高速缓存214-1的高速缓存线中的数据。高速缓存214-1由高速缓存控制器212-1控制。
高速缓存214-2是第二高速缓存单元,其可以被称为体到体高速缓存。存储体220外部的处理资源可利用高速缓存214-2来存储数据。存储体220外部的处理资源可包括(例如)不同存储体的处理资源或任何存储体外部但存储体220是其一部分的存储器系统内部的处理资源。高速缓存214-2可以包含八个高速缓存线。然而,为每个高速缓存214提供的高速缓存线的数量是说明性的,并且不应该被解释为限制,因为每个高速缓存214可以包括与本文描述的不同数量的高速缓存线。高速缓存214-2由高速缓存控制器212-2控制。
高速缓存214-3是可以被称为双数据速率(DDR)高速缓存的第三高速缓存单元。图1的存储器系统116外部的处理资源可利用高速缓存214-2来存储数据。存储器系统116外部的处理资源可包括例如主机的处理资源(例如CPU)、图形处理单元(GPU)和/或存储器系统外部的不同类型的处理资源。高速缓存214-3可经由总线205耦合到存储器系统外部的处理资源。总线205类似于图1中的总线105。在一些实例中,高速缓存214-3可以由控制器212之一控制。
在一些实例中,存储体220可包括比图2所示更多或更少的高速缓存单元。例如,存储体220可以包括三个高速缓存单元或多于三个的高速缓存单元。存取请求可以提供对一致性高速缓存单元的存取。例如,可将存储于多个不同高速缓存单元中的一个中的有效数据复制到所述多个高速缓存单元中的其它高速缓存单元以服务写入命令及/或读取命令(例如,存取命令)。存储体可以包括多个处理资源,每个处理资源与耦合到不同高速缓存单元的不同高速缓存控制器通信。存储在一个高速缓存单元中的有效数据可被复制到存储无效数据的高速缓存单元以提供高速缓存一致性。如果两个高速缓存单元与同一存储器地址相关联,则可将有效数据从存储有效数据的高速缓存单元复制到存储无效数据的高速缓存单元。如果存储有效数据的高速缓存单元的高速缓存线地址寄存器和存储无效数据的高速缓存单元的高速缓存线地址寄存器存储具有相同存储器地址的数据,则这些高速缓存单元可与相同存储器地址相关联。
高速缓存214-1、214-2和214-3可以彼此耦合。例如,高速缓存214-1可以耦合到高速缓存214-2。高速缓存214-2可以耦合到高速缓存214-3。数据可以从任何一个高速缓存214移动到任何其它高速缓存214。例如,存储在高速缓存214-1的高速缓存线中的数据可以被移动到高速缓存214-2的高速缓存线。高速缓存214还可耦合到阵列210。
控制器212可将对应于存储在其相应高速缓存线中的数据的存储器地址存储在多个高速缓存线地址寄存器(例如,高速缓存线地址寄存器213-1和213-2)中。可使用转译后备缓冲器(TLB)条目将存储器地址存储在高速缓存线地址寄存器中,其中TLB条目包括存储器地址。
每个控制器212可以包括不同的多个高速缓存线地址寄存器213-1和213-2,称为高速缓存线地址寄存器213。例如,控制器212-1可包含高速缓存线地址寄存器213-1以存储对应于存储在高速缓存214-1的高速缓存线中的数据的存储器地址。控制器212-2可包含高速缓存线地址寄存器213-2以存储对应于存储在高速缓存214-2的高速缓存线中的数据的存储器地址。
高速缓存214的每个高速缓存线可与控制器212的高速缓存线地址寄存器213中的不同的一个相关联。例如,控制器212-1的第一高速缓存线地址寄存器可以存储对应于高速缓存214-1的第一高速缓存线的存储器地址,控制器212-1的第二高速缓存线地址寄存器可以存储对应于高速缓存214-1的第二高速缓存线的存储器地址,等等。在一些情况下,在控制器212和对应于高速缓存214的高速缓存单元之间以及在每个控制器212每个的高速缓存线地址寄存器213和每个高速缓存单元的高速缓存线之间可以存在一对一的关系。
控制器212和高速缓存214之间的关系使得高速缓存214不具有与其相关联的对应的分级结构。假定在一些实例中,每个控制器212与高速缓存214的单个高速缓存单元相关联,则不存在从其开发分级结构的其它高速缓存。例如,与高速缓存214-2和/或高速缓存214-3相比,高速缓存214-1不具有更高或更低的优先级和/或级,因为高速缓存214-1与控制器212-1具有一对一的关系。同样,与高速缓存214-1和/或高速缓存214-3相比,高速缓存214-2不具有更高或更低的优先级和/或级,因为高速缓存214-2与控制器212-2具有一对一的关系。
每个控制器212可以耦合到其它控制器。例如,控制器212-1耦合到控制器212-2,并且控制器212-2耦合到控制器212-1,使得控制器212可以彼此通信。控制器212可以彼此通信以共享存储在它们各自的高速缓存线地址寄存器213中的存储器地址。控制器212-1可以存取控制器212-2的高速缓存线地址寄存器213-2。控制器212-2可以存取控制器212-1的高速缓存线地址寄存器213-1。这样,控制器212可以共享高速缓存线地址寄存器213。
通过共享存储在高速缓存线地址寄存器213中的存储器地址,控制器212可确定其它控制器是否存储对应于存储器地址的数据。例如,控制器212-1可以确定存储器地址是否存储在控制器212-2的高速缓存线地址寄存器213-2中,并且控制器212-2可以确定存储器地址是否存储在控制器212-1的高速缓存线地址寄存器213-1中。
来自控制器212的高速缓存控制器可以接收请求数据的读存取命令。可以从处理资源接收读存取命令。例如,控制器212-1可以从处理资源208接收读存取命令。控制器212-2可以从在存储体220外部的应用处理资源和/或存储体控制器接收读存取命令。
高速缓存控制器(例如,高速缓存控制器212-1或212-2)可确定数据是否存储在对应于高速缓存控制器的高速缓存线中。例如,高速缓存控制器212-1可以通过确定数据的地址是否存储在高速缓存控制器212-1的高速缓存线地址寄存器213-1中来确定所请求的数据是否存储在对应于高速缓存214-1的第一高速缓存线中。高速缓存控制器212-2可通过确定数据的地址是否存储在高速缓存控制器212-2的高速缓存线地址寄存器213-2中来确定所请求的数据是否存储在对应于高速缓存214-2的第二高速缓存线中。
响应于确定数据未存储在对应于控制器的高速缓存线中,高速缓存控制器可确定数据是否存储在对应于不同高速缓存控制器的不同高速缓存线中。例如,高速缓存控制器212-1可以通过确定数据的地址是否存储在高速缓存控制器212-2的高速缓存线地址寄存器213-2中来确定所请求的数据是否存储在高速缓存控制器212-2的第二高速缓存线中。高速缓存控制器212-2可以通过确定数据的地址是否存储在高速缓存控制器212-1的高速缓存线地址寄存器213-1中来确定所请求的数据是否存储在高速缓存控制器212-1的第一高速缓存线中。高速缓存控制器212可以确定地址是否存储在高速缓存线地址寄存器213中,因为高速缓存控制器212共享对它们各自的高速缓存线地址寄存器213的存取。
响应于确定数据存储在不同的高速缓存线中,高速缓存控制器可以将数据存储在高速缓存线中,并且可以通过提供存储在高速缓存线中的数据来响应读存取命令。例如,高速缓存控制器212-1可以将数据存储在第一高速缓存线中,并且可以提供存储在第一高速缓存线中的数据。高速缓存控制器212-2可以将数据存储在第二高速缓存线中,并且可以提供存储在第二高速缓存线中的数据。数据可被提供给请求数据的处理资源208或存储体220外部的处理资源。
在一些情况下,读存取命令可以包括数据的存储器地址。存储器地址可用于标识所寻找的数据。例如,存储器地址可以标识要读取的数据。
确定数据是否存储在高速缓存线中还可以包括确定存储在包含高速缓存线的高速缓存控制器的高速缓存线地址寄存器中的值是否等于存储器地址。例如,高速缓存控制器212-1可以确定存储在高速缓存线地址寄存器213-1中的值是否等于存储器地址。在一些实例中,如果所述值表示所述存储器地址和/或如果所述存储器地址可从所述值生成,则所述值可等效于所述存储器地址。在一些实例中,对读存取命令的响应可包括在与接收到读存取命令的控制器相对应的高速缓存线中存储的数据。
确定所述数据是否存储在所述不同高速缓存线中还可包含确定所述存储器地址是否存储在对应于所述不同高速缓存控制器的高速缓存线地址寄存器中。响应于确定存储器地址存储在第二高速缓存线地址寄存器中,高速缓存控制器可锁定对应于不同高速缓存控制器的不同高速缓存线。例如,高速缓存控制器212-1可响应于确定高速缓存线经由对应的高速缓存线地址寄存器与存储器地址相关联而锁定对应于高速缓存214-2的高速缓存线。高速缓存控制器212-2可响应于确定高速缓存线与存储器地址相关联而锁定对应于高速缓存214-1的高速缓存线。如本文所使用的,可通过防止高速缓存线被写入和/或读取来锁定高速缓存线。例如,高速缓存控制器214-1可以锁定写存取命令以防止写入耦合到高速缓存控制器214-2的第二高速缓存线。高速缓存控制器214-1可将非由高速缓存控制器214-1提供的读存取命令锁定到第二高速缓存线。
在一些实例中,高速缓存控制器可确定待写入的高速缓存线是否被填充。如果高速缓存线主动存储数据,则可以填充高速缓存线。如果与高速缓存线相关联的高速缓存线地址寄存器存储存储器阵列210的存储器地址或不同存储体的不同存储器阵列的存储器地址,则高速缓存线可主动存储数据。响应于确定所述高速缓存线被填充,所述高速缓存控制器可冲洗所述高速缓存线或将所述高速缓存线写入耦合到所述高速缓存线的存储器阵列210。如果存储在高速缓存线中的数据被填充和/或如果存储在高速缓存线中的数据未被写入阵列210,则存储在高速缓存线中的数据可被写入存储器阵列210。从高速缓存线冲洗数据可以包括从高速缓存线删除数据。如果存储在存储器阵列210中的数据是存储在高速缓存线中的数据,则可从高速缓存线冲洗数据。如果数据已经存储在存储器阵列210中,则不需要写入存储在高速缓存线中的数据。
控制器可以通过请求从抽象状态机(ASM)207传送存储在第二高速缓存线中的数据来将存储在不同高速缓存线中的数据传送到高速缓存线,其中该传送是从第二高速缓存线到第一高速缓存线的直接传送。将数据从一个高速缓存线直接传送到不同高速缓存线可包括在不将数据存储在不同位置中的情况下传送数据作为传送数据的一部分。ASM207可以耦合到阵列210和高速缓存控制器212。例如,ASM 207可以耦合到高速缓存控制器212-1和高速缓存控制器212-2,其中高速缓存控制器212也彼此耦合。
响应于将数据传送到高速缓存线,高速缓存控制器可解锁不同的高速缓存线。可通过允许将数据写入高速缓存线和/或从高速缓存线读取来解锁不同的高速缓存线。
在一些实例中,对数据的存取还可以包括写存取。第一高速缓存控制器可接收具有存储器地址和待写入的第一数据的写存取命令。第一高速缓存控制器可确定存储器地址是否与对应于第一高速缓存控制器的第一高速缓存线相关联。响应于确定存储器地址不与第一高速缓存线相关联,第一高速缓存控制器还可确定存储器地址是否与对应于第二高速缓存控制器的第二高速缓存线相关联。响应于确定所述存储器地址与第二高速缓存线相关联,第一高速缓存控制器可将存储在第二高速缓存线中的第二数据复制到第一高速缓存线,且可将第一数据写入第一高速缓存线。第一高速缓存控制器可以是一个高速缓存控制器212。第二高速缓存控制器可以是非高速缓存控制器212的其它高速缓存控制器。
在一些实例中,响应于确定存储器地址与第一高速缓存线相关联,第一高速缓存控制器可将第一数据存储在第一高速缓存线中。响应于确定存储器地址与第一高速缓存线相关联,第一高速缓存控制器可确定对应于第二高速缓存控制器的第二高速缓存线是否也与存储器地址相关联。例如,如果第一高速缓存线和第二高速缓存线都存储具有相同存储器地址的数据,则第二高速缓存控制器也可以与存储器地址相关联。
在一些实例中,响应于确定存储器地址与第二高速缓存控制器相关联,第一高速缓存控制器可将无效命令提供到第二高速缓存控制器以使第二高速缓存线无效。无效命令可包括使存储在高速缓存线中的数据无效。使数据无效可指示存储在高速缓存线中的数据不与阵列210同步且需要在可使用数据之前更新数据。由于将第一数据写入具有存储器地址的第一高速缓存线且由于第二写入线也与存储器地址相关联而使数据无效。
图3是根据本公开的数个实施例的能够为存储器高速缓存提供高速缓存一致性的存储器系统的装置330的框图。装置330可以包括被称为存储体320的存储体320-1和320-2。装置330还可以包括处理资源308-3。
存储体320可各自包括存储体控制器、高速缓存控制器和高速缓存。例如,存储体320-1包括存储体控制器308-1、高速缓存控制器312-1和312-2,以及高速缓存314-1和314-2。存储体320-2包括存储体控制器308-2、高速缓存控制器312-3和312-4,以及高速缓存314-3和314-4。
存储体320和/或处理资源308-3可以通过互连322-1和流互连322-2耦合。例如,处理资源308-3可以通过流互连322-2向高速缓存控制器312-2和/或312-4提供存取命令。高速缓存控制器312-2和/或312-4可以通过流互连322-2向处理资源308-3提供数据。
处理资源308-3可以是应用处理资源。在其它类型的处理中,应用处理资源提供与显示处理、无线通信处理和/或功率管理处理相反的应用处理。存储体320可以通过互连322-1彼此耦合。
尽管本文已经图示和描述了特定实施例,但是本领域的普通技术人员将理解,可以用被计算以实现相同结果的布置来代替所示的特定实施例。本公开旨在覆盖本公开的各种实施例的修改或变化。应当理解,以上描述是以说明性的方式进行的,而不是限制性的方式。在阅读以上描述后,以上实施例的组合以及本文未具体描述的其它实施例对本领域技术人员将是明显的。本公开的各种实施例的范围包括其中使用上述结构和方法的其它应用。因此,本公开的各种实施例的范围应当参考所附权利要求以及这些权利要求所授权的等同物的全部范围来确定。
在前述具体实施方式中,出于简化本公开的目的,各种特征被组合在单个实施例中。本公开的方法不应被解释为反映本公开的所公开的实施例必须使用比每个权利要求中明确记载的特征更多的特征的意图。相反,如以下权利要求所反映的,本公开主题在于少于单个公开的实施例的所有特征。因此,特此将所附权利要求并入具体实施方式中,其中每个权利要求独立地作为单独实施例。
Claims (19)
1.一种设备,其包含:
存储器阵列;
第一处理资源;
第一高速缓存线和第二高速缓存线,其耦合到所述存储器阵列;
第一高速缓存控制器,其耦合到所述第一处理资源和所述第一高速缓存线,且被配置为提供对存储在所述第二高速缓存线中并对应于存储器地址的数据的一致性存取;以及
第二高速缓存控制器,其通过接口耦合到所述设备外部的第二处理资源且耦合到所述第二高速缓存线,且被配置为提供对存储在所述第一高速缓存线中并对应于所述存储器地址的数据的一致性存取,
其中使用存储所述存储器地址的所述第一高速缓存控制器的第一高速缓存线地址寄存器和也存储所述存储器地址的所述第二高速缓存控制器的第二高速缓存线地址寄存器来提供一致性存取。
2.根据权利要求1所述的设备,其中所述设备是存储器系统的存储体。
3.根据权利要求2所述的设备,其中所述第一处理资源是存储体控制器。
4.根据权利要求1至3中任一项所述的设备,其中所述第一高速缓存控制器和所述第二高速缓存控制器还被配置为响应于接收到读存取命令和写存取命令而提供对所述数据的一致性存取。
5.根据权利要求1至3中任一项所述的设备,其中所述第二高速缓存控制器通过流互连耦合到所述第二处理资源。
6.根据权利要求1至3中任一项所述的设备,其中所述第二处理资源是中央处理单元CPU,且其中所述第二高速缓存控制器通过主机接口耦合到所述CPU。
7.根据权利要求1至3中任一项所述的设备,其中所述第一高速缓存控制器和所述第二高速缓存控制器还被配置为经由所述第一高速缓存控制器和所述第二高速缓存控制器之间的直接耦合来提供对所述数据的一致性存取。
8.一种用于提供一致性数据的方法,其包含:
在第一高速缓存控制器处接收从存储器地址请求数据的读存取命令;
通过参考第一高速缓存线地址寄存器来确定所述存储器地址是否与对应于所述第一高速缓存控制器的第一高速缓存线相关联;
响应于确定所述存储器地址不与所述第一高速缓存线相关联,通过参考第二高速缓存线地址寄存器来确定所述存储器地址是否与对应于第二高速缓存控制器的第二高速缓存线相关联;
响应于确定所述存储器地址与所述第二高速缓存线相关联:
将所述数据从所述第二高速缓存线复制到所述第一高速缓存线,以提供所述第一高速缓存线和所述第二高速缓存线之间的数据一致性;以及
通过提供存储在所述第一高速缓存线中的所述数据来响应所述读存取命令。
9.根据权利要求8所述的方法,其中确定所述存储器地址是否与所述第一高速缓存线相关联还包含确定存储在所述第一高速缓存控制器的所述第一高速缓存线地址寄存器中的值是否等于所述存储器地址。
10.根据权利要求9所述的方法,其中响应于确定第一寄存器中存储的所述值等于所述存储器地址,通过提供所述第一高速缓存线中存储的所述数据来响应所述读存取命令。
11.根据权利要求8至10中任一项所述的方法,其中确定所述存储器地址是否与所述第二高速缓存线相关联还包含确定所述存储器地址是否存储在对应于所述第二高速缓存控制器的所述第二高速缓存线地址寄存器中。
12.根据权利要求11所述的方法,其中响应于确定所述存储器地址存储在第二寄存器中,锁定所述第二高速缓存线。
13.根据权利要求12所述的方法,其中响应于确定所述第一高速缓存线被填充,冲洗所述第一高速缓存线或将所述第一高速缓存线写入耦合到所述第一高速缓存线和所述第二高速缓存线的存储器阵列。
14.根据权利要求12所述的方法,其中响应于锁定所述第二高速缓存线,请求从抽象状态机ASM复制存储在所述第二高速缓存线中的所述数据,其中所述复制是将所述数据从所述第二高速缓存线直接传送到所述第一高速缓存线。
15.一种用于数据一致性的方法,其包含:
接收具有存储器地址和待写入的第一数据的写存取命令,其中所述写存取命令在存储器装置的第一高速缓存控制器处接收;
通过参考第二高速缓存控制器的第一高速缓存线地址寄存器来确定所述存储器地址是否与对应于所述第一高速缓存控制器的第一高速缓存线相关联;
响应于确定所述存储器地址不与所述第一高速缓存线相关联,通过参考第二高速缓存控制器的第二高速缓存线地址寄存器来确定所述存储器地址是否与对应于所述第二高速缓存控制器的第二高速缓存线相关联;
响应于确定所述存储器地址与所述第二高速缓存线相关联:
将存储在所述第二高速缓存线中的第二数据复制到所述第一高速缓存线,以提供所述第一高速缓存线和所述第二高速缓存线之间的数据一致性;以及
将所述第一数据写入所述第一高速缓存线。
16.根据权利要求15所述的方法,其中响应于确定所述存储器地址与所述第一高速缓存线相关联:
将所述第一数据存储在所述第一高速缓存线中;以及
确定对应于所述第二高速缓存控制器的所述第二高速缓存线是否也与所述存储器地址相关联。
17.根据权利要求16所述的方法,其中响应于确定所述存储器地址与所述第二高速缓存控制器相关联,向所述第二高速缓存控制器提供无效命令以使所述第二高速缓存线无效。
18.一种存储器系统,其包含:
第一存储体,其包含第一存储体控制器;
第二存储体,其耦合到所述第一存储体并且包含:
第二存储体控制器;
第一高速缓存控制器,其耦合到所述第一存储体控制器,且被配置为响应于从所述第一存储体控制器接收到第一存取命令而向第一高速缓存线和第二高速缓存线提供数据一致性,并将第二数据存储在第二高速缓存线中,其中所述第一高速缓存线与所述第一高速缓存控制器相关联;
第二高速缓存控制器,其耦合到所述第二存储体控制器和所述第一高速缓存控制器且被配置为响应于从所述第二存储体控制器接收到第二存取命令而向所述第一高速缓存线和所述第二高速缓存线提供数据一致性,并将第一数据存储在所述第一高速缓存线中,其中所述第二高速缓存线与所述第二高速缓存控制器相关联。
19.根据权利要求18所述的存储器系统,其中所述第一高速缓存控制器通过互连接口耦合到所述第一存储体控制器,所述互连接口独立于时序限制而起作用。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/156,654 US10769071B2 (en) | 2018-10-10 | 2018-10-10 | Coherent memory access |
US16/156,654 | 2018-10-10 | ||
PCT/US2019/055200 WO2020076831A1 (en) | 2018-10-10 | 2019-10-08 | Coherent memory access |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112930527A true CN112930527A (zh) | 2021-06-08 |
CN112930527B CN112930527B (zh) | 2022-10-11 |
Family
ID=70159978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980070786.5A Active CN112930527B (zh) | 2018-10-10 | 2019-10-08 | 一致性存储器存取 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10769071B2 (zh) |
EP (1) | EP3864517A4 (zh) |
CN (1) | CN112930527B (zh) |
WO (1) | WO2020076831A1 (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1571958A (zh) * | 2000-08-21 | 2005-01-26 | 英特尔公司 | 集中监听过滤的方法和设备 |
CN1811724A (zh) * | 2005-01-25 | 2006-08-02 | 惠普开发有限公司 | 使用户程序的复制拷贝的执行点对齐的方法和系统 |
US20080133845A1 (en) * | 2005-03-29 | 2008-06-05 | International Business Machines Corporation | Method and apparatus for filtering snoop requests in a point-to-point interconnect architecture |
CN101751370A (zh) * | 2008-12-09 | 2010-06-23 | 辉达公司 | 在穿过串行接口总线时保持缓存一致性的系统和方法 |
CN101802790A (zh) * | 2007-09-21 | 2010-08-11 | 美普思科技公司 | 对多个一致域的支持 |
CN102246155A (zh) * | 2008-12-10 | 2011-11-16 | 飞思卡尔半导体公司 | 多处理器数据处理系统中的错误检测 |
CN102750227A (zh) * | 2011-04-19 | 2012-10-24 | 飞思卡尔半导体公司 | 具有动态锁步支持的高速缓存存储器 |
CN107980118A (zh) * | 2015-06-10 | 2018-05-01 | 无比视视觉技术有限公司 | 使用多线程处理的多核处理器设备 |
Family Cites Families (363)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380046A (en) | 1979-05-21 | 1983-04-12 | Nasa | Massively parallel processor computer |
JPS6032911B2 (ja) | 1979-07-26 | 1985-07-31 | 株式会社東芝 | 半導体記憶装置 |
US4435792A (en) | 1982-06-30 | 1984-03-06 | Sun Microsystems, Inc. | Raster memory manipulation apparatus |
US4727474A (en) | 1983-02-18 | 1988-02-23 | Loral Corporation | Staging memory for massively parallel processor |
EP0214718A3 (en) | 1985-07-22 | 1990-04-04 | Alliant Computer Systems Corporation | Digital computer |
US5201039A (en) | 1987-09-30 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Multiple address-space data processor with addressable register and context switching |
US4843264A (en) | 1987-11-25 | 1989-06-27 | Visic, Inc. | Dynamic sense amplifier for CMOS static RAM |
US5276643A (en) | 1988-08-11 | 1994-01-04 | Siemens Aktiengesellschaft | Integrated semiconductor circuit |
JPH0713858B2 (ja) | 1988-08-30 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
US5023838A (en) | 1988-12-02 | 1991-06-11 | Ncr Corporation | Random access memory device with integral logic capability |
US4958378A (en) | 1989-04-26 | 1990-09-18 | Sun Microsystems, Inc. | Method and apparatus for detecting changes in raster data |
US5253308A (en) | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
DE69132495T2 (de) | 1990-03-16 | 2001-06-13 | Texas Instruments Inc | Verteilter Verarbeitungsspeicher |
US5034636A (en) | 1990-06-04 | 1991-07-23 | Motorola, Inc. | Sense amplifier with an integral logic function |
US5210850A (en) | 1990-06-15 | 1993-05-11 | Compaq Computer Corporation | Memory address space determination using programmable limit registers with single-ended comparators |
JP3361825B2 (ja) | 1990-08-22 | 2003-01-07 | テキサス インスツルメンツ インコーポレイテツド | メモリ・アレイ・アーキテクチャ |
JPH06103599B2 (ja) | 1990-11-16 | 1994-12-14 | 三菱電機株式会社 | 半導体集積回路装置 |
US5325519A (en) | 1991-10-18 | 1994-06-28 | Texas Microsystems, Inc. | Fault tolerant computer with archival rollback capabilities |
FR2685973B1 (fr) | 1992-01-03 | 1994-02-25 | France Telecom | Point memoire pour memoire associative. |
KR950005095Y1 (ko) | 1992-03-18 | 1995-06-22 | 문정환 | 양방향성 그로벌 비트 라인을 갖는 dram |
JPH06215160A (ja) | 1992-08-25 | 1994-08-05 | Texas Instr Inc <Ti> | データ処理方法および装置 |
KR950004854B1 (ko) | 1992-10-08 | 1995-05-15 | 삼성전자 주식회사 | 반도체 메모리 장치 |
US5440482A (en) | 1993-03-25 | 1995-08-08 | Taligent, Inc. | Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order |
US5485373A (en) | 1993-03-25 | 1996-01-16 | Taligent, Inc. | Language-sensitive text searching system with modified Boyer-Moore process |
US5369622A (en) | 1993-04-20 | 1994-11-29 | Micron Semiconductor, Inc. | Memory with isolated digit lines |
US5754478A (en) | 1993-04-20 | 1998-05-19 | Micron Technology, Inc. | Fast, low power, write scheme for memory circuits using pulsed off isolation device |
JP2663838B2 (ja) | 1993-07-27 | 1997-10-15 | 日本電気株式会社 | 半導体集積回路装置 |
JP3252306B2 (ja) | 1993-08-10 | 2002-02-04 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
JP3904244B2 (ja) | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
JP3251421B2 (ja) | 1994-04-11 | 2002-01-28 | 株式会社日立製作所 | 半導体集積回路 |
US5655113A (en) | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
JPH0831168A (ja) | 1994-07-13 | 1996-02-02 | Hitachi Ltd | 半導体記憶装置 |
US5481500A (en) | 1994-07-22 | 1996-01-02 | International Business Machines Corporation | Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories |
US5615404A (en) | 1994-10-31 | 1997-03-25 | Intel Corporation | System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals |
US5638128A (en) | 1994-11-08 | 1997-06-10 | General Instrument Corporation Of Delaware | Pixel interpolation filters for video decompression processor |
US5724366A (en) | 1995-05-16 | 1998-03-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
KR0146530B1 (ko) | 1995-05-25 | 1998-09-15 | 김광호 | 단속제어회로를 구비한 반도체 메모리 장치와 제어방법 |
US7301541B2 (en) | 1995-08-16 | 2007-11-27 | Microunity Systems Engineering, Inc. | Programmable processor and method with wide operations |
JP2812262B2 (ja) | 1995-08-31 | 1998-10-22 | 日本電気株式会社 | 連想記憶装置 |
US6385634B1 (en) | 1995-08-31 | 2002-05-07 | Intel Corporation | Method for performing multiply-add operations on packed data |
JP2817836B2 (ja) | 1995-11-30 | 1998-10-30 | 日本電気株式会社 | 半導体メモリ装置 |
JP3356612B2 (ja) | 1996-02-29 | 2002-12-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高速な輪郭スムージング方法及び装置 |
US6092186A (en) | 1996-05-07 | 2000-07-18 | Lucent Technologies Inc. | Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device |
US5915084A (en) | 1996-09-30 | 1999-06-22 | Advanced Micro Devices, Inc. | Scannable sense amplifier circuit |
US5991209A (en) | 1997-04-11 | 1999-11-23 | Raytheon Company | Split sense amplifier and staging buffer for wide memory architecture |
JP3592887B2 (ja) | 1997-04-30 | 2004-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6510098B1 (en) | 1997-05-28 | 2003-01-21 | Cirrus Logic, Inc. | Method and apparatus for transferring data in a dual port memory |
JPH1115773A (ja) | 1997-06-24 | 1999-01-22 | Matsushita Electron Corp | 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法 |
US5935263A (en) | 1997-07-01 | 1999-08-10 | Micron Technology, Inc. | Method and apparatus for memory array compressed data testing |
US6195734B1 (en) | 1997-07-02 | 2001-02-27 | Micron Technology, Inc. | System for implementing a graphic address remapping table as a virtual register file in system memory |
US6181698B1 (en) | 1997-07-09 | 2001-01-30 | Yoichi Hariguchi | Network routing table using content addressable memory |
US6025221A (en) | 1997-08-22 | 2000-02-15 | Micron Technology, Inc. | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks |
US5991785A (en) | 1997-11-13 | 1999-11-23 | Lucent Technologies Inc. | Determining an extremum value and its index in an array using a dual-accumulation processor |
US5867429A (en) | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
US6163862A (en) | 1997-12-01 | 2000-12-19 | International Business Machines Corporation | On-chip test circuit for evaluating an on-chip signal using an external test signal |
JP3488612B2 (ja) | 1997-12-11 | 2004-01-19 | 株式会社東芝 | センス増幅回路 |
US5986942A (en) | 1998-01-20 | 1999-11-16 | Nec Corporation | Semiconductor memory device |
JPH11260057A (ja) | 1998-03-13 | 1999-09-24 | Nec Corp | 半導体記憶装置 |
JPH11265995A (ja) | 1998-03-17 | 1999-09-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH11306751A (ja) | 1998-04-22 | 1999-11-05 | Toshiba Corp | 半導体記憶装置 |
US6005799A (en) | 1998-08-06 | 1999-12-21 | Silicon Aquarius | Methods and circuits for single-memory dynamic cell multivalue data storage |
US6141286A (en) | 1998-08-21 | 2000-10-31 | Micron Technology, Inc. | Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines |
US7409694B2 (en) | 1998-09-09 | 2008-08-05 | Microsoft Corporation | Highly componentized system architecture with loadable virtual memory manager |
JP2000173269A (ja) | 1998-12-08 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100381968B1 (ko) | 1998-12-30 | 2004-03-24 | 주식회사 하이닉스반도체 | 고속동작용디램 |
US6389507B1 (en) | 1999-01-15 | 2002-05-14 | Gigabus, Inc. | Memory device search system and method |
US5999435A (en) | 1999-01-15 | 1999-12-07 | Fast-Chip, Inc. | Content addressable memory device |
US6134164A (en) | 1999-04-22 | 2000-10-17 | International Business Machines Corp. | Sensing circuit for a memory cell array |
US6741104B2 (en) | 1999-05-26 | 2004-05-25 | Micron Technology, Inc. | DRAM sense amplifier for low voltages |
US6247099B1 (en) * | 1999-06-03 | 2001-06-12 | International Business Machines Corporation | System and method for maintaining cache coherency and data synchronization in a computer system having multiple active controllers |
US6157578A (en) | 1999-07-15 | 2000-12-05 | Stmicroelectronics, Inc. | Method and apparatus for accessing a memory device |
US6208544B1 (en) | 1999-09-09 | 2001-03-27 | Harris Corporation | Content addressable memory cell providing simultaneous read and compare capability |
US6578058B1 (en) | 1999-10-06 | 2003-06-10 | Agilent Technologies, Inc. | System and method for comparing values from target systems |
US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
US6418498B1 (en) | 1999-12-30 | 2002-07-09 | Intel Corporation | Integrated system management memory for system management interrupt handler independent of BIOS and operating system |
JP4627103B2 (ja) | 2000-01-18 | 2011-02-09 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその制御方法 |
WO2001057875A1 (fr) | 2000-02-04 | 2001-08-09 | Hitachi, Ltd. | Dispositif semi-conducteur |
AU2001239907A1 (en) | 2000-02-29 | 2001-09-12 | Stephen J. Guerreri | Method and apparatus for building a memory image |
US7028170B2 (en) | 2000-03-08 | 2006-04-11 | Sun Microsystems, Inc. | Processing architecture having a compare capability |
JP3983969B2 (ja) | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6678678B2 (en) | 2000-03-09 | 2004-01-13 | Braodcom Corporation | Method and apparatus for high speed table search |
JP3822412B2 (ja) | 2000-03-28 | 2006-09-20 | 株式会社東芝 | 半導体記憶装置 |
US6490659B1 (en) | 2000-03-31 | 2002-12-03 | International Business Machines Corporation | Warm start cache recovery in a dual active controller with cache coherency using stripe locks for implied storage volume reservations |
US6965648B1 (en) | 2000-05-04 | 2005-11-15 | Sun Microsystems, Inc. | Source synchronous link integrity validation |
CN1307647C (zh) | 2000-07-07 | 2007-03-28 | 睦塞德技术公司 | 动态随机存取存储器、存储器器件及其执行读命令的方法 |
US6466499B1 (en) | 2000-07-11 | 2002-10-15 | Micron Technology, Inc. | DRAM sense amplifier having pre-charged transistor body nodes |
WO2002017262A2 (en) | 2000-08-21 | 2002-02-28 | United States Postal Services | Delivery point validation system |
US6301164B1 (en) | 2000-08-25 | 2001-10-09 | Micron Technology, Inc. | Antifuse method to repair columns in a prefetched output memory architecture |
US6704828B1 (en) | 2000-08-31 | 2004-03-09 | Micron Technology, Inc. | System and method for implementing data pre-fetch having reduced data lines and/or higher data rates |
US6948056B1 (en) | 2000-09-28 | 2005-09-20 | Intel Corporation | Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages |
US6304477B1 (en) | 2001-01-31 | 2001-10-16 | Motorola, Inc. | Content addressable magnetic random access memory |
US6563754B1 (en) | 2001-02-08 | 2003-05-13 | Integrated Device Technology, Inc. | DRAM circuit with separate refresh memory |
US6650158B2 (en) | 2001-02-21 | 2003-11-18 | Ramtron International Corporation | Ferroelectric non-volatile logic elements |
US6807614B2 (en) | 2001-07-19 | 2004-10-19 | Shine C. Chung | Method and apparatus for using smart memories in computing |
US7546438B2 (en) | 2001-07-19 | 2009-06-09 | Chung Shine C | Algorithm mapping, specialized instructions and architecture features for smart memory computing |
ITRM20010531A1 (it) | 2001-08-31 | 2003-02-28 | Micron Technology Inc | Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash. |
US7260672B2 (en) | 2001-09-07 | 2007-08-21 | Intel Corporation | Using data stored in a destructive-read memory |
US7062689B2 (en) | 2001-12-20 | 2006-06-13 | Arm Limited | Method and apparatus for memory self testing |
US20040073773A1 (en) | 2002-02-06 | 2004-04-15 | Victor Demjanenko | Vector processor architecture and methods performed therein |
US6707729B2 (en) | 2002-02-15 | 2004-03-16 | Micron Technology, Inc. | Physically alternating sense amplifier activation |
WO2003088033A1 (en) | 2002-04-09 | 2003-10-23 | University Of Rochester | Multiplier-based processor-in-memory architectures for image and graphics processing |
JP2003331598A (ja) | 2002-05-13 | 2003-11-21 | Mitsubishi Electric Corp | 半導体記憶装置 |
US7406494B2 (en) | 2002-05-14 | 2008-07-29 | Texas Instruments Incorporated | Method of generating a cycle-efficient bit-reverse index array for a wireless communication system |
JP2003346484A (ja) | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6789099B2 (en) | 2002-06-10 | 2004-09-07 | International Business Machines Corporation | Sense-amp based adder with source follower evaluation tree |
US7054178B1 (en) | 2002-09-06 | 2006-05-30 | Etron Technology, Inc. | Datapath architecture for high area efficiency |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7079407B1 (en) | 2002-10-18 | 2006-07-18 | Netlogic Microsystems, Inc. | Content addressable memory (CAM) device including match line sensing |
US6765834B2 (en) | 2002-11-19 | 2004-07-20 | Hewlett-Packard Development Company, L.P. | System and method for sensing memory cells of an array of memory cells |
KR100546307B1 (ko) | 2002-12-05 | 2006-01-26 | 삼성전자주식회사 | 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃 |
US6731542B1 (en) | 2002-12-05 | 2004-05-04 | Advanced Micro Devices, Inc. | Circuit for accurate memory read operations |
US6888372B1 (en) | 2002-12-20 | 2005-05-03 | Altera Corporation | Programmable logic device with soft multiplier |
WO2004059651A2 (en) | 2002-12-27 | 2004-07-15 | Solid State System Co., Ltd. | Nonvolatile memory unit with specific cache |
US7346903B2 (en) | 2003-02-04 | 2008-03-18 | Sun Microsystems, Inc. | Compiling and linking modules of a cycle-based logic design |
US6768679B1 (en) | 2003-02-10 | 2004-07-27 | Advanced Micro Devices, Inc. | Selection circuit for accurate memory read operations |
US6819612B1 (en) | 2003-03-13 | 2004-11-16 | Advanced Micro Devices, Inc. | Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage |
US6865122B2 (en) | 2003-04-11 | 2005-03-08 | Intel Corporation | Reclaiming blocks in a block-alterable memory |
US7454451B2 (en) | 2003-04-23 | 2008-11-18 | Micron Technology, Inc. | Method for finding local extrema of a set of values for a parallel processing element |
US7447720B2 (en) | 2003-04-23 | 2008-11-04 | Micron Technology, Inc. | Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements |
US7574466B2 (en) | 2003-04-23 | 2009-08-11 | Micron Technology, Inc. | Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements |
US9015390B2 (en) | 2003-04-25 | 2015-04-21 | Micron Technology, Inc. | Active memory data compression system and method |
DE10319271A1 (de) | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Speicher-Schaltungsanordnung und Verfahren zur Herstellung |
JP3898152B2 (ja) | 2003-05-27 | 2007-03-28 | ローム株式会社 | 演算機能付き記憶装置および演算記憶方法 |
EP1665286B8 (en) | 2003-09-04 | 2007-09-12 | Nxp B.V. | Integrated circuit and a method of cache remapping |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
US7913125B2 (en) | 2003-11-04 | 2011-03-22 | Lsi Corporation | BISR mode to test the redundant elements and regular functional memory to avoid test escapes |
US6950771B1 (en) | 2003-12-09 | 2005-09-27 | Xilinx, Inc. | Correlation of electrical test data with physical defect data |
US7401281B2 (en) | 2004-01-29 | 2008-07-15 | International Business Machines Corporation | Remote BIST high speed test and redundancy calculation |
US7631236B2 (en) | 2004-01-29 | 2009-12-08 | International Business Machines Corporation | Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method |
JP4819316B2 (ja) | 2004-02-23 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7088606B2 (en) | 2004-03-10 | 2006-08-08 | Altera Corporation | Dynamic RAM storage techniques |
US7020017B2 (en) | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
US7120063B1 (en) | 2004-05-07 | 2006-10-10 | Spansion Llc | Flash memory cell and methods for programming and erasing |
US8522205B2 (en) | 2004-05-18 | 2013-08-27 | Oracle International Corporation | Packaging multiple groups of read-only files of an application's components into multiple shared libraries |
JP2006127460A (ja) | 2004-06-09 | 2006-05-18 | Renesas Technology Corp | 半導体装置、半導体信号処理装置、およびクロスバースイッチ |
US7061817B2 (en) | 2004-06-30 | 2006-06-13 | Micron Technology, Inc. | Data path having grounded precharge operation and test compression capability |
US7116602B2 (en) | 2004-07-15 | 2006-10-03 | Micron Technology, Inc. | Method and system for controlling refresh to avoid memory cell data losses |
JP4673584B2 (ja) | 2004-07-29 | 2011-04-20 | 富士通株式会社 | キャッシュメモリ装置、演算処理装置及びキャッシュメモリ装置の制御方法 |
US7434024B2 (en) | 2004-08-30 | 2008-10-07 | Ati Technologies, Inc. | SIMD processor with register addressing, buffer stall and methods |
US7685365B2 (en) | 2004-09-30 | 2010-03-23 | Intel Corporation | Transactional memory execution utilizing virtual memory |
US20060069849A1 (en) | 2004-09-30 | 2006-03-30 | Rudelic John C | Methods and apparatus to update information in a memory |
US20060149804A1 (en) | 2004-11-30 | 2006-07-06 | International Business Machines Corporation | Multiply-sum dot product instruction with mask and splat |
US7230851B2 (en) | 2004-12-23 | 2007-06-12 | Sandisk Corporation | Reducing floating gate to floating gate coupling effect |
KR100673901B1 (ko) | 2005-01-28 | 2007-01-25 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
US7543119B2 (en) | 2005-02-10 | 2009-06-02 | Richard Edward Hessel | Vector processor |
US7624313B2 (en) | 2005-03-28 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | TCAM BIST with redundancy |
US7187585B2 (en) | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7196928B2 (en) | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7193898B2 (en) | 2005-06-20 | 2007-03-20 | Sandisk Corporation | Compensation currents in non-volatile memory read operations |
KR100720644B1 (ko) | 2005-11-17 | 2007-05-21 | 삼성전자주식회사 | 메모리 장치 및 메모리 그 동작 방법 |
JP4804479B2 (ja) | 2005-12-13 | 2011-11-02 | スパンション エルエルシー | 半導体装置およびその制御方法 |
JP5129450B2 (ja) | 2006-01-16 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 情報処理装置 |
US8077533B2 (en) | 2006-01-23 | 2011-12-13 | Freescale Semiconductor, Inc. | Memory and method for sensing data in a memory using complementary sensing scheme |
JP4989900B2 (ja) | 2006-01-31 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 並列演算処理装置 |
US7400532B2 (en) | 2006-02-16 | 2008-07-15 | Micron Technology, Inc. | Programming method to reduce gate coupling interference for non-volatile memory |
KR100755370B1 (ko) | 2006-04-17 | 2007-09-04 | 삼성전자주식회사 | 반도체 메모리 장치 |
TW200828333A (en) | 2006-04-28 | 2008-07-01 | Samsung Electronics Co Ltd | Sense amplifier circuit and sense amplifier-based flip-flop having the same |
US7752417B2 (en) | 2006-06-05 | 2010-07-06 | Oracle America, Inc. | Dynamic selection of memory virtualization techniques |
US7372715B2 (en) | 2006-06-14 | 2008-05-13 | Micron Technology, Inc. | Architecture and method for NAND flash memory |
US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
US7724559B2 (en) | 2006-07-14 | 2010-05-25 | International Business Machines Corporation | Self-referenced match-line sense amplifier for content addressable memories |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7443729B2 (en) | 2006-07-20 | 2008-10-28 | Sandisk Corporation | System that compensates for coupling based on sensing a neighbor using coupling |
US7692466B2 (en) | 2006-08-18 | 2010-04-06 | Ati Technologies Ulc | Sense amplifier based flip-flop |
US7805587B1 (en) | 2006-11-01 | 2010-09-28 | Nvidia Corporation | Memory addressing controlled by PTE fields |
US8151082B2 (en) | 2007-12-06 | 2012-04-03 | Fusion-Io, Inc. | Apparatus, system, and method for converting a storage request into an append data storage command |
US7471536B2 (en) | 2006-12-08 | 2008-12-30 | Texas Instruments Incorporated | Match mismatch emulation scheme for an addressed location in a CAM |
US7460387B2 (en) | 2007-01-05 | 2008-12-02 | International Business Machines Corporation | eDRAM hierarchical differential sense amp |
US7743303B2 (en) | 2007-01-22 | 2010-06-22 | Micron Technology, Inc. | Defective memory block remapping method and system, and memory device and processor-based system using same |
US7937535B2 (en) | 2007-02-22 | 2011-05-03 | Arm Limited | Managing cache coherency in a data processing apparatus |
US7804718B2 (en) | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
US7492640B2 (en) | 2007-06-07 | 2009-02-17 | Sandisk Corporation | Sensing with bit-line lockout control in non-volatile memory |
JP2009009665A (ja) | 2007-06-29 | 2009-01-15 | Elpida Memory Inc | 半導体記憶装置 |
US7996749B2 (en) | 2007-07-03 | 2011-08-09 | Altera Corporation | Signal loss detector for high-speed serial interface of a programmable logic device |
US7489543B1 (en) | 2007-07-25 | 2009-02-10 | Micron Technology, Inc. | Programming multilevel cell memory arrays |
US7694195B2 (en) | 2007-08-14 | 2010-04-06 | Dell Products L.P. | System and method for using a memory mapping function to map memory defects |
US7869273B2 (en) | 2007-09-04 | 2011-01-11 | Sandisk Corporation | Reducing the impact of interference during programming |
US7787319B2 (en) | 2007-09-06 | 2010-08-31 | Innovative Silicon Isi Sa | Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same |
US8042082B2 (en) | 2007-09-12 | 2011-10-18 | Neal Solomon | Three dimensional memory in a system on a chip |
US7965564B2 (en) | 2007-09-18 | 2011-06-21 | Zikbit Ltd. | Processor arrays made of standard memory cells |
US7663928B2 (en) | 2007-10-09 | 2010-02-16 | Ememory Technology Inc. | Sense amplifier circuit having current mirror architecture |
US8156299B2 (en) | 2007-10-19 | 2012-04-10 | Virident Systems Inc. | Managing memory systems containing components with asymmetric characteristics |
US7924628B2 (en) | 2007-11-14 | 2011-04-12 | Spansion Israel Ltd | Operation of a non-volatile memory array |
US7979667B2 (en) | 2007-12-10 | 2011-07-12 | Spansion Llc | Memory array search engine |
US7755960B2 (en) | 2007-12-17 | 2010-07-13 | Stmicroelectronics Sa | Memory including a performance test circuit |
US8495438B2 (en) | 2007-12-28 | 2013-07-23 | Texas Instruments Incorporated | Technique for memory imprint reliability improvement |
US7808854B2 (en) | 2008-02-19 | 2010-10-05 | Kabushiki Kaisha Toshiba | Systems and methods for data transfers between memory cells |
JP5194302B2 (ja) | 2008-02-20 | 2013-05-08 | ルネサスエレクトロニクス株式会社 | 半導体信号処理装置 |
US8332580B2 (en) | 2008-04-02 | 2012-12-11 | Zikbit Ltd. | System, method and apparatus for memory with embedded associative section for computations |
US20090254694A1 (en) | 2008-04-02 | 2009-10-08 | Zikbit Ltd. | Memory device with integrated parallel processing |
US7957206B2 (en) | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
US8339824B2 (en) | 2008-07-02 | 2012-12-25 | Cooke Laurence H | Nearest neighbor serial content addressable memory |
US8555037B2 (en) | 2008-08-15 | 2013-10-08 | Apple Inc. | Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture |
US8417921B2 (en) | 2008-08-15 | 2013-04-09 | Apple Inc. | Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector |
US8259509B2 (en) | 2008-08-18 | 2012-09-04 | Elpida Memory, Inc. | Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality |
ITRM20080543A1 (it) | 2008-10-09 | 2010-04-10 | Micron Technology Inc | Architettura e metodo per la programmazione di memorie. |
KR101596283B1 (ko) | 2008-12-19 | 2016-02-23 | 삼성전자 주식회사 | 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치 |
KR101622922B1 (ko) | 2009-03-06 | 2016-05-20 | 삼성전자 주식회사 | 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치 |
US8484276B2 (en) | 2009-03-18 | 2013-07-09 | International Business Machines Corporation | Processing array data on SIMD multi-core processor architectures |
KR20100134235A (ko) | 2009-06-15 | 2010-12-23 | 삼성전자주식회사 | 반도체 메모리 장치 |
US7898864B2 (en) | 2009-06-24 | 2011-03-01 | Sandisk Corporation | Read operation for memory with compensation for coupling based on write-erase cycles |
US8412987B2 (en) | 2009-06-30 | 2013-04-02 | Micron Technology, Inc. | Non-volatile memory to store memory remap information |
US8412985B1 (en) | 2009-06-30 | 2013-04-02 | Micron Technology, Inc. | Hardwired remapped memory |
US9076527B2 (en) | 2009-07-16 | 2015-07-07 | Mikamonu Group Ltd. | Charge sharing in a TCAM array |
US8238173B2 (en) | 2009-07-16 | 2012-08-07 | Zikbit Ltd | Using storage cells to perform computation |
JP4951041B2 (ja) | 2009-08-06 | 2012-06-13 | 株式会社東芝 | 半導体記憶装置 |
US8059438B2 (en) | 2009-08-28 | 2011-11-15 | International Business Machines Corporation | Content addressable memory array programmed to perform logic operations |
US8077532B2 (en) | 2009-09-02 | 2011-12-13 | Micron Technology, Inc. | Small unit internal verify read in a memory device |
US8482975B2 (en) | 2009-09-14 | 2013-07-09 | Micron Technology, Inc. | Memory kink checking |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
WO2011048522A2 (en) | 2009-10-21 | 2011-04-28 | Zikbit Ltd. | Neighborhood operations for parallel processing |
US9477636B2 (en) | 2009-10-21 | 2016-10-25 | Micron Technology, Inc. | Memory having internal processors and data communication methods in memory |
US8650232B2 (en) | 2009-10-26 | 2014-02-11 | Via Technologies, Inc. | System and method for determination of a horizontal minimum of digital values |
KR101634340B1 (ko) | 2009-11-03 | 2016-06-28 | 삼성전자주식회사 | 반도체 메모리 장치의 프로그램 방법 |
US8583896B2 (en) | 2009-11-13 | 2013-11-12 | Nec Laboratories America, Inc. | Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain |
KR20110054773A (ko) | 2009-11-18 | 2011-05-25 | 삼성전자주식회사 | 비트라인 디스털번스를 개선하는 반도체 메모리 장치 |
US8089815B2 (en) | 2009-11-24 | 2012-01-03 | Sandisk Technologies Inc. | Programming memory with bit line floating to reduce channel-to-floating gate coupling |
US8605015B2 (en) | 2009-12-23 | 2013-12-10 | Syndiant, Inc. | Spatial light modulator with masking-comparators |
JP2011146102A (ja) | 2010-01-15 | 2011-07-28 | Elpida Memory Inc | 半導体装置及びデータ処理システム |
CN102141905B (zh) | 2010-01-29 | 2015-02-25 | 上海芯豪微电子有限公司 | 一种处理器体系结构 |
US8164942B2 (en) | 2010-02-01 | 2012-04-24 | International Business Machines Corporation | High performance eDRAM sense amplifier |
US8533245B1 (en) | 2010-03-03 | 2013-09-10 | Altera Corporation | Multipliers with a reduced number of memory blocks |
EP2564306A4 (en) | 2010-04-27 | 2017-04-26 | Cornell University | System and methods for mapping and searching objects in multidimensional space |
KR101119371B1 (ko) | 2010-04-29 | 2012-03-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 동작 방법 |
US8559232B2 (en) | 2010-05-03 | 2013-10-15 | Aplus Flash Technology, Inc. | DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation |
US8351278B2 (en) | 2010-06-23 | 2013-01-08 | International Business Machines Corporation | Jam latch for latching memory array output data |
KR101143471B1 (ko) | 2010-07-02 | 2012-05-11 | 에스케이하이닉스 주식회사 | 센스앰프 및 이를 포함하는 반도체 장치 |
US20120017039A1 (en) | 2010-07-16 | 2012-01-19 | Plx Technology, Inc. | Caching using virtual memory |
US8462532B1 (en) | 2010-08-31 | 2013-06-11 | Netlogic Microsystems, Inc. | Fast quaternary content addressable memory cell |
US8347154B2 (en) | 2010-09-21 | 2013-01-01 | International Business Machines Corporation | Use of hashing function to distinguish random and repeat errors in a memory system |
US8904115B2 (en) | 2010-09-28 | 2014-12-02 | Texas Instruments Incorporated | Cache with multiple access pipelines |
US8332367B2 (en) | 2010-10-20 | 2012-12-11 | International Business Machines Corporation | Parallel data redundancy removal |
KR101148352B1 (ko) | 2010-11-02 | 2012-05-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
JP5528987B2 (ja) | 2010-11-11 | 2014-06-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
US8553482B2 (en) | 2010-11-29 | 2013-10-08 | Apple Inc. | Sense amplifier and sense amplifier latch having common control |
KR101155127B1 (ko) | 2010-12-24 | 2012-06-11 | 서울대학교산학협력단 | 멀티코어 시스템의 메모리 관리 장치 및 방법 |
WO2012104674A1 (en) | 2011-01-31 | 2012-08-09 | Freescale Semiconductor, Inc. | Integrated circuit device and method for determining an index of an extreme value within an array of values |
KR20120088973A (ko) | 2011-02-01 | 2012-08-09 | 삼성전자주식회사 | 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치 |
JP2012174016A (ja) | 2011-02-22 | 2012-09-10 | Renesas Electronics Corp | データ処理装置およびそのデータ処理方法 |
JP5259765B2 (ja) | 2011-03-29 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体メモリ |
US8725730B2 (en) | 2011-05-23 | 2014-05-13 | Hewlett-Packard Development Company, L.P. | Responding to a query in a data processing system |
US8706958B2 (en) | 2011-09-01 | 2014-04-22 | Thomas Hein | Data mask encoding in data bit inversion scheme |
US20140247673A1 (en) | 2011-10-28 | 2014-09-04 | Naveen Muralimanohar | Row shifting shiftable memory |
US8891297B2 (en) | 2011-11-01 | 2014-11-18 | Micron Technology, Inc. | Memory cell sensing |
KR101321481B1 (ko) | 2011-11-04 | 2013-10-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 위한 테스트 회로 |
US9830158B2 (en) | 2011-11-04 | 2017-11-28 | Nvidia Corporation | Speculative execution and rollback |
KR20130052971A (ko) | 2011-11-14 | 2013-05-23 | 삼성전자주식회사 | 비휘발성 메모리 장치의 동작 방법 |
WO2013078085A1 (en) | 2011-11-22 | 2013-05-30 | Mips Technologies, Inc. | Processor with kernel mode access to user space virtual addresses |
CN105955704B (zh) | 2011-11-30 | 2018-12-04 | 英特尔公司 | 用于提供向量横向比较功能的指令和逻辑 |
KR20130072869A (ko) | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 프리차지 회로 및 비휘발성 메모리 장치 |
US20140108480A1 (en) | 2011-12-22 | 2014-04-17 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for vector compute and accumulate |
US20130286705A1 (en) | 2012-04-26 | 2013-10-31 | David B. Grover | Low power content addressable memory hitline precharge and sensing circuit |
US8938603B2 (en) | 2012-05-31 | 2015-01-20 | Samsung Electronics Co., Ltd. | Cache system optimized for cache miss detection |
US20130332707A1 (en) | 2012-06-07 | 2013-12-12 | Intel Corporation | Speed up big-number multiplication using single instruction multiple data (simd) architectures |
US9129071B2 (en) | 2012-10-24 | 2015-09-08 | Texas Instruments Incorporated | Coherence controller slot architecture allowing zero latency write commit |
KR102062301B1 (ko) | 2013-01-03 | 2020-01-03 | 삼성전자주식회사 | 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법 |
US20140215185A1 (en) | 2013-01-29 | 2014-07-31 | Atmel Norway | Fetching instructions of a loop routine |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9171153B2 (en) | 2013-05-17 | 2015-10-27 | Hewlett-Packard Development Company, L.P. | Bloom filter with memory element |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US20150270015A1 (en) | 2014-03-19 | 2015-09-24 | Micron Technology, Inc. | Memory mapping |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
EP3140743B1 (en) | 2014-05-08 | 2021-11-24 | Micron Technology, INC. | Hybrid memory cube system interconnect directory-based cache coherence methodology |
CN106415522B (zh) | 2014-05-08 | 2020-07-21 | 美光科技公司 | 存储器内轻量一致性 |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
WO2016126474A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for parallel writing to multiple memory device locations |
US10522212B2 (en) | 2015-03-10 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
CN107430874B (zh) | 2015-03-12 | 2021-02-02 | 美光科技公司 | 用于数据移动的设备及方法 |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
JP6438353B2 (ja) * | 2015-05-27 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及び診断テスト方法 |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
JP6625942B2 (ja) | 2016-07-29 | 2019-12-25 | 株式会社東芝 | 半導体記憶装置 |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
-
2018
- 2018-10-10 US US16/156,654 patent/US10769071B2/en active Active
-
2019
- 2019-10-08 CN CN201980070786.5A patent/CN112930527B/zh active Active
- 2019-10-08 WO PCT/US2019/055200 patent/WO2020076831A1/en unknown
- 2019-10-08 EP EP19871002.2A patent/EP3864517A4/en not_active Withdrawn
-
2020
- 2020-09-04 US US17/013,313 patent/US11397688B2/en active Active
-
2022
- 2022-06-17 US US17/843,387 patent/US11620228B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1571958A (zh) * | 2000-08-21 | 2005-01-26 | 英特尔公司 | 集中监听过滤的方法和设备 |
CN1811724A (zh) * | 2005-01-25 | 2006-08-02 | 惠普开发有限公司 | 使用户程序的复制拷贝的执行点对齐的方法和系统 |
US20080133845A1 (en) * | 2005-03-29 | 2008-06-05 | International Business Machines Corporation | Method and apparatus for filtering snoop requests in a point-to-point interconnect architecture |
CN101802790A (zh) * | 2007-09-21 | 2010-08-11 | 美普思科技公司 | 对多个一致域的支持 |
CN101751370A (zh) * | 2008-12-09 | 2010-06-23 | 辉达公司 | 在穿过串行接口总线时保持缓存一致性的系统和方法 |
CN102246155A (zh) * | 2008-12-10 | 2011-11-16 | 飞思卡尔半导体公司 | 多处理器数据处理系统中的错误检测 |
CN102750227A (zh) * | 2011-04-19 | 2012-10-24 | 飞思卡尔半导体公司 | 具有动态锁步支持的高速缓存存储器 |
CN107980118A (zh) * | 2015-06-10 | 2018-05-01 | 无比视视觉技术有限公司 | 使用多线程处理的多核处理器设备 |
Also Published As
Publication number | Publication date |
---|---|
WO2020076831A1 (en) | 2020-04-16 |
EP3864517A4 (en) | 2022-07-13 |
US10769071B2 (en) | 2020-09-08 |
US11620228B2 (en) | 2023-04-04 |
US20200401527A1 (en) | 2020-12-24 |
CN112930527B (zh) | 2022-10-11 |
US20220318148A1 (en) | 2022-10-06 |
EP3864517A1 (en) | 2021-08-18 |
US11397688B2 (en) | 2022-07-26 |
US20200117609A1 (en) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101887797B1 (ko) | 메모리 내 가벼운 일관성 | |
CN108780423B (zh) | 多级存储器管理电路、管理方法和管理设备 | |
US20180004659A1 (en) | Cribbing cache implementing highly compressible data indication | |
JP5348429B2 (ja) | 持続性メモリのためのキャッシュコヒーレンスプロトコル | |
US6654858B1 (en) | Method for reducing directory writes and latency in a high performance, directory-based, coherency protocol | |
CN101493796B (zh) | 存储器内、页面内目录高速缓存一致性配置 | |
KR20170002586A (ko) | 하이브리드 메모리 큐브 시스템 상호 접속 디렉토리-기반 캐시 일관성 방법론 | |
CN107408079B (zh) | 带有一致单元的多级别系统存储器的存储器控制器 | |
US20100325374A1 (en) | Dynamically configuring memory interleaving for locality and performance isolation | |
KR100515059B1 (ko) | 멀티프로세서 시스템 및 멀티프로세서 시스템의 캐쉬일관성 유지 방법 | |
CN102804152A (zh) | 对存储器层次结构中的闪存的高速缓存一致性支持 | |
EP3049938B1 (en) | Data management on memory modules | |
CN107430550B (zh) | 非对称集组合的高速缓存 | |
US10691602B2 (en) | Adaptive granularity for reducing cache coherence overhead | |
US10095421B2 (en) | Hybrid memory module bridge network and buffers | |
US20180088853A1 (en) | Multi-Level System Memory Having Near Memory Space Capable Of Behaving As Near Memory Cache or Fast Addressable System Memory Depending On System State | |
US9229866B2 (en) | Delaying cache data array updates | |
CN110597742A (zh) | 用于具有持久系统存储器的计算机系统的改进存储模型 | |
CN114461544A (zh) | 对池化存储器的软件定义的一致性高速缓存 | |
KR20210079175A (ko) | 개선된 메모리 측 캐시 구현을 갖는 멀티-레벨 메모리 | |
EP3382558A1 (en) | Apparatus, method and system for just-in-time cache associativity | |
US6990516B2 (en) | Distributed shared memory system and data-maintenance method of same | |
GB2423169A (en) | Cache coherency protocol including generic transient states | |
CN112930527B (zh) | 一致性存储器存取 | |
US20230359379A1 (en) | Computing system generating map data, and method of operating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |