CN112889131A - 基板层叠体的制造方法及层叠体 - Google Patents

基板层叠体的制造方法及层叠体 Download PDF

Info

Publication number
CN112889131A
CN112889131A CN201980069246.5A CN201980069246A CN112889131A CN 112889131 A CN112889131 A CN 112889131A CN 201980069246 A CN201980069246 A CN 201980069246A CN 112889131 A CN112889131 A CN 112889131A
Authority
CN
China
Prior art keywords
substrate
bonding layer
bonding
laminate
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980069246.5A
Other languages
English (en)
Inventor
茅场靖刚
镰田润
中村雄三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Publication of CN112889131A publication Critical patent/CN112889131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/02—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving pretreatment of the surfaces to be joined
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/24—Organic non-macromolecular coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/28—Multiple coating on one surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03515—Curing and solidification, e.g. of a photosensitive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the layer connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0695—Polyamide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种基板层叠体的制造方法，其具备下述工序：在第一基板和第二基板中至少一者的表面上赋予接合材料的工序；使在上述表面上赋予的上述接合材料固化，形成23℃时的复合弹性模量为10GPa以下的接合层的工序；以及经由所形成的上述接合层将上述第一基板与上述第二基板进行接合的工序。

Description

基板层叠体的制造方法及层叠体
技术领域
本发明涉及一种基板层叠体的制造方法以及层叠体。
背景技术
随着电子设备的小型轻量化、高性能化的进行，要求半导体芯片等的高集成化。然而，通过电路的微细化，难以充分地应对其要求。因此，近年来，提出了将多张半导体基板(晶片)、半导体芯片等纵向层叠，通过制成多层的三维结构来高集成化的方法。作为将半导体基板(晶片)、半导体芯片等(以下，有时称为“半导体基板等”)进行层叠的方法，提出了基板彼此的直接接合方法、使用粘接剂的方法等(例如，参照专利文献1～3、非专利文献1～4)。
专利文献1：日本特开平4-132258号公报
专利文献2：日本特开2010-226060号公报
专利文献3：日本特开2016-47895号公报
非专利文献1：A.Bayrashev,B.Ziaie,Sensors and Actuators A103(2003)16-22.
非专利文献2：Q.Y.Tong,U.M.Gosele,Advanced Material 11,No.17(1999)1409-1425.
非专利文献3：Z.Song,Z.Tan,L.Liu,Z.Wang,Microsystem Technology,21(2015)1633-1641.
非专利文献4：J.J.McMahon,E.Chan,S.H.Lee,R.J.Gutmann,and J.-Q.Lu,Proceedings-Electronic Components and Technology Conference·June 2008 871-878
发明内容
发明所要解决的课题
直接接合中，存在下述问题：由于因基板表面的配线等造成的微细的凹凸、颗粒等而易于产生空隙。
另一方面，在使用粘接剂进行接合的情况下，将粘接剂赋予至基板表面，接着进行干燥以使其成为半固化状态，然后将基板彼此贴合。此时，存在易于发生基板的接合位置偏差(对准偏差)这样的问题。
本发明的一个方式是鉴于上述问题而提出的，其目的在于提供能够制造空隙的产生和对准偏差得以抑制的基板层叠体的基板层叠体的制造方法、以及层叠体。
用于解决课题的方法
用于解决上述课题的具体的方法如下所述。
＜1＞一种基板层叠体的制造方法，其具备下述工序：
在第一基板和第二基板中至少一者的表面上赋予接合材料的工序；
使在上述表面上赋予的上述接合材料固化，形成23℃时的复合弹性模量为10GPa以下的接合层的工序；以及
经由所形成的上述接合层将上述第一基板与上述第二基板进行接合的工序。
＜2＞根据＜1＞所述的基板层叠体的制造方法，在形成上述接合层的工序中，将在上述表面上赋予的上述接合材料在100℃～450℃进行加热以使其固化。
＜3＞根据＜1＞或＜2＞所述的基板层叠体的制造方法，在将上述第一基板与上述第二基板进行接合的工序中，在经由上述接合层使上述第一基板与上述第二基板接触的状态下，将上述接合层在100℃～450℃加热以进行接合。
＜4＞根据＜1＞～＜3＞中任一项所述的基板层叠体的制造方法，在形成上述接合层的工序之后且将上述第一基板与上述第二基板进行接合的工序之前的、接合层的固化率为70％以上。
＜5＞根据＜1＞～＜4＞中任一项所述的基板层叠体的制造方法，上述接合层的表面具有硅烷醇基。
＜6＞根据＜1＞～＜5＞中任一项所述的基板层叠体的制造方法，上述接合层具有酰胺键和酰亚胺键中至少一者、以及硅氧烷键。
＜7＞根据＜1＞～＜6＞中任一项所述的基板层叠体的制造方法，其进一步具备下述工序：通过对于上述第一基板和上述第二基板中至少一者的、与上述接合层接触一侧的面进行表面处理，从而形成羟基。
＜8＞根据＜1＞～＜7＞中任一项所述的基板层叠体的制造方法，基板层叠体中的上述接合层的厚度为0.001μm～8.0μm。
＜9＞根据＜1＞～＜8＞中任一项所述的基板层叠体的制造方法，基板层叠体中的、上述第一基板与上述第二基板的接合界面的表面能为2J/m2以上。
＜10＞根据＜1＞～＜9＞中任一项所述的基板层叠体的制造方法，在形成上述接合层的工序之后，进一步具备经由上述接合层将上述第一基板与上述第二基板进行临时固定的工序，上述临时固定的工序之后的上述第一基板与上述第二基板的接合界面的表面能为0.05J/m2以上。
＜11＞根据＜1＞～＜10＞中任一项所述的基板层叠体的制造方法，在赋予上述接合材料的工序之前，进一步具备在上述第一基板和上述第二基板中至少一者的要赋予上述接合材料的表面上形成电极的工序。
＜12＞根据＜11＞所述的基板层叠体的制造方法，在赋予上述接合材料的工序之后且形成上述接合层的工序之前，进一步具备除去上述电极上的接合材料的工序。
＜13＞根据＜11＞所述的基板层叠体的制造方法，在形成上述接合层的工序之后且将上述第一基板与上述第二基板进行接合的工序之前，进一步具备除去上述电极上的接合层的工序。
＜14＞根据＜1＞～＜13＞中任一项所述的基板层叠体的制造方法，在形成上述接合层的工序之后且将上述第一基板与上述第二基板进行接合的工序之前，进一步具备在形成有上述接合层的表面上形成电极的工序。
＜15＞一种层叠体，其具备：基板、以及在上述基板上形成的接合层，
上述接合层为将接合材料固化而成，且23℃时的复合弹性模量为10GPa以下。
发明的效果
本发明的一个方式能够提供能制造空隙的产生和对准偏差得以抑制的基板层叠体的基板层叠体的制造方法、以及层叠体。
附图说明
图1为表示实施例2中，在第一基板和第二基板上形成的对准标记的概略图。
图2为表示实施例2中，将第一基板和第二基板进行了接合时的对准标记的偏差的概略图。
图3为表示实施例4中，＜铜电极的露出＞的铜电极和接合层的状态的图。
图4为实施例9中，(a)为对于在第二基板上经由接合层临时固定有第一基板的临时固定基板层叠体，从第一基板的形成有接合层的面的相反侧观察得到的图，(b)为对于在第二基板上经由接合层接合有第一基板的基板层叠体，从第一基板的形成有接合层的面的相反侧观察得到的图。
具体实施方式
本公开中，使用“～”来表示的数值范围是指包含“～”的前后所记载的数值作为下限值和上限值的范围。
本公开中，在阶段性记载的数值范围内，一个数值范围所记载的上限值或下限值可以置换为其它阶段性记载的数值范围的上限值或下限值。此外，在本公开中所记载的数值范围内，该数值范围的上限值或下限值可以置换为实施例所示的值。
本公开中，“基板层叠体”是指：具有2个基板经由利用本公开的基板层叠体的制造方法形成的接合层进行接合而得到的结构的层叠体。另外，基板层叠体也可以具有3个以上的基板，也可以具有3个以上的基板中的2个基板经由利用本公开的基板层叠体的制造方法形成的接合层进行接合而得到的结构。
〔基板层叠体的制造方法〕
本公开的基板层叠体的制造方法具备下述工序：在第一基板和第二基板中至少一者的表面上赋予接合材料的工序(以下，也称为“第一工序”。)；使在上述表面上赋予的上述接合材料固化，形成23℃时的复合弹性模量为10GPa以下的接合层的工序(以下，也称为“第二工序”。)；以及经由所形成的上述接合层，将上述第一基板与上述第二基板进行接合的工序(以下，也称为“第三工序”。)。
另外，23℃时的复合弹性模量能够通过后述实施例所记载的方法进行测定。
本公开的基板层叠体的制造方法中，接合材料被固化，第一基板和第二基板经由23℃时的复合弹性模量为10GPa以下的接合层接合。即，第一基板和第二基板经由下述接合层接合，所述接合层中，接合材料不是半固化状态而是固化状态，且23℃时的复合弹性模量为预定数值以下。通过经由固化了的接合层将第一基板和第二基板接合，从而不易发生基板的接合位置偏差(对准偏差)。进一步，通过经由23℃时的复合弹性模量为10GPa以下的接合层将第一基板和第二基板接合，从而空隙被接合层吸收，可抑制空隙的产生。
＜赋予接合材料的工序(第一工序)＞
本公开的基板层叠体的制造方法具备在第一基板和第二基板中至少一者的表面上赋予接合材料的工序。
(第一基板和第二基板)
第一基板和第二基板的材质没有特别限定，只要是通常所使用的材质即可。另外，第一基板和第二基板的材质可以相同也可以不同。
作为第一基板和第二基板，优选包含选自由Si、Al、Ti、Zr、Hf、Fe、Ni、Cu、Ag、Au、Ga、Ge、Sn、Pd、As、Pt、Mg、In、Ta和Nb所组成的组中的至少1种元素。作为第一基板和第二基板的材质，例如，为半导体：Si、InP、GaN、GaAs、InGaAs、InGaAlAs、SiC、氧化物、碳化物、氮化物：硼硅酸玻璃(Pyrex(注册商标))、石英玻璃(SiO2)、蓝宝石、ZrO2、Si3N4、AlN、压电体、电介质：BaTiO3、LiNbO3、SrTiO3、金刚石、金属：Al、Ti、Fe、Cu、Ag、Au、Pt、Pd、Ta、Nb等。
作为第一基板和第二基板的材质，还可以为树脂：聚二甲基硅氧烷(PDMS)、环氧树脂、酚醛树脂、聚酰亚胺、苯并环丁烯树脂、聚苯并
Figure BDA0003028568620000051
唑等。
第一基板和第二基板可以为多层结构。可举出例如，在硅基板等的表面形成有氧化硅、氮化硅、SiCN(碳氮化硅)等无机物层的结构、在硅基板等的表面形成有聚酰亚胺树脂、聚苯并
Figure BDA0003028568620000052
唑树脂、环氧树脂、甲基环戊烯醇酮(Dow,Chem)等有机物层的结构、在硅基板上形成有无机物和有机物的复合体的结构。
各材料作为主要的用途，被用于以下用途。
Si用于半导体存储器、LSI的层叠、CMOS图像传感器、MEMS密封、光学器件、LED等；
SiO2用于半导体存储器、LSI的层叠、MEMS密封、微流路、CMOS图像传感器、光学器件、LED等；
PDMS用于微流路；
InGaAlAs、InGaAs、InP用于光学器件；
InGaAlAs、GaAs、GaN用于LED等。
＜形成电极的工序1＞
第一基板和第二基板中至少一者可以在赋予接合材料的表面上具有电极。例如，本公开的基板层叠体的制造方法可以在赋予接合材料的工序之前，进一步具备：在第一基板和第二基板中至少一者的要赋予接合材料的表面上形成电极的工序。
电极可以在第一基板或第二基板的表面上形成为凸状，可以以贯通第一基板或第二基板的状态形成，也可以以埋入于第一基板或第二基板的状态形成。
在要赋予接合材料的表面上具有电极，进而在基板中的具有电极的表面赋予接合材料的情况下，优选在基板的表面上凸状地形成电极。即使在基板表面具有电极，但在基板中的具有电极的表面不赋予接合材料的情况下，基板表面的电极可以为任何形状。
＜形成电极的工序2＞
可以在第一基板和第二基板中至少一者形成接合层之后，在形成有接合层的表面上形成电极。例如，可以通过干蚀刻在接合层中形成用于形成电极的孔，在所形成的孔中形成电极。
＜形成电极的工序3＞
在接合材料具有感光性的情况下，可以在第一基板和第二基板中至少一者上赋予的接合材料上，利用光刻形成用于形成电极的孔，经由将接合材料固化而形成接合层的工序之后，在所形成的孔中形成电极。
作为电极的材料，可举出例如，铜、焊料、锡、金、银、铝等。
在上述形成电极的工序1～3中，作为形成电极的方法，可举出电镀、非电解镀覆、溅射、喷墨法等。
第一基板和第二基板的厚度各自独立地优选为0.5μm～1mm，更优选为1μm～900μm，进一步优选为2μm～900μm。
第一基板和第二基板的形状也没有特别限制。例如，在第一基板和第二基板为硅基板的情况下，可以为形成有层间绝缘层(Low-k膜)的硅基板，此外，也可以在硅基板上形成有微细的槽(凹部)、微细的贯通孔等。
第一基板和第二基板的表面粗糙度(Ra)各自独立地优选为1.2nm以下，从将第一基板和第二基板接合时易于在低温下进行后述的临时固定的方面考虑，更优选仅在一方基板上赋予接合材料，而在另一方上不赋予接合材料的情况下，没有赋予接合材料的基板的表面粗糙度(Ra)为1.2nm以下。
基板的表面粗糙度能够采用利用扫描型探针显微镜(SPM)进行的形态观察来评价。具体而言，通过使用作为SPM的SPA400(日立高新技术制)，以动力显微镜模式，在3μm×3μm见方区域进行测定，从而可求出表面粗糙度。
此外，第一基板和第二基板的表面的水滴接触角各自独立地优选为90°以下，从将第一基板和第二基板接合时在低温下容易实现临时固定的方面考虑，更优选仅在一方基板上赋予接合材料，而另一方上不赋予接合材料的情况下，没有赋予接合材料的基板的表面的水滴接触角为90°以下。
关于水滴接触角的测定，具体而言，在23℃，湿度50％的条件下，使用固液界面解析系统(DropMaster500图像处理式，协和界面科学株式会社制)测定水的静态接触角，从而求出。
(接合材料)
接合材料只要能够通过固化而形成23℃时的复合弹性模量为10GPa以下的接合层，就没有特别限制。作为接合材料，可举出例如，通过交联而形成聚酰亚胺、聚酰胺、聚酰胺酰亚胺、聚对亚苯基二甲基(Parylene)、聚芳醚、四氢萘、八氢蒽等键或结构的材料；形成聚苯并
Figure BDA0003028568620000071
唑、聚苯并
Figure BDA0003028568620000072
嗪等含有氮环的结构的材料；通过交联而形成Si-O等键或结构的材料；硅氧烷改性化合物等有机材料。有机材料可以含有芳香环结构。此外，接合材料可举出能够均聚或共聚的聚合性化合物，该聚合性化合物与交联剂的组合等。此外，接合材料可以为具有感光性的材料。
作为具有Si-O键(硅氧烷键)的结构，可举出例如，以下所示的式(1)～式(3)所示的结构。
[化1]
Figure BDA0003028568620000081
具有Si-O键(硅氧烷键)的结构中，与Si键合的基团可以被(亚烷基、亚苯基等取代。例如，可以为具有(-O-)x(R1)ySi-(R2)-Si(R1)y(-O-)x等的结构(R1表示甲基等，R2表示亚烷基、亚苯基等。x和y各自独立地为0以上的整数，并且x+y为3。)。
作为通过交联而形成Si-O键的材料，可举出例如，以下所示的式(4)和式(5)所示的化合物。此外，式(1)和式(2)所示的结构例如，能够通过将式(4)和式(5)所示的化合物加热并进行反应而生成。
[化2]
Figure BDA0003028568620000091
例如，在接合材料包含通过交联而形成聚酰亚胺、聚酰胺、聚酰胺酰亚胺等键或结构的材料的情况下，优选含有：具有包含伯氮原子和仲氮原子中至少1者的阳离子性官能团，且重均分子量为90以上40万以下的化合物(A)；以及分子内具有3个以上-C(＝O)OX基(X为氢原子或碳原子数1以上6以下的烷基)，且3个以上的-C(＝O)OX基中1个以上6个以下为-C(＝O)OH基，重均分子量为200以上600以下的交联剂(B)。
(化合物(A))
化合物(A)为具有包含伯氮原子和仲氮原子中至少1者的阳离子性官能团，且重均分子量为90以上40万以下的化合物。作为阳离子性官能团，只要是能够带正电，且包含伯氮原子和仲氮原子中至少1者的官能团，就没有特别限定。
进一步，化合物(A)中，除了伯氮原子和仲氮原子以外，还可以包含叔氮原子。
本公开中，所谓“伯氮原子”，是指仅与2个氢原子和氢原子以外的1个原子键合的氮原子(例如，伯氨基(-NH2基)中所包含的氮原子)、或者仅与3个氢原子和氢原子以外的1个原子键合的氮原子(阳离子)。
此外，所谓“仲氮原子”，是指仅与1个氢原子和氢原子以外的2个原子键合的氮原子(即，下述式(a)所示的官能团中所包含的氮原子)、或者仅与2个氢原子和氢原子以外的2个原子键合的氮原子(阳离子)。
此外，所谓“叔氮原子”，是指仅与氢原子以外的3个原子键合的氮原子(即，下述式(b)所示的官能团的氮原子)、或者仅与1个氢原子和氢原子以外的3个原子键合的氮原子(阳离子)。
[化3]
Figure BDA0003028568620000101
式(a)和式(b)中，＊表示与氢原子以外的原子的键合位置。
这里，上述式(a)所示的官能团可以是构成仲氨基(-NHRa基；这里，Ra表示烷基)的一部分的官能团，也可以是聚合物的骨架中所包含的2价的连接基。
此外，上述式(b)所示的官能团(即，叔氮原子)可以是构成叔氨基(-NRbRc基；这里，Rb和Rc各自独立地表示烷基)的一部分的官能团，也可以是聚合物的骨架中所包含的3价的连接基。
化合物(A)的重均分子量为90以上40万以下。作为化合物(A)，可举出例如，脂肪族胺、具有硅氧烷键(Si-O键)和氨基的化合物，分子内不具有Si-O键而具有环结构的胺化合物等。在化合物(A)为脂肪族胺的情况下，重均分子量优选为1万以上20万以下。在化合物(A)为具有硅氧烷键(Si-O键)和氨基的化合物的情况下，重均分子量优选为130以上10000以下，更优选为130以上5000以下，进一步优选为130以上2000以下。在化合物(A)为分子内不具有Si-O键而具有环结构的胺化合物的情况下，重均分子量优选为90以上600以下。
另外，本公开中，重均分子量是指对于单体以外，通过GPC(Gel PermeationChromatography，凝胶渗透色谱)法测定得到的聚乙二醇换算的重均分子量。
具体而言，重均分子量为使用硝酸钠浓度0.1mol/L的水溶液作为展开溶剂，使用分析装置Shodex DET RI-101和2种分析柱(东曹制TSKgel G6000PWXL-CP和TSKgelG3000PWXL-CP)，以流速1.0mL/min检测折射率，将聚乙二醇/聚氧化乙烯作为标准品，利用解析软件(Waters制Empower3)算出。
此外，化合物(A)可以根据需要进一步具有阴离子性官能团、非离子性官能团等。
上述非离子性官能团可以是氢键接受基团，也可以是氢键供给基团。作为上述非离子性官能团，可举出例如，羟基、羰基、醚基(-O-)等。
上述阴离子性官能团只要是能够带负电的官能团，就没有特别限制。作为上述阴离子性官能团，可举出例如，羧酸基、磺酸基、硫酸基等。
作为化合物(A)，可举出脂肪族胺，更具体而言，可举出作为亚乙基亚胺、亚丙基亚胺、亚丁基亚胺、亚戊基亚胺、亚己基亚胺、亚庚基亚胺、亚辛基亚胺、三亚甲基亚胺、四亚甲基亚胺、五亚甲基亚胺、六亚甲基亚胺、八亚甲基亚胺等亚烷基亚胺的聚合物的聚亚烷基亚胺；聚烯丙基胺；聚丙烯酰胺。
聚亚乙基亚胺(PEI)能够通过日本特公昭43-8828号公报、日本特公昭49-33120号公报、日本特开2001-213958号公报、国际公开第2010/137711号小册子等中记载的公知的方法来制造。关于聚亚乙基亚胺以外的聚亚烷基亚胺，也能够通过与聚亚乙基亚胺同样的方法来制造。
化合物(A)也优选为上述聚亚烷基亚胺的衍生物(聚亚烷基亚胺衍生物；特别优选为聚亚乙基亚胺衍生物)。作为聚亚烷基亚胺衍生物，只要是能够使用上述聚亚烷基亚胺来制造的化合物，就没有特别限制。具体而言，可举出将烷基(优选为碳原子数1～10的烷基)、芳基等导入至聚亚烷基亚胺而得到的聚亚烷基亚胺衍生物、将羟基等交联性基团导入至聚亚烷基亚胺而得到的聚亚烷基亚胺衍生物等。
这些聚亚烷基亚胺衍生物能够使用上述聚亚烷基亚胺通过通常进行的方法来制造。具体而言例如，能够按照日本特开平6-016809号公报等所记载的方法来制造。
此外，作为聚亚烷基亚胺衍生物，也优选为通过使含有阳离子性官能团的单体与聚亚烷基亚胺反应而提高聚亚烷基亚胺的支化度所得到的高支化型聚亚烷基亚胺。
作为获得高支化型聚亚烷基亚胺的方法，例如，可举出：使含有阳离子性官能团的单体与在骨架中具有多个仲氮原子的聚亚烷基亚胺进行反应，将上述多个仲氮原子中的至少1个用含有阳离子性官能团的单体取代的方法；使含有阳离子性官能团的单体与末端具有多个伯氮原子的聚亚烷基亚胺进行反应，将上述多个伯氮原子中的至少1个用含有阳离子性官能团的单体取代的方法等。
作为为了提高支化度而导入的阳离子性官能团，可举出氨基乙基、氨基丙基、二氨基丙基、氨基丁基、二氨基丁基、三氨基丁基等，从使阳离子性官能团当量小并使阳离子性官能团密度大的方面考虑，优选为氨基乙基。
此外，上述聚亚乙基亚胺及其衍生物可以是市售品。例如，也能够从由株式会社日本触媒、BASF公司、MP-Biomedicals公司等市售的聚亚乙基亚胺及其衍生物中适当选择来使用。
作为化合物(A)，除了上述脂肪族胺以外，可举出具有Si-O键和氨基的化合物。作为具有Si-O键和氨基的化合物，可举出例如，硅氧烷二胺、具有氨基的硅烷偶联剂、具有氨基的硅烷偶联剂的硅氧烷聚合物等。
作为具有氨基的硅烷偶联剂，可举出例如下述式(A-3)所示的化合物。
[化4]
Figure BDA0003028568620000121
式(A-3)中，R1表示可以被取代的碳原子数1～4的烷基。R2和R3各自独立地表示可以被取代(骨架可以包含羰基、醚基等)的碳原子数1～12的亚烷基、醚基或羰基。R4和R5各自独立地表示可以被取代的碳原子数1～4的亚烷基或单键。Ar表示2价或3价的芳香环。X1表示氢或可以被取代的碳原子数1～5的烷基。X2表示氢、环烷基、杂环基、芳基或可以被取代(骨架可以包含羰基、醚基等)的碳原子数1～5的烷基。多个R1、R2、R3、R4、R5、X1可以相同也可以不同。
作为R1、R2、R3、R4、R5、X1、X2中的烷基和亚烷基的取代基，各自独立地可举出氨基、羟基、烷氧基、氰基、羧酸基、磺酸基、卤素等。
作为Ar中的2价或3价的芳香环，可举出例如，2价或3价的苯环。作为X2中的芳基，可举出例如，苯基、甲基苄基、乙烯基苄基等。
作为式(A-3)所示的硅烷偶联剂的具体例，可举出例如，N-(2-氨基乙基)-3-氨基丙基甲基二乙氧基硅烷、N-(2-氨基乙基)-3-氨基丙基三乙氧基硅烷、N-(2-氨基乙基)-3-氨基异丁基二甲基甲氧基硅烷、N-(2-氨基乙基)-3-氨基异丁基甲基二甲氧基硅烷、N-(2-氨基乙基)-11-氨基十一烷基三甲氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、N-苯基-3-氨基丙基三甲氧基硅烷、(氨基乙基氨基乙基)苯基三乙氧基硅烷、甲基苄基氨基乙基氨基丙基三甲氧基硅烷、苄基氨基乙基氨基丙基三乙氧基硅烷、3-脲基丙基三乙氧基硅烷、(氨基乙基氨基乙基)苯乙基三甲氧基硅烷、(氨基乙基氨基甲基)苯乙基三甲氧基硅烷、N-[2-[3-(三甲氧基甲硅烷基)丙基氨基]乙基]乙二胺、3-氨基丙基二乙氧基甲基硅烷、3-氨基丙基二甲氧基甲基硅烷、3-氨基丙基二甲基乙氧基硅烷、3-氨基丙基二甲基甲氧基硅烷、三甲氧基[2-(2-氨基乙基)-3-氨基丙基]硅烷、二氨基甲基甲基二乙氧基硅烷、甲基氨基甲基甲基二乙氧基硅烷、对氨基苯基三甲氧基硅烷、N-甲基氨基丙基三乙氧基硅烷、N-甲基氨基丙基甲基二乙氧基硅烷、(苯基氨基甲基)甲基二乙氧基硅烷、乙酰胺丙基三甲氧基硅烷以及它们的水解产物。
作为式(A-3)以外的包含氨基的硅烷偶联剂，可举出例如，N,N-双[3-(三甲氧基甲硅烷基)丙基]乙二胺、N,N’-双[3-(三甲氧基甲硅烷基)丙基]乙二胺、双[(3-三乙氧基甲硅烷基)丙基]胺、哌嗪基丙基甲基二甲氧基硅烷、双[3-(三乙氧基甲硅烷基)丙基]脲、双(甲基二乙氧基甲硅烷基丙基)胺、2,2-二甲氧基-1,6-二氮杂-2-硅杂环辛烷、3,5-二氨基-N-(4-(甲氧基二甲基甲硅烷基)苯基)苯甲酰胺、3,5-二氨基-N-(4-(三乙氧基甲硅烷基)苯基)苯甲酰胺、5-(乙氧基二甲基甲硅烷基)苯-1,3-二胺以及它们的水解产物。
上述具有氨基的硅烷偶联剂可以单独使用1种，也可以组合使用2种以上。此外，可以将具有氨基的硅烷偶联剂与不具有氨基的硅烷偶联剂组合来使用。例如，为了改善与金属的密合性，也可以使用具有巯基的硅烷偶联剂。
此外，也可以使用由这些硅烷偶联剂借助硅氧烷键(Si-O-Si)而形成的聚合物(硅氧烷聚合物)。例如，由3-氨基丙基三甲氧基硅烷的水解产物，能够获得具有线型硅氧烷结构的聚合物、具有支链状硅氧烷结构的聚合物、具有环状硅氧烷结构的聚合物、具有笼型硅氧烷结构的聚合物等。笼型硅氧烷结构例如，以下述式(A-1)来表示。
[化5]
Figure BDA0003028568620000141
作为硅氧烷二胺，可举出例如，下述式(A-2)所示的化合物。另外，式(A-2)中，i为0～4的整数，j为1～3的整数，Me为甲基。
[化6]
Figure BDA0003028568620000142
此外，作为硅氧烷二胺，可举出1,3-双(3-氨基丙基)四甲基二硅氧烷(在式(A-2)中，i＝0，j＝1)、1,3-双(2-氨基乙基氨基)丙基四甲基二硅氧烷(在式(A-2)中，i＝1，j＝1)。
作为化合物(A)，除了上述脂肪族胺、以及具有Si-O键和氨基的化合物以外，可举出分子内不具有Si-O键，而具有环结构的胺化合物。其中，优选为分子内不具有Si-O键，而具有环结构的重均分子量90以上600以下的胺化合物。作为分子内不具有Si-O键，而具有环结构的重均分子量90以上600以下的胺化合物，可举出脂环式胺、芳香环胺、杂环(heterocycle)胺等。分子内可以具有多个环结构，多个环结构可以相同也可以不同。作为具有环结构的胺化合物，由于易于获得更加热稳定的化合物，因此更优选为具有芳香环的化合物。
此外，作为分子内不具有Si-O键，而具有环结构的重均分子量90以上600以下的胺化合物，从易于与交联剂(B)一起形成酰胺、酰胺酰亚胺、酰亚胺等热交联结构，能够提高耐热性方面考虑，优选为具有伯氨基的化合物。进一步，作为上述胺化合物，从易于与交联剂(B)一起增多酰胺、酰胺酰亚胺、酰亚胺等热交联结构的数目，能够进一步提高耐热性方面考虑，优选为具有2个伯氨基的二胺化合物、具有3个伯氨基的三胺化合物等。
作为脂环式胺，可举出例如，环己胺、二甲基氨基环己烷等。
作为芳香环胺，可举出例如，二氨基二苯基醚、苯二甲胺(优选为对苯二甲胺)、二氨基苯、二氨基甲苯、亚甲基二苯胺、二甲基二氨基联苯、双(三氟甲基)二氨基联苯、二氨基二苯甲酮、二氨基苯甲酰苯胺、双(氨基苯基)芴、双(氨基苯氧基)苯、双(氨基苯氧基)联苯、二羧基二氨基二苯基甲烷、二氨基间苯二酚、二羟基联苯胺、二氨基联苯胺、1,3,5-三氨基苯氧基苯、2,2’-二甲基联苯胺、三(4-氨基苯基)胺、2,7-二氨基芴、1,9-二氨基芴、二苄基胺等。
作为杂环胺的杂环，可举出包含硫原子作为杂原子的杂环(例如，噻吩环)、或者包含氮原子作为杂原子的杂环(例如，吡咯环、吡咯烷环、吡唑环、咪唑环、三唑环等5元环；异氰脲环、吡啶环、哒嗪环、嘧啶环、吡嗪环、哌啶环、哌嗪环、三嗪环等6元环；吲哚环、吲哚啉环、喹啉环、吖啶环、萘啶环、喹唑啉环、嘌呤环、喹喔啉环等稠环等)等。
例如，作为具有含氮杂环的杂环胺，可举出三聚氰胺、三聚氰酸二酰胺、蜜白胺、蜜勒胺、三(4-氨基苯基)胺等。
进一步，作为具有杂环和芳香环这两者的胺化合物，可举出N2,N4,N6-三(4-氨基苯基)-1,3,5-三嗪-2,4,6-三胺等。
化合物(A)由于具有伯氨基或仲氨基，因此通过与可能存在于第一基板和第二基板的表面上的羟基、环氧基、羧基、氨基、巯基等官能团的静电相互作用，或者通过紧密地形成与上述官能团的共价键，从而能够将基板彼此牢固地粘接。
此外，化合物(A)由于具有伯氨基或仲氨基，因此容易溶解于后述极性溶剂(D)。通过使用容易溶解于极性溶剂(D)的化合物(A)，从而与硅基板等基板的亲水性表面的亲和性提高，因此能够易于形成平滑的膜，使接合层的厚度变薄。
作为化合物(A)，从形成平滑的薄膜方面考虑，优选为脂肪族胺或具有Si-O键和氨基的化合物，从耐热性方面来看，更优选为具有Si-O键和氨基的化合物。
在化合物(A)包含具有Si-O键和氨基的化合物的情况下，从形成平滑的薄膜方面考虑，优选化合物(A)中的伯氮原子和仲氮原子的合计数与硅原子的数量的比率(伯氮原子和仲氮原子的合计数/硅原子的数)为0.2以上5以下。
在化合物(A)包含具有Si-O键和氨基的化合物的情况下，从基板彼此的粘接性方面考虑，优选在具有Si-O键和氨基的化合物中，键合于Si的甲基等非交联性基团以摩尔比计满足(非交联性基团)/Si＜2的关系。可推测通过满足该关系，从而所形成的膜的交联(Si-O-Si键与酰胺键、酰亚胺键等的交联)密度提高，基板彼此具有充分的粘接力，能够抑制基板的剥离。
如上述那样，化合物(A)具有包含伯氮原子和仲氮原子中至少一者的阳离子性官能团。这里，在化合物(A)包含伯氮原子的情况下，化合物(A)中的伯氮原子在全部氮原子中所占的比例优选为20摩尔％以上，更优选为25摩尔％以上，进一步优选为30摩尔％以上。此外，化合物(A)可以具有包含伯氮原子，并且不含伯氮原子以外的氮原子(例如，仲氮原子、叔氮原子)的阳离子性官能团。
此外，在化合物(A)包含仲氮原子的情况下，化合物(A)中的仲氮原子在全部氮原子中所占的比例优选为5摩尔％以上50摩尔％以下，更优选为10摩尔％以上45摩尔％以下。
此外，化合物(A)除了伯氮原子和仲氮原子以外，还可以包含叔氮原子，在化合物(A)包含叔氮原子的情况下，化合物(A)中的叔氮原子在全部氮原子中所占的比例优选为20摩尔％以上50摩尔％以下，更优选为25摩尔％以上45摩尔％以下。
本公开中，接合层中的来源于化合物(A)的成分的含量没有特别限制，例如，相对于接合层整体能够为1质量％以上82质量％以下，优选为5质量％以上82质量％以下，更优选为13质量％以上82质量％以下。
(交联剂(B))
交联剂(B)是在分子内具有3个以上-C(＝O)OX基(X为氢原子或碳原子数1以上6以下的烷基)，3个以上-C(＝O)OX基(以下，也称为“COOX”。)中的1个以上6个以下为-C(＝O)OH基(以下，也称为“COOH”。)，且重均分子量为200以上600以下的化合物。
交联剂(B)是分子内具有3个以上-C(＝O)OX基(X为氢原子或碳原子数1以上6以下的烷基。)的化合物，优选为分子内具有3个以上6个以下-C(＝O)OX基的化合物，更优选为分子内具有3个或4个-C(＝O)OX基的化合物。
交联剂(B)中，作为-C(＝O)OX基中的X，可举出氢原子或碳原子数1以上6以下的烷基，其中，优选为氢原子、甲基、乙基、丙基。另外，-C(＝O)OX基中的X彼此可以相同，也可以不同。
交联剂(B)是分子内具有1个以上6个以下X为氢原子的-C(＝O)OH基的化合物，但优选为分子内具有1个以上4个以下-C(＝O)OH基的化合物，更优选为分子内具有2个以上4个以下-C(＝O)OH基的化合物，进一步优选为分子内具有2个或3个-C(＝O)OH基的化合物。
交联剂(B)是重均分子量为200以上600以下的化合物。优选为200以上400以下的化合物。
交联剂(B)优选在分子内具有环结构。作为环结构，可举出脂环结构、芳香环结构等。此外，交联剂(B)可以在分子内具有多个环结构，多个环结构可以相同也可以不同。
作为脂环结构，可举出例如，碳原子数3以上8以下的脂环结构，优选为碳原子数4以上6以下的脂环结构，环结构内可以为饱和的也可以为不饱和的。更具体而言，作为脂环结构，可举出环丙烷环、环丁烷环、环戊烷环、环己烷环、环庚烷环、环辛烷环等饱和脂环结构；环丙烯环、环丁烯环、环戊烯环、环己烯环、环庚烯环、环辛烯环等不饱和脂环结构。
作为芳香环结构，只要是显示芳香族性的环结构，就没有特别限定，可举出例如，苯环、萘环、蒽环、苝环等苯系芳香环、吡啶环、噻吩环等芳香族杂环、茚环、薁环等非苯系芳香环等。
作为交联剂(B)在分子内所具有的环结构，优选为例如，选自由环丁烷环、环戊烷环、环己烷环、苯环以及萘环所组成的组中的至少1个，从进一步提高接合层的耐热性方面考虑，更优选为苯环和萘环中的至少一者。
如上述那样，交联剂(B)可以在分子内具有多个环结构，在环结构为苯的情况下，可以具有联苯结构、二苯甲酮结构、二苯基醚结构等。
交联剂(B)优选分子内具有氟原子，更优选分子内具有1个以上6个以下的氟原子，进一步优选分子内具有3个以上6个以下的氟原子。例如，交联剂(B)可以在分子内具有氟烷基，具体而言，可以具有三氟烷基或六氟异丙基。
进一步，作为交联剂(B)，可举出脂环羧酸、苯羧酸、萘羧酸、二邻苯二甲酸、氟化芳香环羧酸等羧酸化合物；脂环羧酸酯、苯羧酸酯、萘羧酸酯、二邻苯二甲酸酯、氟化芳香环羧酸酯等羧酸酯化合物。另外，羧酸酯化合物是在分子内具有羧基(-C(＝O)OH基)，并且3个以上-C(＝O)OX基中的至少1个X为碳原子数1以上6以下的烷基(即，具有酯键)的化合物。在本公开中，由于交联剂(B)为羧酸酯化合物，因此可抑制由化合物(A)与交联剂(B)的会合引起的聚集，聚集体和凹坑减少，膜厚的调整变得容易。
作为上述羧酸化合物，优选为包含4个以下-C(＝O)OH基的4价以下的羧酸化合物，更优选为包含3个或4个-C(＝O)OH基的3价或4价的羧酸化合物。
作为上述羧酸酯化合物，优选为分子内包含3个以下羧基(-C(＝O)OH基)，并且包含3个以下酯键的化合物，更优选为分子内包含2个以下羧基，且包含2个以下酯键的化合物。
此外，对于上述羧酸酯化合物而言，3个以上-C(＝O)OX基中，X为碳原子数1以上6以下的烷基的情况下，X优选为甲基、乙基、丙基、丁基等，从进一步抑制由化合物(A)与交联剂(B)的会合引起的聚集方面出发，优选为乙基或丙基。
作为上述羧酸化合物的具体例，并不限定于此，可举出1,2,3,4-环丁烷四甲酸、1,2,3,4-环戊烷四甲酸、1,3,5-环己烷三甲酸、1,2,4-环己烷三甲酸、1,2,4,5-环己烷四甲酸、1,2,3,4,5,6-环己烷六甲酸等脂环羧酸；1,2,4-苯三甲酸、1,3,5-苯三甲酸、均苯四甲酸、苯五甲酸、苯六甲酸等苯羧酸；1,4,5,8-萘四甲酸、2,3,6,7-萘四甲酸等萘羧酸；3,3’,5,5’-四羧基二苯基甲烷、联苯基-3,3’,5,5’-四甲酸、联苯基-3,4’,5-三甲酸、联苯基-3,3’,4,4’-四甲酸、二苯甲酮-3,3’,4,4’-四甲酸、4,4’-氧基二邻苯二甲酸、3,4’-氧基二邻苯二甲酸、1,3-双(邻苯二甲酸)四甲基二硅氧烷、4,4’-(乙炔-1,2-二基)二邻苯二甲酸(4,4’-(Ethyne-1,2-diyl)diphthalic acid)、4,4’-(1,4-亚苯基双(氧基))二邻苯二甲酸(4,4’-(1,4-phenylenebis(oxy))diphthalic acid)、4,4’-([1,1’-联苯基]-4,4’-二基双(氧基))二邻苯二甲酸(4,4’-([1,1’-biphenyl]-4,4’-diylbis(oxy))diphthalic acid)、4,4’-((氧基双(4,1-亚苯基))双(氧基))二邻苯二甲酸(4,4’-((oxybis(4,1-phenylene))bis(oxy))diphthalic acid)等二邻苯二甲酸；苝-3,4,9,10-四甲酸等苝羧酸；蒽-2,3,6,7-四甲酸等蒽羧酸；4,4’-(六氟异亚丙基)二邻苯二甲酸、9,9-双(三氟甲基)-9H-呫吨-2,3,6,7-四甲酸、1,4-双三氟甲基均苯四甲酸等氟化芳香环羧酸。
作为上述羧酸酯化合物的具体例，可举出上述羧酸化合物的具体例中的至少1个羧基被酯基取代的化合物。作为羧酸酯化合物，可举出例如，下述通式(B-1)～(B-6)所示的经半酯化的化合物。
[化7]
Figure BDA0003028568620000191
通式(B-1)～(B-6)中的R各自独立地为碳原子数1以上6以下的烷基，其中优选为甲基、乙基、丙基、丁基，更优选为乙基、丙基。
经半酯化的化合物，例如，能够将作为上述羧酸化合物的酐的羧酸酐混合于醇溶剂，使羧酸酐开环来生成。
在本公开中，接合层中的来源于交联剂(B)的成分的含量没有特别限制，例如，来源于交联剂(B)的物质中的羰基(-(C＝O)-Y)的数量相对于来源于化合物(A)物质中的全部氮原子的数量的比率((-(C＝O)-Y)/N)优选为0.1以上3.0以下，更优选为0.3以上2.5以下，进一步优选为0.4以上2.2以下。这里，-(C＝O)-Y中，Y表示经酰亚胺交联或酰胺交联的氮原子、OH、或酯基。通过使(-(C＝O)-Y)/N为0.1以上3.0以下，从而接合层适合具有酰胺、酰胺酰亚胺、酰亚胺等交联结构，耐热性更优异。
化合物(A)由于具有未交联阳离子性官能团，因此在作为接合层的成分，包含化合物(A)，且不含交联剂(B)的情况下，认为交联密度低，耐热性不充分。另一方面，接合层中，化合物(A)的阳离子性官能团与交联剂(B)的羧基进行反应而形成共价键，从而交联密度变大，具有高耐热性。
(极性溶剂(D))
在第一工序中，可以在第一基板和第二基板中至少一者的表面上赋予包含接合材料的溶液。此时，包含接合材料的溶液优选在包含上述化合物(A)、交联剂(B)等接合材料的同时，包含极性溶剂(D)。这里，所谓极性溶剂(D)，是指在室温下的相对介电常数为5以上的溶剂。作为极性溶剂(D)，具体而言，可举出水、重水等质子性无机化合物；甲醇、乙醇、1-丙醇、2-丙醇、1-丁醇、2-丁醇、异丁醇、异戊醇、环己醇、乙二醇、丙二醇、2-甲氧基乙醇、2-乙氧基乙醇、苄醇、二甘醇、三甘醇、甘油等醇类；四氢呋喃、二甲氧基乙烷等醚类；糠醛、丙酮、甲基乙基酮、环己烷等醛、酮类；乙酸酐、乙酸乙酯、乙酸丁酯、碳酸亚乙酯、碳酸亚丙酯、甲醛、N-甲基甲酰胺、N,N-二甲基甲酰胺、N-甲基乙酰胺、N,N-二甲基乙酰胺、N-甲基-2-吡咯烷酮、六甲基磷酸酰胺等酸衍生物；乙腈、丙腈等腈类；硝基甲烷、硝基苯等硝基化合物；二甲亚砜等硫化合物。作为极性溶剂(D)，优选包含质子性溶剂，更优选包含水，进一步优选包含超纯水。
溶液中的极性溶剂(D)的含量没有特别限定，例如，相对于溶液整体为1.0质量％以上99.99896质量％以下，优选为40质量％以上99.99896质量％以下。
作为极性溶剂(D)的沸点，从通过形成接合层时的加热来使极性溶剂(D)挥发，减少接合层中的残留溶剂的量的方面考虑，优选为150℃以下，更优选为120℃以下。
(添加剂(C))
包含接合材料的溶液中，除了上述化合物(A)、交联剂(B)等接合材料、极性溶剂等以外，还可以包含添加剂(C)。作为添加剂(C)，可举出具有羧基的重均分子量46以上195以下的酸(C-1)、具有氮原子的重均分子量17以上120以下的不具有环结构的碱(C-2)。此外，虽然添加剂(C)会因形成接合层时的加热而挥发，但是本公开的基板层叠体中的接合层也可以包含添加剂(C)。
酸(C-1)为具有羧基的重均分子量46以上195以下的酸。可推测通过包含酸(C-1)作为添加剂(C)，从而化合物(A)中的氨基与酸(C-1)中的羧基形成离子键，由此可抑制由化合物(A)与交联剂(B)的会合引起的聚集。更详细地说，可推测由于来源于化合物(A)中的氨基的铵离子与来源于酸(C-1)中的羧基的羧酸根离子的相互作用(例如，静电相互作用)比来源于化合物(A)中的氨基的铵离子与来源于交联剂(B)中的羧基的羧酸根离子的相互作用强，因此可抑制聚集。另外，本发明不受上述推测的任何限定。
作为酸(C-1)，只要是具有羧基且重均分子量为46以上195以下的化合物，就没有特别限定，可举出单羧酸化合物、二羧酸化合物、氧代二羧酸化合物等。更具体而言，作为酸(C-1)，可举出甲酸、乙酸、丙二酸、草酸、柠檬酸、苯甲酸、乳酸、乙醇酸、甘油酸、丁酸、甲氧基乙酸、乙氧基乙酸、邻苯二甲酸、对苯二甲酸、皮考啉酸、水杨酸、3,4,5-三羟基苯甲酸等。
本公开中，包含接合材料的溶液中的酸(C-1)的含量没有特别限制，例如，酸(C-1)中的羧基的数量相对于化合物(A)中的全部氮原子的数量的比率(COOH/N)优选为0.01以上10以下，更优选为0.02以上6以下，进一步优选为0.5以上3以下。
碱(C-2)为具有氮原子的重均分子量17以上120以下的碱。可推测包含接合材料的溶液通过包含碱(C-2)作为添加剂(C)，从而交联剂(B)中的羧基与碱(C-2)中的氨基形成离子键，由此可抑制由化合物(A)与交联剂(B)的会合引起的聚集。更详细地说，可推测由于来源于交联剂(B)中的羧基的羧酸根离子与来源于碱(C-2)中的氨基的铵离子的相互作用比来源于化合物(A)中的氨基的铵离子与来源于交联剂(B)中的羧基的羧酸根离子的相互作用强，因此可抑制聚集。另外，本发明不受上述推测的任何限定。
作为碱(C-2)，只要是具有氮原子且重均分子量为17以上120以下的不具有环结构的化合物，就没有特别限定，可举出单胺化合物、二胺化合物等。更具体而言，作为碱(C-2)，可举出氨、乙胺、乙醇胺、二乙胺、三乙胺、乙二胺、N-乙酰乙二胺、N-(2-氨基乙基)乙醇胺、N-(2-氨基乙基)甘氨酸等。
本公开中，包含接合材料的溶液中的碱(C-2)的含量没有特别限制，例如，碱(C-2)中的氮原子的数量相对于交联剂(B)中的羧基的数量的比率(N/COOH)优选为0.5以上5以下，更优选为0.9以上3以下。
在对本公开的基板层叠体的接合层要求绝缘性的情况下，为了改善绝缘性或机械强度，可以混合四乙氧基硅烷、四甲氧基硅烷、双三乙氧基甲硅烷基乙烷、双三乙氧基甲硅烷基甲烷、双(甲基二乙氧基甲硅烷基)乙烷、1,1,3,3,5,5-六乙氧基-1,3,5-三硅杂环己烷、1,3,5,7-四甲基-1,3,5,7-四羟基环硅氧烷、1,1,4,4-四甲基-1,4-二乙氧基二硅乙烷、1,3,5-三甲基-1,3,5-三甲基-1,3,5-三乙氧基-1,3,5-三硅杂环己烷。进一步，为了改善具有绝缘性的接合层的疏水性，也可以混合甲基三乙氧基硅烷、二甲基二乙氧基硅烷、三甲基乙氧基硅烷等。这些化合物也可以为了控制蚀刻选择性而混合。
包含接合材料的溶液也可以包含极性溶剂(D)以外的溶剂，可举出例如，正己烷等。
此外，为了改善例如电气特性，包含接合材料的溶液也可以含有邻苯二甲酸、苯甲酸等或它们的衍生物。
此外，为了抑制例如铜的腐蚀，包含接合材料的溶液也可以含有苯并三唑或其衍生物。
作为包含接合材料的溶液的pH，没有特别限定，优选为2.0以上12.0以下。
此外，在使用酸(C-1)作为添加剂(C)的情况下，优选将酸(C-1)与化合物(A)的混合物、和交联剂(B)进行混合。即，优选在将化合物(A)与交联剂(B)进行混合之前，预先混合化合物(A)与酸(C-1)。由此，在将化合物(A)与交联剂(B)进行混合时，能够适当抑制包含接合材料的溶液的白浊和凝胶化(若凝胶化则组合物的透明化有时花费时间，不优选)。
此外，在使用碱(C-2)作为添加剂(C)的情况下，优选将碱(C-2)与交联剂(B)的混合物、和化合物(A)进行混合。即，优选在将化合物(A)与交联剂(B)进行混合之前，预先混合交联剂(B)与碱(C-2)。由此，在将化合物(A)与交联剂(B)进行混合时，能够适当抑制包含接合材料的溶液的白浊和凝胶化(若凝胶化则组合物的透明化有时花费时间，不优选)。
作为在第一基板和第二基板中至少一者的表面上赋予接合材料的方法，可举出例如，蒸镀聚合、CVD(化学蒸镀)法、ALD(原子层沉积)法等气相成膜法、浸渍法、喷射法、旋转涂布法、棒涂法等涂布法等。在通过涂布法来赋予接合材料的情况下，优选赋予上述包含接合材料的溶液。例如，在形成具有微米尺寸的膜厚的膜的情况下，优选使用棒涂法，在形成具有纳米尺寸(数nm～数百nm)的膜厚的膜的情况下，优选使用旋转涂布法。另外，接合材料的膜厚只要根据接合层的期望厚度进行适当调整即可。
例如，作为利用旋转涂布法赋予接合材料的方法，没有特别限定，例如，能够使用下述方法：一边利用旋转涂布机使第一基板旋转，一边向第一基板的表面滴加包含接合材料的溶液，接着提高第一基板的转速使其干燥。
在利用旋转涂布法赋予接合材料的方法中，关于基板的转速、包含接合材料的溶液的滴加量和滴加时间、干燥时的基板的转速等各条件，没有特别限制，只要一边考虑所形成的接合材料的厚度等一边适当调整即可。
关于赋予有接合材料的基板，为了除去所赋予的多余的接合材料，可以将赋予有接合材料的基板洗涤。洗涤方法可举出利用极性溶剂等冲洗液进行的湿洗涤、等离子体清洁等。
＜除去电极上的接合材料的工序＞
本公开的基板层叠体的制造方法在具备形成电极的工序的情况下，可以在赋予接合材料的工序之后且形成接合层的工序之前，进一步具备除去电极上的接合材料的工序。由此，能够除去在电极表面上赋予的接合材料，使电极露出。作为在电极表面上赋予的接合材料的除去方法，可举出高速切削(フライカット)法、化学机械研磨法(CMP)、等离子体干蚀刻等。除去方法可以单独使用1种方法，也可以并用2种以上的方法。例如，高速切削法中，能够使用平面刨床(DFS8910(株式会社DISCO制))等。在使用CMP的情况下，作为浆料(slurry)，可以使用例如，一般在树脂研磨时使用的配合有二氧化硅或氧化铝的浆料、在金属研磨时使用的配合有过氧化氢和二氧化硅的浆料等。在使用等离子体干蚀刻的情况下，可以使用氟碳等离子体、氧等离子体等。
＜形成接合层的工序(第二工序)＞
本公开的基板层叠体的制造方法具备使在上述表面上赋予的上述接合材料固化，形成23℃时的复合弹性模量为10GPa以下的接合层的工序(第二工序)。第二工序中，例如，将在基板的表面上赋予的接合材料通过加热等进行固化，形成接合层。此时，在接合材料包含热固性化合物的情况下，通过在固化温度以上的温度将接合材料加热来进行固化。
第二工序中，优选将在上述表面上赋予的接合材料在100℃～450℃加热来进行固化。
另外，上述温度是指在上述表面上赋予的接合材料的表面的温度。
通过将接合材料进行加热，从而除去包含接合材料的溶液中的溶剂。此外，接合材料中的成分发生反应而获得固化物，形成包含该固化物的接合层。
上述温度优选为150℃～450℃，更优选为180℃～400℃。
此外，在第二工序中进行加热时的压力没有特别限制，优选绝对压力为超过17Pa且大气压以下。
上述绝对压力更优选为1000Pa以上大气压以下，进一步优选为5000Pa以上大气压以下，特别优选为10000Pa以上大气压以下。
第二工序中的加热能够通过使用了炉或电热板的通常的方法来进行。作为炉，例如，能够使用Apex公司制的SPX-1120、光洋Thermo System株式会社制的VF-1000LP等。
此外，第二工序中的加热可以在大气气氛下进行，也可以在非活性气体(氮气、氩气、氦气等)气氛下进行。
关于第二工序中的加热时间，没有特别限制，例如为3小时以下，优选为1小时以下。加热时间的下限没有特别限制，例如能够设为5分钟。
以缩短第二工序的时间为目的，可以对在上述表面上赋予的接合材料进行紫外线(UV)照射。作为紫外线，优选为波长170nm～230nm的紫外光、波长222nm的受激准分子光、波长172nm的受激准分子光等。此外优选在非活性气体气氛下进行紫外线照射。
接合材料是否进行了固化，例如，只要利用FT-IR(傅里叶变换红外分光法)测定特定的键和结构的峰强度来进行确认即可。作为特定的键和结构，可举出通过交联反应产生的键和结构等。
例如，在形成有酰胺键、酰亚胺键、硅氧烷键、四氢萘结构、
Figure BDA0003028568620000251
唑环结构等的情况下，能够判断为接合材料进行了固化，只要利用FT-IR测定来源于这些键、结构等的峰强度来进行确认即可。
酰胺键能够由约1650cm-1和约1520cm-1的振动峰的存在来确认。
酰亚胺键能够由约1770cm-1和约1720cm-1的振动峰的存在来确认。
硅氧烷键能够由1000cm-1～1080cm-1之间的振动峰的存在来确认。
四氢萘结构能够由1500cm-1之间的振动峰的存在来确认。
Figure BDA0003028568620000252
唑环结构能够由约1625cm-1和约1460cm-1的振动峰的存在来确认。
将接合材料固化而成的接合层优选具有酰胺键和酰亚胺键中的至少一者、以及硅氧烷键。
将接合材料固化而成的接合层的固化率，例如，可以对于赋予至基板之前的接合材料、第三工序之前的接合层和第三工序之后的接合层，利用FT-IR(傅里叶变换红外分光法)测定特定的键和结构的峰强度(在酰亚胺、酰胺等那样具有多个峰的情况下，测定这些峰强度的合计)，求出峰强度的增加率或减少率来进行确认。另外，在如硅氧烷键等那样具有难以峰分离的带状的峰的情况下，采用最大的峰强度即可。
具体而言，在通过固化反应而产生特定的键和结构的情况下，可以通过下式算出峰强度的增加率，将该算出的值设为接合层的固化率。
峰强度的增加率(接合层的固化率)＝[(第三工序之前的接合层的特定的键和结构的峰强度)/(在第三工序中在300℃加热1小时之后的接合层的特定的键和结构的峰强度)]×100
另外，关于背景信号的除去，只要通过通常的方法进行即可。此外，根据需要，能够通过透过法或反射法来进行FT-IR测定。
关于上述峰强度的增加率，在存在多个产生峰强度的增加的键和结构的情况下，可以将峰强度视作多个峰强度的合计强度。
关于接合层的固化率，从更适当地抑制对准偏差的方面考虑，优选为70％以上，更优选为80％以上，进一步优选为85％以上，特别优选为90％以上，进一步优选为93％以上。此外，接合层的固化率可以为100％，可以为99％以下，可以为95％以下，可以为90％以下。另外，这里所谓接合层的固化率，是指在形成接合层的工序之后且将第一基板与第二基板进行接合的工序之前的、接合层的固化率。
接合层的表面中的硅量优选为20原子％以下，更优选为15原子％以下，进一步优选为10原子％以下。
接合层的表面中的硅量能够由利用X射线光电子分光装置(XPS)进行的原子比测定来评价。具体而言，能够使用作为XPS的AXIS-NOVA(KRATOS公司制)，将宽谱中所检测到的各元素的合计量设为100％，由此时的窄谱的峰强度测定原子比。
关于接合层的23℃时的复合弹性模量，从适当地抑制空隙的产生方面考虑，优选为8GPa以下，更优选为6GPa以下。此外，关于接合层的23℃时的复合弹性模量，从适当地抑制对准偏差方面考虑，优选为0.1GPa以上，更优选为1GPa以上。
关于在第一基板上形成的接合层，从提高后述临时固定的层叠体(以下，也称为“临时固定基板层叠体”。)、和基板层叠体中的第一基板与第二基板的接合强度方面考虑，优选在接合层的表面具有能够形成化学键的官能团。作为这样的官能团，可举出例如，氨基、环氧基、乙烯基、硅烷醇基(Si-OH基)等，从耐热性方面考虑，优选为硅烷醇基。这些官能团可以在形成接合层后通过表面处理来形成，也可以通过硅烷偶联剂处理等来形成。或者可以使包含这些官能团的化合物混合于接合材料中。
在第一基板和第二基板中至少一者上形成的接合层优选在表面具有Si-OH基。通过接合层的表面具有Si-OH基，从而在将第一基板和第二基板接合时，变得能够易于在低温下进行后述临时固定。进一步，在接合工序之后，能够增大第一基板与第二基板的界面的接合强度。第一基板与第二基板的接合界面的表面能优选为2.5(J/m2)以上。
接合层的表面是否具有Si-OH基，能够以利用飞行时间型二次离子质谱分析法(TOF-SIMS)进行的接合层的表面分析来评价。具体而言，能够使用作为TOF-SIMS的PHInanoTOFII(ULVAC PHI株式会社)，根据有无质量电荷比(m/Z)45的峰，来评价接合层的表面是否具有Si-OH基。
＜除去电极上的接合层的工序＞
在本公开的基板层叠体的制造方法具备形成电极的工序的情况下，可以在形成接合层的工序之后且将第一基板与第二基板进行接合的工序之前，进一步具备除去电极上的接合层的工序。由此，能够除去电极表面上的接合层，使电极露出。作为电极表面上的接合层的除去方法，可举出高速切削法、化学机械研磨法(CMP)、等离子体干蚀刻等。除去方法可以单独使用1种方法，也可以并用2种以上的方法。例如，高速切削法中，能够使用平面刨床(DFS8910(株式会社DISCO制))等。在使用CMP的情况下，作为浆料，可以使用例如，一般在树脂研磨时使用的配合有二氧化硅或氧化铝的浆料，在金属研磨时使用的配合有过氧化氢和二氧化硅的浆料等。在使用等离子体干蚀刻的情况下，可以使用氟碳等离子体、氧等离子体等。
在除去电极表面上的接合层以使电极露出的情况下，可以根据需要，进行电极表面的氧化物的还原处理。作为还原处理方法，存在：在甲酸等酸气氛中，将基板在100℃～300℃加热的方法，在氢气氛中加热基板的方法等。这些处理可以与后述接合工序(第三工序)同时进行。
可以在形成接合层之后，将接合层的表面进行平坦化。作为平坦化的方法，可举出高速切削法、化学机械研磨法(CMP)等。平坦化的方法可以单独使用1种方法，可以并用2种以上的方法。
如后述那样，在将第一基板和第二基板临时固定之后进行接合的情况下，接合层的表面粗糙度(Ra)优选为1.2nm以下。
接合层的表面粗糙度能够采用利用扫描型探针显微镜(SPM)进行的形态观察来评价。具体而言，使用作为SPM的SPA400(日立高新制)，以动力显微镜模式，在3μm×3μm见方区域进行测定，从而求出表面粗糙度。
根据需要，也可以洗涤接合层的表面。洗涤方法可举出利用冲洗液进行的湿洗涤、等离子体清洁等。
＜将第一基板与第二基板进行接合的工序(第三工序)＞
本公开的基板层叠体的制造方法具备经由所形成的上述接合层，将上述第一基板与上述第二基板进行接合的工序(第三工序)。第三工序中，例如，经由第二工序中形成的接合层，使第一基板与第二基板接触以制成层叠体。然后，使第一基板与第二基板进行接合。根据需要将该层叠体进行加热以使第一基板与第二基板进行接合。另外，在第一基板和第二基板上分别形成有接合层的情况下，优选使第一基板和第二基板的形成有接合层的面彼此接合。
可以在使第一基板与第二基板接触来制成层叠体之后，具有将第一基板与第二基板进行临时固定的工序。即，可以在将第一基板与第二基板进行临时固定之后接合。第一基板与第二基板的临时固定优选在室温以上100℃以下的低温下进行。
在第一基板和第二基板具有硅基板的情况下，关于将第一基板和第二基板进行临时固定的状态下的两基板的接合界面的表面能，从将第一基板与第二基板进行接合的工序中的操作的容易性、对准偏差(接合位置偏差)抑制、异物混入的抑制等方面考虑，优选为0.05J/m2以上，更优选为0.1J/m2以上，进一步优选为0.15J/m2以上。
临时固定基板层叠体的接合界面的表面能(接合强度)能够按照非专利文献M.P.Maszara,G.Goetz,A.Cavigila,and J.B.Mckitterick,Journal of AppliedPhysics,64(1988)4943-4950.的方法，由刮刀插入试验来求出。向临时固定基板层叠体的接合界面插入厚度0.1mm～0.3mm的刮刀，利用红外线光源和红外线照像机，进行距离刮刀刀尖的层叠体剥离的距离的测定。然后，基于下式来求出表面能即可。
γ＝3×109×tb 2×E2×t6/(32×L4×E×t3)
这里，γ表示表面能(J/m2)，tb表示刮刀厚度(m)，E表示第一基板和第二基板所包含的硅基板的杨氏模量(GPa)，t表示第一基板和第二基板的厚度(m)，L表示距离刮刀刀尖的层叠体剥离距离(m)。
在第三工序中，将第一基板与上述第二基板进行接合时的压力没有特别限制，优选绝对压力为超过10-4Pa且大气压以下。
此外，上述绝对压力更优选为10-3Pa以上大气压以下，进一步优选为100Pa以上大气压以下，特别优选为1000Pa以上大气压以下。
在第三工序中将第一基板与上述第二基板进行接合时，可以在大气气氛下进行，也可以在非活性气体(氮气、氩气、氦气等)气氛下进行。
第三工序中，优选在经由接合层使第一基板与第二基板接触了的状态下，将接合层在100℃～450℃进行加热。
另外，上述温度是指第一基板或第二基板的、形成有接合层的面的温度。
上述温度优选为100℃～400℃，更优选为150℃～300℃。
第三工序中的加热能够通过使用了炉或电热板的通常的方法来进行。
此外，第三工序中的加热可以在大气气氛下进行，也可以在非活性气体(氮气、氩气、氦气等)气氛下进行。
关于第三工序中的加热时间，没有特别限制，例如为3小时以下，优选为1小时以下。加热时间的下限没有特别限制，例如能够设为5分钟。
第三工序中，从提高第一基板与第二基板的接合强度方面考虑，可以对经由接合层使第一基板与第二基板接触了的状态的层叠体进行加压。加压可以与加热同时进行。
对上述层叠体进行加压时的压力没有特别限制，优选为0.1MPa以上10MPa以下，更优选为0.1MPa以上5MPa以下。作为加压装置，例如，只要使用株式会社东洋精机制作所制的TEST MINI PRESS等即可。
＜形成官能团的工序(表面处理工序)＞
本公开的基板层叠体的制造方法可以进一步具备：通过对于第一基板和第二基板中至少一者的、与接合层接触一侧的面，优选对于第一基板和第二基板的、与接合层接触一侧的面进行表面处理，从而形成选自由羟基、环氧基、羧基、氨基和巯基所组成的组中的至少1种官能团的工序(也称为“表面处理工序”。)。由此，存在能够提高基板彼此的接合强度的倾向。
作为表面处理，可举出例如，等离子体处理、化学试剂处理、UV臭氧处理等臭氧处理等。
通过对于第一基板和第二基板的表面进行等离子体处理、化学试剂处理、UV臭氧处理等臭氧处理等表面处理，从而羟基能够被分别设置于它们的表面。
羟基优选以与第一基板或第二基板所包含的选自由Si、Al、Ti、Zr、Hf、Fe、Ni、Cu、Ag、Au、Ga、Ge、Sn、Pd、As、Pt、Mg、In、Ta和Nb所组成的组中的至少1种元素键合的状态存在。其中，第一基板和第二基板中至少一者的要形成接合层一侧的面更优选具有包含羟基的硅烷醇基。
通过对于第一基板和第二基板的表面进行利用环氧硅烷的硅烷偶联等表面处理，从而环氧基能够被分别设置于它们的表面。
通过对于第一基板和第二基板的表面进行利用羧基硅烷的硅烷偶联等表面处理，从而羧基能够被分别设置于它们的表面。
通过对于第一基板和第二基板的表面进行利用氨基硅烷的硅烷偶联等表面处理，从而氨基能够被分别设置于它们的表面。
通过对于第一基板和第二基板的表面进行利用巯基硅烷的硅烷偶联等表面处理，从而巯基能够被分别设置于它们的表面。
此外，在第一基板和第二基板的两者形成有接合层的情况下，从提高基板层叠体的接合强度方面考虑，也可以对于接合层的至少一者的表面实施上述表面处理。
此外，从提高基板层叠体的接合强度方面考虑，可以将硅烷偶联剂等底涂剂成膜于第一基板和第二基板中至少一者的要赋予接合材料的面上，在第一基板和第二基板的两者形成有接合层的情况下，可以将硅烷偶联剂等底涂剂成膜于接合层的至少一个表面上。
基板层叠体中的上述接合层的厚度优选为0.001μm～8.0μm，更优选为0.01μm～6.0μm，进一步优选为0.03μm～5.0μm。通过接合层的厚度为0.001μm以上，从而能够提高基板彼此的接合强度。通过接合层的厚度为8.0μm以下，从而在大面积的基板上形成了接合层的情况下，能够抑制接合层的厚度偏差。
关于基板层叠体中的上述接合层的厚度，在第一基板和第二基板中至少一者的接合层侧的表面上设置有电极的情况下，从接合强度的提高和接合层的厚度偏差的抑制方面考虑，优选为0.01μm～8.0μm，更优选为0.03μm～6.0μm，进一步优选为0.05μm～5.0μm。
关于基板层叠体中的上述接合层的厚度，在第一基板和第二基板的接合层侧的表面上没有设置电极的情况下，从接合强度的提高和接合层的厚度偏差的抑制方面考虑，优选0.001μm以上且小于1.0μm，更优选为0.01μm～0.8μm，进一步优选为0.03μm～0.6μm。
基板层叠体中的、第一基板与第二基板的接合界面的表面能优选为2J/m2以上，更优选为2.1J/m2以上，进一步优选为2.5(J/m2)以上。
从耐热性优异方面考虑，接合层所包含的固化物优选具有酰胺键和酰亚胺键中至少一者，更优选具有酰亚胺键。
接合层优选钠和钾的含量各自以元素基准计为10质量ppb以下。如果钠或钾的含量各自以元素基准计为10质量ppb以下，则能够抑制晶体管的动作不良等半导体装置的电气特性产生问题。
本公开的基板层叠体中，第一基板和第二基板的至少一者可以在接合层侧的面的相反侧的面上进一步层叠有其它基板。其它基板的优选材质与第一基板和第二基板的优选材质相同。其它基板的材质可以与第一基板和第二基板的至少一者相同也可以不同。
对于本公开的基板层叠体，可以在第二工序之后或第三工序之后，根据需要对第一基板和第二基板的至少一者进行薄化加工(背研磨或背面研削)。
此外，对于基板层叠体，也可以在第二工序之后或第三工序之后，根据需要进行切割加工，将基板单片化。例如，切割加工中，能够使用切割机(DAD6340(株式会社DISCO制))等。
(基板层叠体的层叠结构的例子)
以下，示出各用途中的基板层叠体的层叠结构的例子。
MEMS封装用：Si/接合层/Si、SiO2/接合层/Si、SiO2/接合层/SiO2、Cu/接合层/Cu，
微流路用：PDMS/接合层/PDMS、PDMS/接合层/SiO2，
CMOS图像传感器用：SiO2/接合层/SiO2、Si/接合层/Si、SiO2/接合层/Si，
硅通孔(TSV)用：SiO2(带有Cu电极)/接合层/SiO2(带有Cu电极)、Si(带有Cu电极)/接合层/Si(带有Cu电极)，
光学器件用：(InGaAlAs、InGaAs、InP、GaAs)/接合层/Si，
LED用：(InGaAlAs、GaAs、GaN)/接合层/Si、(InGaAlAs、GaAs、GaN)/接合层/SiO2、(InGaAlAs、GaAs、GaN)/接合层/(Au、Ag、Al)、(InGaAlAs、GaAs、GaN)/接合层/蓝宝石。
〔层叠体〕
本公开的层叠体具备基板和在上述基板上形成的接合层，上述接合层为将接合材料固化而成的，且23℃时的复合弹性模量为10GPa以下。通过将上述层叠体经由接合层与其它基板接合，从而与上述本公开的基板层叠体的制造方法同样地，能够获得空隙的产生和对准偏差得以抑制的基板层叠体。作为本公开的层叠体所使用的基板以及上述其它基板的优选构成，由于与上述第一基板和第二基板相同，因此省略其说明。
实施例
以下，在实施例中更具体地说明本发明，但是本发明并不限定于这些实施例。
以下，作为“水”，使用了超纯水(Millipore公司制Milli-Q水，电阻18MΩ·cm(25℃)以下)。
各评价采用以下方法进行。
＜交联结构＞
利用FT-IR(傅里叶变换红外分光法)测定接合层的交联结构。所使用的分析装置如下所述。
～FT-IR分析装置～
红外吸收分析装置(DIGILAB Excalibur(DIGILAB公司制))
～测定条件～
IR光源：空冷陶瓷，
分束器：宽范围KBr，
检测器：珀尔帖冷却DTGS，
测定波数范围：7500cm-1～400cm-1，
分辨率：4cm-1，
累计次数：256，
背景：使用Si裸晶片，
测定气氛：N2(10L/min)，
IR(红外线)的入射角：72°(＝Si的布儒斯特角)
～判断条件～
酰亚胺键以1770cm-1、1720cm-1的振动峰的存在来判断。硅氧烷键以1000cm-1～1080cm-1之间的振动峰的存在来判断。酰胺键以1650cm-1、1520cm-1的振动峰的存在来判断。
＜复合弹性模量的测定＞
关于由各实施例和各比较例准备的测定样品，使用纳米压痕仪(商品名TI-950Tribo Indenter，Hysitron公司制，Berkovich型压头)，以试验深度20nm的条件测定23℃时的卸载-位移曲线，按照参考文献(Handbook of Micro/nano Tribology(secondEdition)，Bharat Bhushan编，CRC press公司)的计算方法，由最大负荷和最大位移，通过计算求出23℃时的复合弹性模量。
另外，这里，复合弹性模量由下述式(1)定义。式(1)中，Er表示复合弹性模量，Ei表示压头的杨氏模量，为1140GPa，νi表示压头的泊松比，为0.07，Es和νs分别表示试样的杨氏模量和泊松比。
[数1]
Figure BDA0003028568620000331
＜表面粗糙度(Ra)的测定＞
使用作为扫描型探针显微镜(SPM)的SPA400(日立高新制)，以动力显微镜模式，在3μm×3μm见方区域进行测定。
＜水滴接触角的测定＞
以23℃、湿度50％的条件，使用固液界面解析系统(DropMaster500图像处理式，协和界面科学株式会公司制)，测定水的静态接触角。
＜固化率的算出＞
关于所形成的接合层，在300℃、1小时加热的前后，进行FT-IR测定，通过上述式计算固化率。
＜接合层的表面中的硅量测定＞
使用X射线光电子分光装置(XPS)AXIS-NOVA(KRATOS公司制)，由将宽谱中检测到的各元素的合计量设为100％时的、各元素的窄谱的峰强度测定原子比，从而测定接合层的表面中的硅量。
＜接合层表面中的硅烷醇基的有无的评价＞
使用飞行时间型二次离子质谱分析法(TOF-SIMS)PHI nanoTOFII(ULVAC PHI株式会社)，根据有无质量电荷比(m/Z)45的峰来评价接合层的表面是否具有Si-OH基。
＜空隙宽度的测定＞
利用超声波显微镜观察基板层叠体，从而进行Cu配线图案周边的空隙宽度的测定。关于空隙宽度，对于Cu配线图案的直线部分周边的4个位置求出空隙宽度(距离Cu配线图案的端部的空隙宽度)，设为其算术平均值。
＜表面能的测定＞
按照非专利文献M.P.Maszara,G.Goetz,A.Cavigila,and J.B.Mckitterick,Journal of Applied Physics,64(1988)4943-4950.的方法，利用刮刀插入试验测定临时固定基板层叠体或所得基板层叠体的接合界面的表面能(接合强度)。对于临时固定基板层叠体或基板层叠体的接合界面，插入厚度0.1mm～0.3mm的刮刀，利用红外线光源和红外线照像机，测定距离刮刀刀尖的层叠体或基板层叠体剥离的距离，然后，基于下式来测定表面能。
γ＝3×109×tb 2×E2×t6/(32×L4×E×t3)
这里，γ表示表面能(J/m2)，tb表示刮刀厚度(m)，E表示第一基板和第二基板所包含的硅基板的杨氏模量(GPa)，t表示第一基板和第二基板的厚度(m)，L表示距离刮刀刀尖的层叠体或基板层叠体的剥离距离(m)。
[实施例1]
＜包含接合材料的溶液的调制＞
调制出包含接合材料的溶液。详细内容如下所示。
作为接合材料，准备3-氨基丙基二乙氧基甲基硅烷(3APDES；(3-Aminopropyl)diethoxymethylsilane)2g的水解产物和均苯四甲酸半酯(通式(B-1)中的R为乙基)1.6g。将它们加入至水、乙醇和1-丙醇的混合溶液(水:乙醇:1-丙醇＝31.3:31.7:33.4，质量比)96.4g中，调制出包含接合材料的溶液。
＜基板的准备＞
准备：在硅基板(直径100mm)上形成有SiOx膜(厚度500nm，复合弹性模量70GPa)的第一基板(SiOx面的表面粗糙度(Ra)0.17nm，水滴接触角10°以下)，所述SiOx膜通过以四乙氧基硅烷(TEOS)为前体的等离子体CVD法形成；以及在硅基板(直径100mm)上以同样的方法形成有SiOx膜(厚度500nm，复合弹性模量70GPa，SiOx面的表面粗糙度(Ra)0.17nm，水滴接触角10°以下)，且在SiOx膜上形成有Cu配线图案(线宽0.1mm，高度20nm)的第二基板。
＜接合层的形成＞
将如上述那样操作而准备的第一基板以形成有SiOx膜的面成为铅直上方侧的方式置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持23秒之后，以4000rpm(rpm为旋转速度)旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上赋予了接合材料。将赋予有接合材料的第一基板在氮气气氛下，在400℃加热10分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(厚度64nm)。
＜复合弹性模量的测定＞
如以下那样操作，测定接合层和SiOx膜的复合弹性模量。首先，接合材料通过与实施例1同样的方法，调制3APDES为10质量％，均苯四甲酸半酯为8质量％的组合物，旋转涂布于硅基板上，在400℃加热10分钟，从而准备测定样品。接合材料的厚度为660nm。通过将四乙氧基硅烷(TEOS)作为前体的等离子体CVD法，在硅基板上形成SiOx膜，准备测定样品。SiOx膜的厚度为500nm。关于准备的测定样品，如上述那样操作，通过计算求出复合弹性模量。接合层的复合弹性模量为4.2GPa。
关于实施例1的接合层，表面粗糙度(Ra)为0.30nm，水滴接触角为70°，固化率为95％以上，表面的硅量为7.9原子％。确认了接合层的表面存在硅烷醇基(TOF-SIMS峰值计数数3×10-4)。
＜基板层叠体的制造＞
经由如上述那样操作形成的接合层使第一基板与第二基板接触，在减压条件下，使用热压装置从室温升温至250℃之后，以30分钟、1.65MPa的条件进行热压接。然后通过进行冷却，从而制造出包含第一基板、接合层和第二基板的基板层叠体。
由实施例1获得的基板层叠体的空隙宽度为3mm。此外，基板层叠体的第一基板与第二基板的接合界面的表面能为2.12J/m2。
[比较例1]
＜基板层叠体的制造＞
与实施例1同样地操作，准备第一基板和第二基板。
第一基板的SiOx膜的表面中的硅量为33原子％。确认了第一基板的SiOx膜的表面存在硅烷醇基(TOF-SIMS峰值计数数1×10-5)。
对第一基板不赋予接合材料，以使形成有SiOx膜(厚度500nm，复合弹性模量70GPa)的面彼此面对面的方式使第一基板与第二基板接触，在减压条件下，使用热压装置从室温升温至250℃之后，以30分钟、1.65MPa的条件进行热压接。然后通过进行冷却，从而制造出包含第一基板和第二基板的基板层叠体。
＜空隙宽度的测定＞
对于由比较例1获得的基板层叠体，与由实施例1获得的基板层叠体同样地操作，测定空隙宽度。
由比较例1获得的基板层叠体的空隙宽度为16mm。此外，由比较例1获得的基板层叠体的第一基板与第二基板的接合界面的表面能为0.16J/m2。
[实施例2]
使用了由实施例1调制的包含接合材料的溶液。
准备：在硅基板上形成有通过以四乙氧基硅烷(TEOS)为前体的等离子体CVD法形成的SiOx膜(厚度500nm，复合弹性模量70GPa)的第一基板；以及在硅基板上以同样的方法形成有SiOx膜(厚度500nm，复合弹性模量70GPa)的第二基板。而且，在第一基板和第二基板中的SiOx膜中形成了对准精度测定用的图案。具体而言，如图1所示那样，在第一基板1上形成了十字型的对准标记2，并且在第二基板3上形成了与上述十字型的对准标记2对应的对准标记4。
与实施例1同样地操作，在第一基板上赋予接合材料之后，将第一基板在氮气气氛下，在400℃加热10分钟，从而形成接合层，以使第一基板和第二基板的对准标记对齐的方式，经由接合层使第一基板与第二基板接触，与实施例1同样地操作，制造出基板层叠体。
关于实施例2中的在第一基板上形成的接合层，其固化率、复合弹性模量、表面中的硅量、表面中的硅烷醇基的有无、表面粗糙度(Ra)和水滴接触角与实施例1中的在第一基板上形成的接合层相同。
由实施例2获得的基板层叠体的第一基板与第二基板的接合界面的表面能，与由实施例1获得的基板层叠体相同。
＜对准偏差量的测定＞
通过利用红外线显微镜观察由实施例2获得的基板层叠体，从而进行对准偏差量的测定。具体而言，如图2所示那样，分别求出作为2个方向的对准偏差量的Δx和Δy，将Δx+Δy设为对准偏差量。
由实施例2获得的基板层叠体的对准偏差量小于5μm。
另外，已知在以使包含苯并环丁烯作为接合材料的溶液不固化而干燥的状态(B阶段(stage)状态)将基板彼此粘贴的情况下，产生20μm～40μm程度的对准偏差(非专利文献3：Microsystem Technology杂志，2015年，21卷，1633―1641页)。
由实施例1、2的结果可知，能够制造空隙的产生和对准偏差得以抑制的基板层叠体。
[实施例3]
＜包含接合材料的溶液的调制＞
调制出包含接合材料的溶液。详细内容如下所示。
作为接合材料，准备3-氨基丙基二乙氧基甲基硅烷(3APDES；(3-Aminopropyl)diethoxymethylsilane)9g的水解产物和均苯四甲酸半酯(通式(B-1)中的R为乙基)7.3g。将它们加入至水、乙醇和1-丙醇的混合溶液(水:乙醇:1-丙醇＝31.3:64.7:4.0，质量比)28.7g中，调制出包含接合材料的溶液。
＜基板的准备＞
采用与实施例1同样的方法，准备：在硅基板上形成SiOx膜(厚度100nm)，进一步在其上形成圆柱状的铜电极(直径22μm，高度2.8μm，间距40μm)，切断成50mm×50mm的大小的第一基板和第二基板。
＜接合层的形成＞
将如上述那样操作而准备的第一基板以形成有铜电极的面成为铅直上方侧的方式置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持23秒之后，以2000rpm旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上赋予了接合材料。将赋予有接合材料的第一基板在氮气气氛下，在200℃加热30分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(没有形成铜电极的区域的SiOx膜上的厚度2.6μm，复合弹性模量6.5GPa)。在铜电极上也附着了接合材料。
同样地操作，在第二基板表面形成了接合层(没有形成铜电极的区域的SiOx膜上的厚度2.6μm，复合弹性模量6.5GPa)。
关于在第一基板和第二基板上形成的接合层的、接合层表面中的硅量和硅烷醇基的有无，与实施例1同样。
＜铜电极的露出＞
对于上述第一基板和第二基板的、形成有接合层的面，使用平面刨床(DFS8910(株式会社DISCO制))进行高速切削处理，使铜电极露出。高速切削处理后的接合层的SiOx膜上的厚度为约1.2μm，SiOx膜上的铜电极的厚度为约1.2μm。
＜基板层叠体的制造＞
使如上述那样操作加工后的第一基板和第二基板的接合层彼此接触，从室温升温至250℃之后，以5分钟、10MPa的条件进行热压接。然后通过进行冷却，制造出包含第一基板、接合层和第二基板的基板层叠体。
＜固化率的算出＞
关于上述＜接合层的形成＞中在第一基板形成的接合层，与实施例1同样地操作，计算固化率，结果为95％以上。
＜基板间的空隙有无的判定＞
切断由实施例3制造的基板层叠体，利用扫描型电子显微镜观察基板层叠体的截面，判定基板间的空隙的有无。
在由实施例3获得的基板层叠体的截面没有确认到空隙。
[实施例4]
＜包含接合材料的溶液的调制＞
调制出包含接合材料的溶液。详细内容如下所示。
作为接合材料，准备3-氨基丙基二乙氧基甲基硅烷(3APDES；(3-Aminopropyl)diethoxymethylsilane)3.15g的水解产物和4,4’-氧基二邻苯二甲酸半酯(通式(B-1)中的R为乙基)3.3g。将它们加入至水、乙醇和1-丙醇的混合溶液(水:乙醇:1-丙醇＝26.4:25.5:48.1，质量比)14.55g中，调制出包含接合材料的溶液。
＜基板的准备＞
准备：在硅基板上形成作为热氧化膜的SiOx膜(厚度100nm)，进一步在其上形成圆柱状的铜电极(直径22μm，高度2.8μm，间距40μm)，切断成50mm×50mm的大小的第一基板和第二基板。
＜接合层的形成＞
将如上述那样操作而准备的第一基板以形成有铜电极的面成为铅直上方侧的方式置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持23秒之后，以2000rpm旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上赋予了接合材料。将赋予有接合材料的第一基板在氮气气氛下，在200℃加热30分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(没有形成铜电极的区域的SiOx膜上的厚度2.8μm，复合弹性模量5.8GPa)。铜电极上也形成有厚度1.0μm的接合材料。
同样地操作，在第二基板表面形成了接合层(没有形成铜电极的区域的SiOx膜上的厚度2.8μm，复合弹性模量5.8GPa)。表面的硅量为6.5原子％。确认了接合层表面存在硅烷醇基(TOF-SIMS峰值计数数2×10-4)。
＜铜电极的露出＞
通过使用CMP装置(ARW―8C1MS(株式会社MAT制))，利用二氧化硅配合浆料(COMPOL80(株式会社FUJIMI INCORPORATED制))研磨上述第一基板和第二基板的形成有接合层的面，从而除去铜电极上的接合材料，使铜电极露出，将CMP后的基板利用CMP后洗涤液(CMP-B01(关东化学株式会社制))进行洗涤。CMP后的没有形成铜电极的区域的SiOx膜上的接合层的厚度为2.4μm，接合层的表面粗糙度(Ra)为0.60nm。此外，使用接触式表面高低差计(Profilometer P16+(KLA Tencor株式会社制))，测定接合层与露出的铜电极的高低差，结果铜电极比接合层的表面凸出60nm。
接着，利用配合有过氧化氢和二氧化硅的浆料，进行铜电极的研磨，将CMP后的基板利用CMP后洗涤液(CMP-B01(关东化学株式会社制))进行洗涤。CMP后的没有形成铜电极的区域的SiOx膜上的接合层的厚度为2.3μm。此外，使用接触式表面高低差计，测定接合层与露出的铜电极的高低差，结果铜电极比接合层的表面凹下100nm。
使用图3来说明实施例4中的＜铜电极的露出＞的铜电极和接合层的状态。图3的(a)中，在基板31上依次形成有SiOx膜32和铜电极33，在SiOx膜32和铜电极33上形成有接合层34。图3的(b)中，铜电极33上的接合材料被除去，铜电极33以比接合层34表面凸出60nm的状态露出。图3的(c)中，铜电极33被研磨，铜电极33以比接合层34表面凹下100nm的状态露出。
＜基板层叠体的制造＞
使如上述那样操作加工后的第一基板和第二基板的接合层彼此接触，在大气压条件下使用热压装置，从室温升温至250℃之后，以1分钟、5MPa的条件进行热压接。然后通过进行冷却，制造出包含第一基板、接合层和第二基板的基板层叠体。
＜固化率的算出＞
关于上述＜接合层的形成＞中在第一基板形成的接合层，与实施例1同样地操作，计算固化率，结果为95％以上。
＜基板间的空隙有无的判定＞
以与实施例3同样的方法，判定基板间的空隙的有无。
在由实施例4获得的基板层叠体的截面没有确认到空隙。
[实施例5]
＜包含接合材料的溶液的调制＞
使用了由实施例1调制的包含接合材料的溶液。
＜基板的准备＞
准备在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板和第二基板。对于任一基板，都通过UV臭氧处理，进行了亲水化处理。
＜接合层的形成＞
将如上述那样操作而准备的第一基板置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持13秒之后，以2000rpm旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上赋予了接合材料。将赋予有接合材料的第一基板在氮气气氛下，在400℃加热10分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度103nm，复合弹性模量4.2GPa，表面粗糙度(Ra)0.30nm，水滴接触角69°)。
接合层表面中的硅量和硅烷醇基的有无与实施例1同样。
＜临时固定基板层叠体的制造＞
经由如上述那样操作而形成的接合层，使第一基板和第二基板在大气下，在室温(23℃)进行接触，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。
＜表面能的测定＞
上述临时固定基板层叠体的接合界面的表面能为0.24J/m2。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体在400℃，在氮气气氛下加热30分钟，从而将第一基板和第二基板进行接合，获得了基板层叠体。
＜表面能的测定＞
在上述基板层叠体中，进行第一基板与第二基板的接合界面的表面能测定，结果是表面能为2.5J/m2以上(测定极限)。
[实施例6]
＜包含接合材料的溶液的调制＞
将3APDES的含量设为20质量％，将均苯四甲酸半酯的含量设为16质量％，除此以外，与实施例1同样地调制出包含接合材料的溶液。
＜接合层的形成＞
将接合层的厚度设为2.5μm，将表面粗糙度(Ra)设为0.21nm，除此以外，与实施例5同样地操作，在第一基板上形成了接合层(固化率95％以上，厚度2.5μm，复合弹性模量4.2GPa，水滴接触角69°)。
接合层表面中的硅量和硅烷醇基的有无与实施例1同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。
临时固定基板层叠体的接合界面的表面能为1.2J/m2。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体与实施例5同样地操作，将第一基板和第二基板进行接合，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例7]
＜包含接合材料的溶液的调制＞
与实施例1同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
准备：在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板；以及在硅基板(直径100mm)上形成有利用等离子体CVD形成的SiCN膜(厚度15nm，表面粗糙度(Ra)0.16nm，水滴接触角10°以下)的第二基板。对于任一基板都通过UV臭氧处理，进行了亲水化处理。
＜接合层的形成＞
与实施例5同样地操作，在第一基板上形成了接合层(固化率95％以上，厚度103nm，复合弹性模量4.2GPa，表面粗糙度(Ra)0.30nm，水滴接触角69°)。
接合层表面中的硅量和硅烷醇基的有无与实施例1同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。
临时固定基板层叠体的接合界面的表面能为2.5J/m2以上(测定极限)。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体与实施例5同样地操作，将第一基板和第二基板进行接合，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例8]
＜包含接合材料的溶液的调制＞
与实施例1同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
准备：在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板；以及在硅基板(直径100mm)上形成有利用等离子体CVD形成的氮化硅膜(厚度150nm，表面粗糙度(Ra)0.68nm，水滴接触角10°以下)的第二基板。对于任一基板都通过UV臭氧处理，进行了亲水化处理。
＜接合层的形成＞
与实施例5同样地操作，在第一基板上形成了接合层(固化率95％以上，厚度103nm，复合弹性模量4.2GPa，表面粗糙度(Ra)0.30nm，水滴接触角69°)。
接合层表面中的硅量和硅烷醇基的有无与实施例1同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。
临时固定基板层叠体的接合界面的表面能为2.2J/m2。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体与实施例5同样地操作，将第一基板和第二基板进行接合，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[比较例2]
＜基板的准备＞
准备：在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板；以及在硅基板(直径100mm)上形成有利用等离子体CVD形成的氮化硅膜(厚度150nm，表面粗糙度(Ra)0.68nm，水滴接触角10°以下)的第二基板。对于任一基板都通过UV臭氧处理，进行了亲水化处理。
＜临时固定基板层叠体的制造＞
在第一基板上、第二基板上都不赋予接合材料，使第一基板的SiO2膜面与第二基板的氮化硅膜面在大气下，在室温(23℃)进行接触，尝试了制造包含第一基板、接合层和第二基板的临时固定基板层叠体，但是没能临时固定。
＜基板层叠体的制造＞
使第一基板的SiO2膜面与第二基板的氮化硅膜面接触，在400℃，在氮气气氛下加热30分钟，但是基板彼此没有接合。
[比较例3]
＜基板的准备＞
准备：在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板；以及在硅基板(直径100mm)上形成有利用等离子体CVD形成的氮化硅膜(厚度500nm，表面粗糙度(Ra)1.45nm，水滴接触角10°以下)的第二基板。对于任一基板都通过UV臭氧处理，进行了亲水化处理。
＜临时固定基板层叠体的制造＞
在第一基板上、第二基板上都不赋予接合材料，使第一基板的SiO2膜面与第二基板的氮化硅膜面在大气下，在室温(23℃)进行接触，尝试了制造包含第一基板、接合层和第二基板的临时固定基板层叠体，但是没能临时固定。
＜基板层叠体的制造＞
使第一基板的SiO2膜面与第二基板的氮化硅膜面接触，在400℃，在氮气气氛下加热10分钟，但是基板彼此没有接合。
[实施例9]
＜包含接合材料的溶液的调制＞
将3APDES的含量设为20质量％，将均苯四甲酸半酯的含量设为16质量％，除此以外，与实施例1同样地调制出包含接合材料的溶液。
＜基板的准备＞
准备在硅基板(直径100mm)上形成有作为自然氧化膜的SiO2膜(厚度2nm，表面粗糙度(Ra)0.09nm，水滴接触角10°以下)的第一基板和第二基板。对于任一基板都通过UV臭氧处理，进行了亲水化处理。
＜接合层的形成＞
与实施例5同样地操作，在第一基板上形成了接合层(固化率95％以上，厚度2.5μm，复合弹性模量4.2GPa，表面粗糙度(Ra)0.21nm，水滴接触角69°)。
接合层表面中的硅量和硅烷醇基的有无与实施例1同样。
在由上述获得的形成有接合层的第一基板的、没有形成接合层一侧的面上，粘贴切割带进行固定。使用切割机(株式会社DISCO，DAD6340)，将固定于切割带的形成有接合层的第一基板单片化成10mm×10mm见方。进一步，利用水进行因切割产生的颗粒的洗涤。
＜临时固定基板层叠体的制造＞
经由如上述那样操作而形成的接合层，使第一基板和第二基板的SiO2膜形成面在大气下在室温(23℃)进行接触，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。在该工序中，使单片化了的、形成有接合层的第一基板以固定于切割带的状态与第二基板接触。制造临时固定基板层叠体之后，将粘贴于第一基板背面的切割带剥离并除去。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体从室温升温至250℃之后，在250℃，在氮气气氛下，以1MPa的条件进行热压接10分钟。然后通过进行冷却，将第一基板和第二基板进行接合，获得了基板层叠体。
＜对准偏差量的测定＞
通过利用光学显微镜观察由实施例9获得的临时固定基板层叠体和基板层叠体，从而进行对准偏差量的测定。
具体而言，如图4(a)所示那样，对于临时固定基板层叠体，利用光学显微镜测定单片化了的、形成有接合层的第一基板的相邻的单片的顶点间距离(芯片间距离)a1、a2、a3和a4。图4(a)为对于在第二基板43上经由接合层临时固定有第一基板41的临时固定基板层叠体，从第一基板41的形成有接合层的面的相反侧观察得到的图。
将临时固定基板层叠体进行热压接并接合之后，同样地，如图4(b)所示那样，对于基板层叠体，利用光学显微镜测定单片化了的、形成有接合层的第一基板的相邻的单片的顶点间距离(芯片间距离)b1、b2、b3和b4。图4(b)为对于在第二基板43上经由接合层接合有第一基板41的基板层叠体，从第一基板41的形成有接合层的面的相反侧观察得到的图。
分别求出Δ1＝a1-b1、Δ2＝a2-b2、Δ3＝a3-b3和Δ4＝a4-b4，将Δ1、Δ2、Δ3和Δ4的绝对值分别设为对准偏差量。
同样地，在与上述不同的7个位置计测形成有接合层的第一基板的相邻的单片的顶点间距离之差Δ1、Δ2、Δ3和Δ4的绝对值，结果基板层叠体的对准偏差量在7个位置都小于1μm。
由实施例9的结果可知，能够制造对准偏差得以抑制的基板层叠体。
[实施例10]
＜包含接合材料的溶液的调制＞
与实施例4同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例9同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
将如上述那样操作而准备的第一基板置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持23秒之后，以2000rpm旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上赋予了接合材料。将赋予有接合材料的第一基板在氮气气氛下，在200℃加热30分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度2.8μm，复合弹性模量5.8GPa，表面粗糙度(Ra)0.20nm)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
对于由上述获得的、形成有接合层的第一基板，与实施例9同样地操作而进行单片化，进一步进行了颗粒的洗涤。
＜临时固定基板层叠体的制造＞
与实施例9同样地操作，制造临时固定基板层叠体之后，将粘贴于第一基板的背面的切割带剥离并除去。
＜基板层叠体的制造＞
与实施例9同样地操作，获得了基板层叠体。
＜对准偏差量的测定＞
与实施例9同样地操作，进行对准偏差量的测定。基板层叠体的对准偏差量在7个位置都小于1μm。
[实施例11]
＜包含接合材料的溶液的调制＞
使用3-氨基丙基二乙氧基甲基硅烷(3APDES；(3-Aminopropyl)diethoxymethylsilane)1.26g的水解产物和4,4’-氧基二邻苯二甲酸半酯(通式(B-1)中的R为乙基)1.32g，除此以外，与实施例4同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
将如上述那样操作而准备的第一基板和第二基板各自置于旋转涂布机上，将所调制的包含接合材料的溶液2.0mL以固定速度滴加10秒，在保持13秒之后，以2000rpm旋转1秒，以600rpm旋转30秒之后，以2000rpm旋转10秒，使其干燥。由此，在第一基板上和第二基板上分别赋予了接合材料。将赋予有接合材料的第一基板和第二基板在氮气气氛下，在400℃分别加热10分钟。由此，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度350nm，复合弹性模量5.5GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜铜电极的形成＞
在第一基板中的接合层的表面上，通过溅射成膜形成了厚度100nm、直径2mm、间距10mm的铜电极。
＜芯片的形成＞
将形成有接合层和铜电极的第一基板、以及形成有接合层的第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
使单片化了的第一基板中的接合层的表面与单片化了的第二基板中的接合层的表面在大气下，在室温(23℃)进行接触，制造出包含第一基板、接合层和第二基板的临时固定基板层叠体。
＜基板层叠体的制造＞
将如上述那样操作而形成的临时固定基板层叠体在250℃，在空气气氛下，以2MPa的条件热压接5分钟，从而将第一基板和第二基板进行接合，获得了基板层叠体。
＜基板间的空隙的有无的判定方法1＞
利用红外线显微镜观察由实施例11制造的基板层叠体有无基板间的空隙。具体而言，使用半导体内部观察装置C9597-42U30(浜松Photonics株式会社制)和红外线显微镜MX63-IR(奥林巴斯株式会社制)，观察基板层叠体的红外线透过光，确认了距离铜电极的端部5mm以内的空隙的有无。
在该判定方法1中，在由实施例11获得的基板层叠体没有观察到空隙(为测定极限以下)。
＜基板间的空隙的有无的判定方法2＞
切断由实施例11获得的基板层叠体，利用扫描型电子显微镜观察基板层叠体的截面，判定基板间的空隙的有无。
在由实施例11获得的基板层叠体的截面没有观测到空隙。
[比较例4]
＜包含接合材料的溶液的调制＞
按照THE JOURNAL OF PHYSICAL CHEMISTRY C杂志，2011年，115号，12981-12989页的A2＊＊法，获得了四乙氧基硅烷(TEOS)的水解产物、和包含硅氧烷聚合物的乙醇(EtOH)、水和硝酸的混合溶液之后，添加水、乙醇和1-丙醇以达到TEOS(8.4质量％)、EtOH(12.9质量％)、1-丙醇(1PrOH)(75质量％)、硝酸(HNO3)(0.075质量％)，调制出溶液。进一步，使用蒸发器，进行上述溶液的浓缩直至成为TEOS(50质量％)，调制出包含接合材料的溶液。1PrOH、EtOH和硝酸中的括弧内的浓度分别表示浓缩前的溶液中的1PrOH、EtOH和硝酸的浓度，在以下各实施例和各比较例中也同样。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度550nm，复合弹性模量33.4GPa，水滴接触角44°，表面粗糙度(Ra)0.20nm)。
确认了接合层表面中的硅量为29.4原子％，存在硅烷醇基(TOF-SIMS峰值计数数2×10-5)。
＜铜电极的形成＞
与实施例11同样地操作，形成了铜电极。
＜芯片的形成＞
与实施例11同样地操作，将经过上述工序的第一基板和第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
与实施例11同样地操作，制造出临时固定基板层叠体。
＜基板层叠体的制造＞
将如上述那样操作形成的临时固定基板层叠体在250℃，在空气气氛下，以2MPa的条件进行了热压接5分钟，但是第一基板与第二基板从临时固定基板层叠体剥离，没能接合。可推测原因是接合面的凹凸没能吸收，没能将第一基板与第二基板接合。
[比较例5]
＜包含接合材料的溶液的调制＞
按照THE JOURNAL OF PHYSICAL CHEMISTRY C杂志，2011年，115号，12981-12989页的A2＊＊法，获得了双三乙氧基甲硅烷基乙烷(BTESE)的水解产物、和包含硅氧烷聚合物的乙醇(EtOH)、水和硝酸(HNO3)的混合溶液之后，添加水、乙醇和1-丙醇以达到BTESE(4.2质量％)、EtOH(6.8质量％)，1PrOH(88.9质量％)、HNO3(0.075质量％)，调制出溶液。进一步，使用蒸发器，进行上述溶液的浓缩直至成为BTESE(24质量％)，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度450nm，复合弹性模量15.9GPa，水滴接触角45°，表面粗糙度(Ra)0.30nm)。
确认了接合层中的表面的硅量为23.5原子％，存在硅烷醇基(TOF-SIMS峰值计数数6×10-4)。
＜铜电极的形成＞
与实施例11同样地操作，形成了铜电极。
＜芯片的形成＞
与实施例11同样地操作，将经过上述工序的第一基板和第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
与实施例11同样地操作，制造出临时固定基板层叠体。
＜基板层叠体的制造＞
将如上述那样操作形成的临时固定基板层叠体在250℃，在空气气氛下，以2MPa的条件进行热压接5分钟，但是第一基板与第二基板从临时固定基板层叠体剥离，没能接合。可推测原因是接合面的凹凸没能吸收，没能将第一基板与第二基板接合。
[实施例12]
＜包含接合材料的溶液的调制＞
与实施例4同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度1.5μm，复合弹性模量5.5GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜铜电极的形成＞
与实施例11同样地操作，形成了铜电极。
＜芯片的形成＞
与实施例11同样地操作，将经过上述工序的第一基板和第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
与实施例11同样地操作，制造出临时固定基板层叠体。
＜基板层叠体的制造＞
与实施例11同样地操作，制造出基板层叠体。
＜基板间的空隙的有无的判定方法1＞
对于由实施例12制造的基板层叠体有无基板间的空隙，与实施例11同样地利用红外线显微镜进行了观察。在该判定方法1中，在由实施例12获得的基板层叠体没有观察到空隙(测定极限以下)。
＜基板间的空隙的有无的判定方法2＞
切断由实施例12制造的基板层叠体，利用扫描型电子显微镜观察基板层叠体的截面，判定基板间的空隙的有无。
在由实施例12获得的基板层叠体的截面没有观察到空隙。
[实施例13]
＜包含接合材料的溶液的调制＞
与实施例12同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例7同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度1.5μm，复合弹性模量5.5GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜铜电极的形成＞
与实施例11同样地操作，形成了铜电极。
＜芯片的形成＞
与实施例11同样地操作，将经过上述工序的第一基板和第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
与实施例11同样地操作，制造出临时固定基板层叠体。
＜基板层叠体的制造＞
与实施例11同样地操作，制造出基板层叠体。
＜基板间的空隙的有无的判定方法1＞
对于由实施例13制造的基板层叠体有无基板间的空隙，与实施例11同样地利用红外线显微镜进行了观察。在该判定方法1中，在由实施例13获得的基板层叠体没有观察到空隙(测定极限以下)。
＜基板间的空隙的有无的判定方法2＞
切断由实施例13制造的基板层叠体，利用扫描型电子显微镜观察基板层叠体的截面，判定基板间的空隙的有无。
在由实施例13获得的基板层叠体的截面没有观察到空隙。
[实施例14]
＜包含接合材料的溶液的调制＞
与实施例12同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例8同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度1.5μm，复合弹性模量5.5GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜铜电极的形成＞
与实施例11同样地操作，形成了铜电极。
＜芯片的形成＞
与实施例11同样地操作，将经过上述工序的第一基板和第二基板各自单片化成20mm×20mm见方的芯片。
＜临时固定基板层叠体的制造＞
与实施例11同样地操作，制造出临时固定基板层叠体。
＜基板层叠体的制造＞
与实施例11同样地操作，制造出基板层叠体。
＜基板间的空隙的有无的判定方法1＞
对于由实施例14制造的基板层叠体的基板间的空隙的有无，与实施例11同样地利用红外线显微镜进行了观察。在该判定方法1中，对于由实施例14获得的基板层叠体，没有观察到空隙(测定极限以下)。
＜基板间的空隙的有无的判定方法2＞
切断由实施例14制造的基板层叠体，利用扫描型电子显微镜观察基板层叠体的截面，判定基板间的空隙的有无。
在由实施例14获得的基板层叠体的截面没有观察到空隙。
[实施例15]
＜包含接合材料的溶液的调制＞
与实施例4同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例11同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度2.8μm，复合弹性模量5.5GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出临时固定基板层叠体。上述临时固定基板层叠体的接合界面的表面能为0.1J/m2。
＜基板层叠体的制造＞
将如上述那样操作形成的临时固定基板层叠体在200℃，在氮气气氛下，加热30分钟，从而将第一基板和第二基板进行接合，获得了基板层叠体。所得的基板层叠体中，第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例16]
＜包含接合材料的溶液的调制＞
使用3-氨基丙基二乙氧基甲基硅烷(3APDES；(3-Aminopropyl)diethoxymethylsilane)0.42g的水解产物和4,4’-氧基二邻苯二甲酸半酯(通式(B-1)中的R为乙基)0.44g，除此以外，与实施例4同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例10同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度140nm，复合弹性模量5.8GPa)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出临时固定基板层叠体。上述临时固定基板层叠体的接合界面的表面能为0.2J/m2。
＜基板层叠体的制造＞
与实施例15同样地操作，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例17]
＜包含接合材料的溶液的调制＞
与实施例16同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例5同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例5同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度140nm，复合弹性模量5.5GPa，表面粗糙度(Ra)0.30nm，水滴接触角73°)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出临时固定基板层叠体。上述临时固定基板层叠体的接合界面的表面能为0.2J/m2。
＜基板层叠体的制造＞
与实施例15同样地操作，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例18]
＜包含接合材料的溶液的调制＞
与实施例16同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例7同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例5同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度140nm，复合弹性模量5.5GPa，表面粗糙度(Ra)0.30nm，水滴接触角73°)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出临时固定基板层叠体。上述临时固定基板层叠体的接合界面的表面能为2.5J/m2以上(测定极限)。
＜基板层叠体的制造＞
与实施例15同样地操作，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
[实施例19]
＜包含接合材料的溶液的调制＞
与实施例16同样地操作，调制出包含接合材料的溶液。
＜基板的准备＞
与实施例8同样地操作，准备第一基板和第二基板。
＜接合层的形成＞
与实施例5同样地操作，形成了具有硅氧烷键和酰亚胺键的接合层(固化率95％以上，厚度140nm，复合弹性模量5.5GPa，表面粗糙度(Ra)0.30nm，水滴接触角73°)。
接合层表面中的硅量和硅烷醇基的有无与实施例4同样。
＜临时固定基板层叠体的制造＞
与实施例5同样地操作，制造出临时固定基板层叠体。上述临时固定基板层叠体的接合界面的表面能为0.9J/m2。
＜基板层叠体的制造＞
与实施例15同样地操作，获得了基板层叠体。第一基板与第二基板的接合界面的表面能为2.5J/m2以上(测定极限)。
2018年10月26日申请的日本专利申请2018-202212号和2019年5月30日申请的日本专利申请2019-101252号的公开内容整体通过参照引入本说明书中。
本说明书所记载的全部文献、专利申请和技术标准与具体并且单独地记载有通过参照而引入各个文献、专利申请和技术标准的情况同等程度地，通过参照引入至本说明书中。

Claims (15)

1.一种基板层叠体的制造方法，其具备下述工序：
在第一基板和第二基板中至少一者的表面上赋予接合材料的工序；
使在所述表面上赋予的所述接合材料固化，形成23℃时的复合弹性模量为10GPa以下的接合层的工序；以及
经由所形成的所述接合层将所述第一基板与所述第二基板进行接合的工序。
2.根据权利要求1所述的基板层叠体的制造方法，在形成所述接合层的工序中，将在所述表面上赋予的所述接合材料在100℃～450℃进行加热以使其固化。
3.根据权利要求1或2所述的基板层叠体的制造方法，在将所述第一基板与所述第二基板进行接合的工序中，在经由所述接合层使所述第一基板与所述第二基板接触的状态下，将所述接合层在100℃～450℃加热以进行接合。
4.根据权利要求1～3中任一项所述的基板层叠体的制造方法，在形成所述接合层的工序之后且将所述第一基板与所述第二基板进行接合的工序之前的、接合层的固化率为70％以上。
5.根据权利要求1～4中任一项所述的基板层叠体的制造方法，所述接合层的表面具有硅烷醇基。
6.根据权利要求1～5中任一项所述的基板层叠体的制造方法，所述接合层具有酰胺键和酰亚胺键中至少一者、以及硅氧烷键。
7.根据权利要求1～6中任一项所述的基板层叠体的制造方法，其进一步具备下述工序：通过对于所述第一基板和所述第二基板中至少一者的、与所述接合层接触一侧的面进行表面处理，从而形成羟基。
8.根据权利要求1～7中任一项所述的基板层叠体的制造方法，基板层叠体中的所述接合层的厚度为0.001μm～8.0μm。
9.根据权利要求1～8中任一项所述的基板层叠体的制造方法，基板层叠体中的、所述第一基板与所述第二基板的接合界面的表面能为2J/m2以上。
10.根据权利要求1～9中任一项所述的基板层叠体的制造方法，在形成所述接合层的工序之后，进一步具备经由所述接合层将所述第一基板与所述第二基板进行临时固定的工序，所述临时固定的工序之后的所述第一基板与所述第二基板的接合界面的表面能为0.05J/m2以上。
11.根据权利要求1～10中任一项所述的基板层叠体的制造方法，在赋予所述接合材料的工序之前，进一步具备在所述第一基板和所述第二基板中至少一者的要赋予所述接合材料的表面上形成电极的工序。
12.根据权利要求11所述的基板层叠体的制造方法，在赋予所述接合材料的工序之后且形成所述接合层的工序之前，进一步具备除去所述电极上的接合材料的工序。
13.根据权利要求11所述的基板层叠体的制造方法，在形成所述接合层的工序之后且将所述第一基板与所述第二基板进行接合的工序之前，进一步具备除去所述电极上的接合层的工序。
14.根据权利要求1～13中任一项所述的基板层叠体的制造方法，在形成所述接合层的工序之后且将所述第一基板与所述第二基板进行接合的工序之前，进一步具备在形成有所述接合层的表面上形成电极的工序。
15.一种层叠体，其具备：
第一基板；以及
在所述第一基板上形成的接合层，
所述接合层为将接合材料固化而成的，且23℃时的复合弹性模量为10GPa以下。
CN201980069246.5A 2018-10-26 2019-10-17 基板层叠体的制造方法及层叠体 Pending CN112889131A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018-202212 2018-10-26
JP2018202212 2018-10-26
JP2019101252 2019-05-30
JP2019-101252 2019-05-30
PCT/JP2019/040845 WO2020085183A1 (ja) 2018-10-26 2019-10-17 基板積層体の製造方法及び積層体

Publications (1)

Publication Number Publication Date
CN112889131A true CN112889131A (zh) 2021-06-01

Family

ID=70330604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980069246.5A Pending CN112889131A (zh) 2018-10-26 2019-10-17 基板层叠体的制造方法及层叠体

Country Status (9)

Country Link
US (1) US20210391292A1 (zh)
EP (1) EP3855477A4 (zh)
JP (1) JP7162679B2 (zh)
KR (1) KR102582227B1 (zh)
CN (1) CN112889131A (zh)
IL (1) IL282337A (zh)
SG (1) SG11202103798VA (zh)
TW (1) TW202037700A (zh)
WO (1) WO2020085183A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230275057A1 (en) * 2020-09-10 2023-08-31 Mitsui Chemicals, Inc. Composition, multilayer body and method for producing multilayer body
WO2022201497A1 (ja) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法
JPWO2023032923A1 (zh) * 2021-09-06 2023-03-09
KR20240050368A (ko) * 2021-09-06 2024-04-18 미쓰이 가가쿠 가부시키가이샤 반도체용의 막을 형성하기 위한 조성물, 적층체 및 기판 적층체

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254743A (zh) * 1998-11-20 2000-05-31 琳得科株式会社 压敏粘合片及其使用方法
CN1294166A (zh) * 1999-09-14 2001-05-09 索尼化学株式会社 连接材料
CN101095215A (zh) * 2004-05-12 2007-12-26 夏普株式会社 切割·芯片接合兼用粘接片及使用了该粘接片的半导体装置的制造方法
JP2011116968A (ja) * 2009-10-30 2011-06-16 Hitachi Chem Co Ltd 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
CN102137906A (zh) * 2008-08-27 2011-07-27 日立化成工业株式会社 两面粘接膜和使用了该两面粘接膜的电子部件模块
JP2012164891A (ja) * 2011-02-08 2012-08-30 Hitachi Chem Co Ltd 半導体用粘接着シート、半導体用粘接着シートの製造方法、半導体ウエハ、半導体装置及び半導体装置の製造方法
US20150072125A1 (en) * 2012-04-02 2015-03-12 Nitto Denko Corporation Transparent sheet and method for manufacturing same
WO2016103528A1 (en) * 2014-12-26 2016-06-30 Henkel Japan Ltd. Sinterable bonding material and semiconductor device using the same
WO2017057354A1 (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 仮接着剤、積層体、積層体の製造方法、デバイス基板の製造方法及び半導体デバイスの製造方法
US20170368808A1 (en) * 2015-01-30 2017-12-28 Fujimori Kogyo Co., Ltd. Adhesive resin layer, adhesive resin film, laminate, and method of producing laminate
JP2018037558A (ja) * 2016-08-31 2018-03-08 富士フイルム株式会社 積層体の製造方法、仮接着用組成物、仮接着膜
CN108138013A (zh) * 2015-10-29 2018-06-08 东丽株式会社 临时粘合用层叠体膜、使用临时粘合用层叠体膜的基板加工体及层叠基板加工体的制造方法、以及使用它们的半导体器件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4933120B1 (zh) 1968-06-21 1974-09-04
JPH04132258A (ja) 1990-09-25 1992-05-06 Nec Corp 半導体基板の接続体およびその接続方法
EP0534304A1 (de) 1991-09-21 1993-03-31 Hoechst Aktiengesellschaft Cycloalkylierte Polyethyleniminderivate und ihre Verwendung als Hypolipidämika
JP2001123958A (ja) 1999-10-27 2001-05-08 Mikuni Adec Corp ダイアフラム式燃料ポンプ
JP5201048B2 (ja) 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US8304924B2 (en) 2009-05-29 2012-11-06 Mitsui Chemicals, Inc. Composition for sealing semiconductor, semiconductor device, and process for producing semiconductor device
JP2013105803A (ja) * 2011-11-11 2013-05-30 Seiko Epson Corp 接合方法および接合体
JP2016047895A (ja) 2014-08-28 2016-04-07 株式会社ダイセル 半導体用接着剤組成物
JP6729143B2 (ja) * 2015-10-29 2020-07-22 三菱マテリアル株式会社 樹脂組成物、接合体及び半導体装置
JP7061305B2 (ja) 2017-12-04 2022-04-28 株式会社テラモト サインボード取付セット
JP2018202212A (ja) 2018-10-03 2018-12-27 株式会社三洋物産 遊技機

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254743A (zh) * 1998-11-20 2000-05-31 琳得科株式会社 压敏粘合片及其使用方法
CN1294166A (zh) * 1999-09-14 2001-05-09 索尼化学株式会社 连接材料
CN101095215A (zh) * 2004-05-12 2007-12-26 夏普株式会社 切割·芯片接合兼用粘接片及使用了该粘接片的半导体装置的制造方法
CN102137906A (zh) * 2008-08-27 2011-07-27 日立化成工业株式会社 两面粘接膜和使用了该两面粘接膜的电子部件模块
JP2011116968A (ja) * 2009-10-30 2011-06-16 Hitachi Chem Co Ltd 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
JP2012164891A (ja) * 2011-02-08 2012-08-30 Hitachi Chem Co Ltd 半導体用粘接着シート、半導体用粘接着シートの製造方法、半導体ウエハ、半導体装置及び半導体装置の製造方法
US20150072125A1 (en) * 2012-04-02 2015-03-12 Nitto Denko Corporation Transparent sheet and method for manufacturing same
WO2016103528A1 (en) * 2014-12-26 2016-06-30 Henkel Japan Ltd. Sinterable bonding material and semiconductor device using the same
US20170368808A1 (en) * 2015-01-30 2017-12-28 Fujimori Kogyo Co., Ltd. Adhesive resin layer, adhesive resin film, laminate, and method of producing laminate
WO2017057354A1 (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 仮接着剤、積層体、積層体の製造方法、デバイス基板の製造方法及び半導体デバイスの製造方法
CN108138013A (zh) * 2015-10-29 2018-06-08 东丽株式会社 临时粘合用层叠体膜、使用临时粘合用层叠体膜的基板加工体及层叠基板加工体的制造方法、以及使用它们的半导体器件的制造方法
JP2018037558A (ja) * 2016-08-31 2018-03-08 富士フイルム株式会社 積層体の製造方法、仮接着用組成物、仮接着膜

Also Published As

Publication number Publication date
WO2020085183A1 (ja) 2020-04-30
IL282337A (en) 2021-05-31
SG11202103798VA (en) 2021-05-28
KR20210060571A (ko) 2021-05-26
US20210391292A1 (en) 2021-12-16
EP3855477A4 (en) 2022-07-06
TW202037700A (zh) 2020-10-16
JPWO2020085183A1 (ja) 2021-10-07
EP3855477A1 (en) 2021-07-28
JP7162679B2 (ja) 2022-10-28
KR102582227B1 (ko) 2023-09-22

Similar Documents

Publication Publication Date Title
CN112889131A (zh) 基板层叠体的制造方法及层叠体
CN108352320B (zh) 半导体用膜组合物、各制造方法以及半导体装置
CN110545997B (zh) 基板层叠体及基板层叠体的制造方法
WO2024010007A1 (ja) 基板積層体の製造方法及び基板積層体
WO2024029390A1 (ja) 基板積層体の製造方法及び半導体装置
JP2021182621A (ja) 積層体、組成物及び積層体の製造方法
JP7351019B2 (ja) 組成物、積層体及び積層体の製造方法
WO2023032923A1 (ja) 半導体用の膜を形成するための組成物、積層体及び基板積層体
WO2023032924A1 (ja) 半導体用の膜を形成するための組成物、積層体及び基板積層体
JP2023177917A (ja) 半導体装置およびその製造方法
US20240182766A1 (en) Adhesive composition, laminate, method for producing laminate, and method for producing semiconductor substrate
WO2022202153A1 (ja) 接着剤組成物、積層体、積層体の製造方法、及び半導体基板の製造方法
KR20230163489A (ko) 접착제 조성물, 적층체, 적층체의 제조 방법, 및 가공된 기판의 제조 방법
CN117981055A (zh) 半导体基板的清洗方法、经加工的半导体基板的制造方法以及剥离和溶解用组合物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination