CN112864036A - 一种测试方法及装置 - Google Patents

一种测试方法及装置 Download PDF

Info

Publication number
CN112864036A
CN112864036A CN202110008029.4A CN202110008029A CN112864036A CN 112864036 A CN112864036 A CN 112864036A CN 202110008029 A CN202110008029 A CN 202110008029A CN 112864036 A CN112864036 A CN 112864036A
Authority
CN
China
Prior art keywords
word lines
test
testing
odd
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110008029.4A
Other languages
English (en)
Other versions
CN112864036B (zh
Inventor
陈广甸
范光龙
陈金星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110008029.4A priority Critical patent/CN112864036B/zh
Publication of CN112864036A publication Critical patent/CN112864036A/zh
Application granted granted Critical
Publication of CN112864036B publication Critical patent/CN112864036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种测试方法及装置，用于测试3D NAND存储器中字线的可靠性，提供测试装置，测试装置包括：第一测试端和第二测试端，第一测试端将第奇数条字线的接触结构串联在一起，第二测试端将第偶数条字线的接触结构串联在一起，第奇数条字线和第偶数条字线相互平行，且相邻的字线之间存在间隔。由于第奇数条字线串联在一起，第偶数条字线串联在一起，若相邻的两条字线之间存在刻蚀穿通的情况，将使得所有的字线串联在一起，即第一测试端和第二测试端处于连接状态，若相邻的两条字线之间不存在刻蚀穿通的情况，第一测试端和第二测试端处于断开状态。因而，通过该测试方法可以直接线上测试字线之间的刻蚀穿通缺陷，提高检测效率。

Description

一种测试方法及装置
技术领域
本发明涉及半导体技术领域，特别涉及一种测试方法及装置。
背景技术
在3D NAND存储器中，存储阵列可包括核心(core)区和阶梯(stair step，SS)区。阶梯区用来供存储阵列各层中的控制栅引出接触部，作为字线连接区。这些控制栅作为存储阵列的字线，执行编程、擦写、读取等操作。
在3D NAND存储器的制作过程中，在阶梯区的各级阶梯结构上刻蚀形成接触孔，然后填充接触部，从而引出控制栅。在实际生产过程中，不易实现接触孔恰好落在阶梯结构上，可能存在刻蚀穿通(Punch Through)的缺陷。
现有的检测刻蚀穿通的缺陷的方法是在芯片被制造出来后通过纳米探测(nanoprobe)方法线下检测接触孔，但是该方法效率较低。
发明内容
有鉴于此，本发明的目的在于提供一种测试方法及装置，提高检测接触孔刻蚀穿通缺陷的效率。
为实现上述目的，本发明有如下技术方案：
一种测试方法，用于测试3D NAND存储器中字线的可靠性，包括：
提供测试装置，所述测试装置包括：第一测试端和第二测试端；
所述第一测试端将第奇数条字线的接触结构串联在一起，所述第二测试端将第偶数条字线的接触结构串联在一起，所述第奇数条字线和所述第偶数条字线相互平行且相邻字线之间具有间隔；
测试所述第一测试端和所述第二测试端是否处于连接状态。
可选的，所述第奇数条字线和所述第偶数条字线的排序方向为垂直于3D NAND存储器中衬底的方向，所述第奇数条字线和所述第偶数条字线的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。
可选的，所述第一测试端包括：第一金属线和第一衬垫，所述第二测试端包括：第二金属线和第二衬垫；
所述第一金属线的第一端将所述第奇数条字线的接触结构串联在一起，所述第一金属线的第二端与所述第一衬垫连接；
所述第二金属线的第一端将所述第偶数条字线的接触结构串联在一起，所述第二金属线的第二端与所述第二衬垫连接。
可选的，所述测试所述第一测试端和所述第二测试端是否处于连接状态包括：
将所述第一测试端连接电压表的第一端，所述第二测试端连接电压表的第二端；
通过所述电压表测量所述第一测试端和所述第二测试端之间是否存在电压。
可选的，所述测试所述第一测试端和所述第二测试端是否处于连接状态包括：
在所述第一测试端和所述第二测试端之间连接电源和电流表；
通过所述电流表测量所述第一测试端和所述第二测试端之间是否存在电流。
一种测试装置，用于测试3D NAND存储器中字线的可靠性，包括：第一测试端和第二测试端；
所述第一测试端用于将第奇数条字线的接触结构串联在一起，所述第二测试端用于将第偶数条字线的接触结构串联在一起；
所述第奇数条字线和所述第偶数条字线相互平行，且相邻字线之间存在间隔。
可选的，所述第奇数条字线和所述第偶数条字线的排序方向为垂直于3D NAND存储器中衬底的方向，所述第奇数条字线和所述第偶数条字线的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。
可选的，所述第一测试端包括：第一金属线和第一衬垫，所述第二测试端包括：第二金属线和第二衬垫；
所述第一金属线的第一端将第所述奇数条字线的接触结构串联在一起，所述第一金属线的第二端与所述第一衬垫连接；
所述第二金属线的第一端将所述第偶数条字线的接触结构串联在一起，所述第二金属线的第二端与所述第二衬垫连接。
可选的，所述接触结构为填充有金属材料的接触孔。
可选的，所述测试装置位于芯片之间的切割道中。
本发明实施例提供的一种测试方法，该测试方法用于测试3D NAND存储器中字线的可靠性，包括：提供测试装置，测试装置包括：第一测试端和第二测试端，第一测试端用于将第奇数条字线的接触结构串联在一起，第二测试端用于将第偶数条字线的接触结构串联在一起，第奇数条字线和第偶数条字线相互平行，且相邻的字线之间存在间隔，测试第一测试端和第二测试端是否处于连接状态。这样，由于第奇数条字线串联在一起，第偶数条字线串联在一起，则若相邻的两条字线之间存在刻蚀穿通的情况，将使得所有的字线串联在一起，即第一测试端和第二测试端处于连接状态，若相邻的两条字线之间不存在刻蚀穿通的情况，第一测试端和第二测试端处于断开状态。因而，通过该测试方法可以直接线上测试字线之间的刻蚀穿通缺陷，提高检测效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了一种3D NAND存储器的立体结构示意图；
图2示出了一种3D NAND存储器的剖面结构示意图；
图3示出了一种3D NAND存储器的俯视结构示意图；
图4示出了根据本发明实施例一种测试装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
现有的检测刻蚀穿通的缺陷的方法是在芯片被制造出来后通过纳米探测(nanoprobe)方法线下检测接触孔，但是该方法效率较低。
为此，本申请实施例提供一种测试方法，该测试方法用于测试3D NAND存储器中字线的可靠性，包括：提供测试装置，测试装置包括：第一测试端和第二测试端，第一测试端用于将第奇数条字线的接触结构串联在一起，第二测试端用于将第偶数条字线的接触结构串联在一起，第奇数条字线和第偶数条字线相互平行，且相邻的字线之间存在间隔。这样，由于第奇数条字线串联在一起，第偶数条字线串联在一起，则若相邻的两条字线之间存在刻蚀穿通的情况，将使得所有的字线串联在一起，即第一测试端和第二测试端处于连接状态，若相邻的两条字线之间不存在刻蚀穿通的情况，第一测试端和第二测试端处于断开状态。因而，通过该测试方法可以直接线上测试字线之间的刻蚀穿通缺陷，提高检测效率。
为了更好的理解本申请实施例提供的测试方法，首先对相关的3D NAND存储器进行描述。
在形成3D NAND存储器时，首先在衬底100上形成绝缘层102和牺牲层交替层叠的堆叠层110，绝缘层102例如可以为氧化硅，牺牲层可以为氮化硅。而后刻蚀堆叠层110以在堆叠层110中形成沟道孔，沟道孔用于形成存储结构。具体的，可以在沟道孔的底部通过选择性外延生长(selective epitaxial growth，SEG)形成外延结构132，而后在外延结构132上形成存储结构130。外延结构132起到对存储结构130的连接作用，以及对存储结构130的支撑作用。存储结构130包括存储功能层和沟道层，存储功能层包括依次层叠的阻挡层、电荷捕获层和隧穿层，阻挡层、电荷捕获层以及隧穿层具体可以为ONO叠层，即氧化硅-氮化硅-氧化硅的叠层，沟道层可以为多晶硅层。沟道层之间还可以形成有绝缘材料的填充层，绝缘材料例如可以为氧化硅。还可以在沟道结构130上形成接触塞134，用于引出沟道结构。而后，刻蚀沟道孔之间的堆叠层110以形成栅线缝隙，利用栅线缝隙去除堆叠层110中的牺牲层，形成镂空结构。并在镂空结构中填充金属，形成栅极层104，从而形成绝缘层102和栅极层104交替层叠的堆叠层110，参考图1和图2所示，图1为3D NAND存储器的立体结构示意图，图2为3D NAND存储器的剖面结构示意图。堆叠层110中栅极层104的层数越多，形成的存储单元串中包括的存储单元就越多，器件的集成度越高，栅极层104的层数例如可以为16层、32层、48层、64层、72层、96层、128层等。堆叠层110包括核心存储区1101和台阶区1102，核心存储区1101通常在堆叠层110的中部区域，台阶区1102通常在核心存储区1101的四周，其中一个方向上核心存储区1101两侧的台阶用于形成栅极接触150，另一个方向上核心存储区1101两侧的台阶不用于形成接触，为伪台阶，参考图3所示，图3为3D NAND存储器的俯视结构示意图。
为了便于描述，将(3D)方向分别定义为第一轴X、第二轴Y和第三轴Z，其中，第一轴X和第二轴Y为衬底100表面所在平面中正交的两个轴，第一轴X为沿核心存储区1101延伸的轴，核心存储区1101延伸的轴即核心存储区1101向用于形成栅极接触150的阶梯延伸方向所在的轴，第二轴为沿伪台阶延伸的轴，第三轴Z为垂直于衬底100表面所在的轴，参考图1所示。台阶区1102中形成有分区台阶，分区台阶在第一轴X和第二轴Y方向上都形成有台阶，可以理解为，用于形成栅极接触的核心存储区1101两侧的台阶在第一轴X方向和第二轴Y方向上都形成有台阶，则，第一轴X方向上的台阶上形成有栅极接触150，第二轴Y方向上的台阶上形成有栅极接触150。本申请实施例的附图中，仅示出了堆叠层110一侧的台阶结构，以及与该侧台阶结构相连的部分核心存储区，即仅示出了第一轴X方向和第三轴Z方向上的剖面结构。
为了检测栅极层的接触存在刻蚀穿通的情况，本申请实施例提供一种测试方法，用于测试3D NAND存储器中字线的可靠性，包括：
提供测试装置，所述测试装置包括：第一测试端10和第二测试端20；
所述第一测试端10用于将第奇数条字线111的接触结构121串联在一起，所述第二测试端20用于将第偶数条字线112的接触结构122串联在一起；
所述第奇数条字线111和所述第偶数条字线112相互平行，且相邻字线之间存在间隔；
测试所述第一测试端10和所述第二测试端20是否处于连接状态。
本申请实施例中，由于测试装置中第奇数条字线111的接触结构121串联在一起，第偶数条字线112的接触结构122串联在一起，若相邻的两条字线的接触结构存在刻蚀穿通的情况，则所有的字线的接触结构均被串联在一起，则第一测试端10和第二测试端20处于连接状态，若相邻的两条字线的接触结构不存在刻蚀穿通的情况，则第一测试端10和第二测试端20处于断开状态。因而通过测试第一测试端10和第二测试端20的连接状态可以测试字线的接触结构之间是否存在刻蚀穿通的情况。具体的，当第一测试端10和第二测试端20处于连接状态时，字线的接触结构之间存在刻蚀穿通的情况，当第一测试端10和第二测试端20处于断开状态时，字线的接触结构之间不存在刻蚀穿通的情况。而且，由于第奇数条字线和第偶数条字线与3D NAND存储器的字线采用相同的工艺同步形成，因而通过字线的接触结构之间的刻蚀穿通缺陷确定栅极接触之间的刻蚀穿通缺陷。
第奇数条字线111和第偶数条字线112的排序方向为垂直于3D NAND存储器中衬底的方向，第奇数条字线111和第偶数条字线112的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。具体的，由于核心存储区两侧的台阶在第一轴X方向和第二轴Y方向上都形成有台阶，第一轴X方向上的台阶上形成有栅极接触，第二轴Y方向上的台阶上形成有栅极接触。当需要测试第一轴X方向上的栅极接触是否存在刻蚀穿通的情况时，可以根据3D NAND存储器中第一轴X方向上的栅极层结构设计字线结构，从而能够利用测试装置测试第一轴X方向上栅极接触是否存在刻蚀穿通的情况。当需要测试第二轴Y方向上的栅极接触是否存在刻蚀穿通的情况时，可以根据3D NAND存储器中第二轴Y方向上的栅极层结构设计字线结构，从而能够根据测试装置测试第二轴Y方向上栅极接触是否存在刻蚀穿通的情况。
第一测试端10可以包括第一金属线103和第一衬垫101，第二测试端20包括第二金属线203和第二衬垫201，参考图4所示，第一金属线103的第一端将第奇数条字线111的接触结构121串联在一起，第一金属线103的第二端与第一衬垫201连接，第二金属线203的第一端将第偶数条字线112的接触结构122串联在一起，第二金属线203的第二端与第二衬垫201连接。
在具体的应用中，可以将第一测试端10与电压表的第一端连接，将第二测试端20与电压表的第二端连接，通过电压表测量第一测试端10和第二测试端20之间是否存在电压，当第一测试端10和第二测试端20之间存在电压时，表明第一测试端10和第二测试端20处于连接状态，当第一测试端10和第二测试端20之间没有电压时，表明第一测试端10和第二测试端20处于断开状态。具体的，通过电压表是否存在示数判断第一测试端10和第二测试端20是否存在电压，显然，当电压表存在示数时，表明第一测试端10和第二测试端20之间存在电压，当电压表没有示数时，表明第一测试端10和第二测试端20之间没有电压。在具体的实施例中，可以将电压表的第一端与第一衬垫101连接，将电压表的第二端与第二衬垫201连接。
还可以在第一测试端10和第二测试端20之间连接电源和电流表，通过电流表测量第一测试端10和第二测试端20之间是否存在电流，当第一测试端10和第二测试端20之间存在电流时，表明第一测试端10和第二测试端20处于连接状态，当第一测试端10和第二测试端20之间没有电流时，表明第一测试端10和第二测试端20处于断开状态。具体的，通过电流表是否存在示数判断第一测试端10和第二测试端20之间的状态，当电流表存在示数时，表明第一测试端10和第二测试端20之间存在电流，当电流表不存在示数时，表明第一测试端10和第二测试端20之间不存在电流。
以上对本申请实施提供的一种测试方法进行了详细的描述，本申请实施例提供一种测试装置，参考图4所示，该测试装置用于测试3D NAND存储器中字线的可靠性，包括：第一测试端10和第二测试端20；
所述第一测试端10用于将第奇数条字线111的接触结构121串联在一起，所述第二测试端20用于将第偶数条字线112的接触结构122串联在一起；
所述第奇数条字线111和所述第偶数条字线112相互平行，且相邻字线之间存在间隔。
需要说明，本申请实施例中，第奇数条字线111和第偶数条字线112与3D NAND存储器的字线采用相同的工艺同步形成，且第奇数条字线111的接触结构112以及第偶数条字线112的接触结构122与3D NAND存储器的字线接触采用相同的工艺同步形成。因此测试装置中，第奇数条字线111和第偶数条字线112的相对位置关系即为3D NAND存储器中第奇数层栅极层和第偶数层栅极层的相对位置关系。因此，基于该测试装置能够检测3D NAND存储器中栅极接触刻蚀穿通的缺陷。
第奇数条字线111和第偶数条字线112相互平行且从测试装置的一端向另一端依次排序，例如，测试装置包括n条字线，n条相互平行的字线WL1至WLn从测试装置的下端至上端依次标记为第1条字线WL1、第2条字线WL2，……，第n条字线WLn，其中n≥2，且n为整数。每相邻两条字线之间存在间隔，间隔高度与栅极层之间的绝缘层高度可以相同。为了便于检测结果的直观性，将3D NAND存储器中的栅极层从靠近衬底的方向向远离衬底的方向依次排序，包括：第一层栅极层、第二层栅极层，……，第N层栅极层，其中，N≥2，且N为整数。则，第1条字线对应第一层栅极层，第2条字线对应第二层栅极层，……，第n条字线对应第N层栅极层。
每一条字线上形成有对应的接触结构，该接触结构对应栅极层的接触，例如，第一层栅极层的接触称为第一接触，第二层栅极层的接触称为第二接触，……第N层栅极层的接触称为第N接触，则第1条字线的接触结构对应第一接触，第2条字线的接触结构对应第二接触，……，第n字线的接触结构对应第N接触。
第一测试端10将第奇数条字线111的接触结构121串联在一起，具体的，将第1条字线的接触结构，第3条字线的接触结构，……，第2m+1条字线的接触结构串联在一起，m≥0且为整数，第二测试端20将第偶数条字线112的接触结构122串联在一起，具体的，将第2条字线的接触结构，第4条字线的接触结构，……，第2m+2条字线的接触结构串联在一起，m≥0且为整数。相邻的两条字线的接触结构存在刻蚀穿通的情况时，例如第1条字线的接触结构穿通至第2条字线上，则第1条字线的接触结构和第2条字线的接触结构接触，即第1条字线的接触结构和第2条字线的接触结构连接，由于第1条字线的接触结构和第3条字线的接触结构，……第2m+1条字线的接触结构串联在一起，且第2条字线的接触结构和第4条字线的接触结构，……第2m+2条字线的接触结构串联在一起，则使得所有字线的接触结构均串联在一起，即第一测试端10和第二测试端20处于连接状态。当相邻的两条字线的接触结构不存在刻蚀穿通的情况时，第奇数条字线111的接触结构121串联在一起，第偶数条字线112的接触结构122串联在一起，串联后的第奇数条字线111的接触结构121和串联后的第偶数条字线112的接触结构122处于断开状态，即第一测试端10和第二测试端20处于断开状态，从而通过该测试装置可以测试字线的接触结构存在刻蚀穿通的情况。由于第奇数条字线111和第偶数条字线112与3D NAND存储器的字线采用相同的工艺同步形成，则通过该测试装置获得的测试结果可以表征相邻的栅极层的接触是否存在刻蚀穿通的情况。
本实施例中，第奇数条字线111和第偶数条字线112的排序方向为垂直于3D NAND存储器中衬底的方向，第奇数条字线121和第二偶数条字线122的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。具体的，由于核心存储区两侧的台阶在第一轴X方向和第二轴Y方向上都形成有台阶，第一轴X方向上的台阶上形成有栅极接触，第二轴Y方向上的台阶上形成有栅极接触。当需要测试第一轴X方向上的栅极接触是否存在刻蚀穿通的情况时，可以根据3D NAND存储器中第一轴X方向上的栅极层结构设计字线结构，从而能够利用测试装置测试第一轴X方向上栅极接触是否存在刻蚀穿通的情况。当需要测试第二轴Y方向上的栅极接触是否存在刻蚀穿通的情况时，可以根据3D NAND存储器中第二轴Y方向上的栅极层结构设计字线结构，从而能够根据测试装置测试第二轴Y方向上栅极接触是否存在刻蚀穿通的情况。
在具体的应用中，第一测试端10可以包括第一金属线103和第一衬垫101，第二测试端20包括第二金属线203和第二衬垫201，参考图4所示，第一金属线103的第一端将第奇数条字线111的接触结构121串联在一起，第一金属线103的第二端与第一衬垫201连接，第二金属线203的第一端将第偶数条字线112的接触结构122串联在一起，第二金属线203的第二端与第二衬垫201连接。
作为本申请的一具体示例，接触结构为填充有金属材料的接触孔，金属材料例如可以为金属钨。
作为本申请的另一具体示例，为了不影响最终制成的器件的性能，并充分利用晶圆的面积，该测试装置可以位于芯片的划片槽区域。因而整个可靠性测试装置的尺寸可以根据划片槽区域的尺寸进行调整。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种测试方法，其特征在于，用于测试3D NAND存储器中字线的可靠性，包括：
提供测试装置，所述测试装置包括：第一测试端和第二测试端；
所述第一测试端将第奇数条字线的接触结构串联在一起，所述第二测试端将第偶数条字线的接触结构串联在一起，所述第奇数条字线和所述第偶数条字线相互平行且相邻字线之间具有间隔；
测试所述第一测试端和所述第二测试端是否处于连接状态。
2.根据权利要求1所述的测试方法，其特征在于，所述第奇数条字线和所述第偶数条字线的排序方向为垂直于3D NAND存储器中衬底的方向，所述第奇数条字线和所述第偶数条字线的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。
3.根据权利要求1所述的测试方法，其特征在于，所述第一测试端包括：第一金属线和第一衬垫，所述第二测试端包括：第二金属线和第二衬垫；
所述第一金属线的第一端将所述第奇数条字线的接触结构串联在一起，所述第一金属线的第二端与所述第一衬垫连接；
所述第二金属线的第一端将所述第偶数条字线的接触结构串联在一起，所述第二金属线的第二端与所述第二衬垫连接。
4.根据权利要求1-3任意一项所述的测试方法，其特征在于，所述测试所述第一测试端和所述第二测试端是否处于连接状态包括：
将所述第一测试端连接电压表的第一端，所述第二测试端连接电压表的第二端；
通过所述电压表测量所述第一测试端和所述第二测试端之间是否存在电压。
5.根据权利要求1-3任意一项所述的测试方法，其特征在于，所述测试所述第一测试端和所述第二测试端是否处于连接状态包括：
在所述第一测试端和所述第二测试端之间连接电源和电流表；
通过所述电流表测量所述第一测试端和所述第二测试端之间是否存在电流。
6.一种测试装置，其特征在于，用于测试3D NAND存储器中字线的可靠性，包括：第一测试端和第二测试端；
所述第一测试端用于将第奇数条字线的接触结构串联在一起，所述第二测试端用于将第偶数条字线的接触结构串联在一起；
所述第奇数条字线和所述第偶数条字线相互平行，且相邻字线之间存在间隔。
7.根据权利要求6所述的测试装置，其特征在于，所述第奇数条字线和所述第偶数条字线的排序方向为垂直于3D NAND存储器中衬底的方向，所述第奇数条字线和所述第偶数条字线的延伸方向为3D NAND存储器中沿核心存储区延伸的方向或者沿伪台阶区延伸的方向。
8.根据权利要求6所述的测试装置，其特征在于，所述第一测试端包括：第一金属线和第一衬垫，所述第二测试端包括：第二金属线和第二衬垫；
所述第一金属线的第一端将第所述奇数条字线的接触结构串联在一起，所述第一金属线的第二端与所述第一衬垫连接；
所述第二金属线的第一端将所述第偶数条字线的接触结构串联在一起，所述第二金属线的第二端与所述第二衬垫连接。
9.根据权利要求6-8任意一项所述的测试装置，其特征在于，所述接触结构为填充有金属材料的接触孔。
10.根据权利要求6-8任意一项所述的测试装置，其特征在于，所述测试装置位于芯片之间的切割道中。
CN202110008029.4A 2021-01-05 2021-01-05 一种测试方法及装置 Active CN112864036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110008029.4A CN112864036B (zh) 2021-01-05 2021-01-05 一种测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110008029.4A CN112864036B (zh) 2021-01-05 2021-01-05 一种测试方法及装置

Publications (2)

Publication Number Publication Date
CN112864036A true CN112864036A (zh) 2021-05-28
CN112864036B CN112864036B (zh) 2023-08-01

Family

ID=76003807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110008029.4A Active CN112864036B (zh) 2021-01-05 2021-01-05 一种测试方法及装置

Country Status (1)

Country Link
CN (1) CN112864036B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005456A (zh) * 2009-08-26 2011-04-06 三星电子株式会社 包括三维存储单元阵列的半导体存储器件
US20140226414A1 (en) * 2013-02-14 2014-08-14 Sandisk Technologies Inc. Group word line erase and erase-verify methods for 3d non-volatile memory
CN104298039A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 测试单元、阵列基板和显示面板
CN204424257U (zh) * 2015-03-20 2015-06-24 中芯国际集成电路制造(北京)有限公司 用于测试相变存储器的半导体结构
US20170103994A1 (en) * 2014-09-12 2017-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN106920797A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
CN107527661A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种字线电阻测试方法及三维存储器失效分析方法
CN107680523A (zh) * 2017-11-21 2018-02-09 深圳市华星光电技术有限公司 阵列基板十字线缺陷的检测方法
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN109411448A (zh) * 2018-10-15 2019-03-01 武汉新芯集成电路制造有限公司 一种可靠性测试结构及测试方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005456A (zh) * 2009-08-26 2011-04-06 三星电子株式会社 包括三维存储单元阵列的半导体存储器件
US20140226414A1 (en) * 2013-02-14 2014-08-14 Sandisk Technologies Inc. Group word line erase and erase-verify methods for 3d non-volatile memory
US20170103994A1 (en) * 2014-09-12 2017-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
CN104298039A (zh) * 2014-10-31 2015-01-21 京东方科技集团股份有限公司 测试单元、阵列基板和显示面板
CN204424257U (zh) * 2015-03-20 2015-06-24 中芯国际集成电路制造(北京)有限公司 用于测试相变存储器的半导体结构
CN106920797A (zh) * 2017-03-08 2017-07-04 长江存储科技有限责任公司 存储器结构及其制备方法、存储器的测试方法
CN107527661A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种字线电阻测试方法及三维存储器失效分析方法
CN107680523A (zh) * 2017-11-21 2018-02-09 深圳市华星光电技术有限公司 阵列基板十字线缺陷的检测方法
CN108807342A (zh) * 2018-06-01 2018-11-13 上海华力集成电路制造有限公司 闪存浮栅极板间电容的晶圆允收测试图形
CN109411448A (zh) * 2018-10-15 2019-03-01 武汉新芯集成电路制造有限公司 一种可靠性测试结构及测试方法

Also Published As

Publication number Publication date
CN112864036B (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
CN109786387B (zh) 存储器及其形成方法、存储器的存储单元的选择方法
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
CN111146208B (zh) 半导体器件
US9099203B2 (en) Method for testing retention characteristics of semiconductor device having a volatile device cell and semiconductor test apparatus
US10768222B1 (en) Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure
CN104051427B (zh) 一种接触孔电阻测试结构及方法
CN110400788B (zh) 一种检查半导体器件设计规则的测试结构及测试方法
US11557604B2 (en) Semiconductor device and manufacturing method of the same
US7098049B2 (en) Shallow trench isolation void detecting method and structure for the same
CN105990357B (zh) 半导体器件及制备方法、半导体器件的测试结构及方法
CN112864036B (zh) 一种测试方法及装置
CN100456469C (zh) 用于精确化深沟槽电阻测量的结构和方法
CN113629038B (zh) 测试阵列结构、晶圆结构与晶圆测试方法
US6693834B1 (en) Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices
CN108695185A (zh) 检测对准偏移的方法
JP3196813B2 (ja) 半導体メモリ
CN109659297B (zh) 闪存控制栅极板间电容的晶圆允收测试图形
CN110289250B (zh) 闪存的源端通孔电阻的晶圆允收测试图形
US6984534B2 (en) Method and device for detecting whether the alignment of bit line contacts and active areas in DRAM devices is normal
CN1295791C (zh) 集成电路装置
US6856562B2 (en) Test structure for measuring a junction resistance in a DRAM memory cell array
CN112928038B (zh) 一种检测方法
CN112908882B (zh) 一种检测方法
CN106997857A (zh) 一种半导体器件及其检测结构、电子装置
CN114664798B (zh) 测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant