CN109659297B - 闪存控制栅极板间电容的晶圆允收测试图形 - Google Patents
闪存控制栅极板间电容的晶圆允收测试图形 Download PDFInfo
- Publication number
- CN109659297B CN109659297B CN201811553646.7A CN201811553646A CN109659297B CN 109659297 B CN109659297 B CN 109659297B CN 201811553646 A CN201811553646 A CN 201811553646A CN 109659297 B CN109659297 B CN 109659297B
- Authority
- CN
- China
- Prior art keywords
- metal line
- metal wire
- capacitance
- control gate
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 239
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 11
- 238000012544 monitoring process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种闪存控制栅极板间电容的晶圆允收测试图形，涉及半导体集成电路，通过将控制栅极板设计为U形控制栅，同一行的每个漏区或同一行的每个源区两侧的控制栅连接在一起实现等电位；通过将第一金属线单元与第一焊盘设计为U形结构，将第二金属线单元与第二焊盘设计为U形结构，并将第一金属线单元和第二金属线单元设计为其长度方向与控制栅极板的长度方向垂直，第一金属线单元将奇数控制栅极板并联在一起连接到第一焊盘,第二金属线单元将偶数控制栅极板并联在一起连接到第二焊盘，使得控制栅极板间的电容测试更加准确，并可监控工艺中控制栅与控制栅之间的填充情况。
Description
技术领域
本发明涉及半导体集成电路，尤其涉及一种闪存控制栅极板间电容的晶圆允收测试图形。
背景技术
在半导体集成电路中，随着半导体技术的发展，非易失性闪存市场占有率越来越高。为了满足高密度、高性能、低成本的市场需求，技术节点越做越小。对于非易失性闪存的电性参数监测要求更加全面，要求测试更加准确，进而更好的反应工艺制程情况，如对闪存浮栅极板间电容或对控制栅极板件电容的监测。
但目前的电性参数监测方法存在诸多缺陷，导致对于电性参数监测不够准确。
发明内容
本发明的目的在于提供一种闪存控制栅极板间电容的晶圆允收测试图形，使控制栅极板间的电容测试更加准确，并可监控工艺中控制栅与控制栅之间的填充情况。
本发明提供的闪存控制栅极板间电容的晶圆允收测试图形，包括多个有源区，多个有源区呈条形结构排列在衬底中，多个有源区通过场氧隔离衬底形成；浮栅和控制栅，控制栅呈条形结构且与有源区互相垂直，浮栅位于控制栅跨越有源区的底部，同一行的各控制栅连接在一起构成控制栅极，且控制栅极的长度方向与有源区互相垂直，并且源区和漏区分别位于控制栅极两侧的有源区中，在有源区上形成控制栅极-漏区-控制栅极-源区的结构，每一同一行漏区或每一同一行源区两侧的控制栅极的一端连接在一起构成U形控制栅结构，称为控制栅极板，形成奇数控制栅极板与偶数控制栅极板交替排列的方式；第一金属线单元包括第一金属线和第二金属线，第一金属线和第二金属线的长度方向与控制栅极的长度方向垂直，其中奇数控制栅极板通过连接孔连接到第一金属线或第二金属线；第一焊盘，连接第一金属线单元的第一金属线和第一金属线单元的第二金属线的短边的一侧，使第一焊盘、第一金属线单元的第一金属线与第一金属线单元的第二金属线构成U形结构；第二金属线单元包括第一金属线和第二金属线，第二金属线单元的第一金属线和第二金属线单元的第二金属线的长度方向与控制栅极的长度方向垂直，其中偶数控制栅极板通过连接孔连接到第二金属线单元的第一金属线或第二金属线单元的第二金属线；以及第二焊盘，连接第二金属线单元的第一金属线和第二金属线单元的第二金属线的短边的一侧，使第二焊盘、第二金属线单元的第一金属线与第二金属线单元的第二金属线构成U形结构。
更进一步的，多个有源区等间距的平行排列在衬底中。
更进一步的，至少包括四个控制栅极板，依次为奇数控制栅极板、偶数控制栅极板、奇数控制栅极板和偶数控制栅极板。
更进一步的，控制栅极的长度方向与有源区的长度方向互相垂直，每一同一行漏区两侧的控制栅极的短边的一侧相互连接在一起构成U形控制栅结构。
更进一步的，必有一奇数控制栅极板通过连接孔连接到第一金属线单元的第一金属线，并必有一奇数控制栅极板通过连接孔连接到第一金属线单元的第二金属线。
更进一步的，第一金属线单元的第一金属线和第一金属线单元的第二金属线位于一有源区的垂直上方。
更进一步的，必有一偶数控制栅极板通过连接孔连接到第二金属线单元的第一金属线，并必有一偶数控制栅极板通过连接孔连接到第二金属线单元的第二金属线。
更进一步的，第二金属线单元的第一金属线和第二金属线单元的第二金属线位于一有源区的垂直上方。
更进一步的，第一金属线单元的第一金属线和第二金属线中之一位于第二金属线单元的第一金属线和第二金属线之间。
更进一步的，第二金属线单元的第一金属线和第二金属线中之一位于第一金属线单元的第一金属线和第二金属线之间。
更进一步的，第一焊盘和第二焊盘位于第一金属线单元和第二金属线单元的长度方向的两侧。
更进一步的，连接孔为通孔。
更进一步的，第一焊盘与第二焊盘之间的电容为所有奇数控制栅极板与所有偶数控制栅极板间的总电容C总，闪存控制栅极板间电容C为总电容C总与控制栅极板的个数n与1的差(n-1)的商，公式为：C＝C总/n-1。
更进一步的，当每一同一行漏区两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为源区两侧控制栅极板间的电容。
更进一步的，当每一同一行源区两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为漏区两侧控制栅极板间的电容。
更进一步的，闪存的技术节点为55nm或50nm。
本发明提供的闪存控制栅极板间电容的晶圆允收测试图形，通过将控制栅极板设计为U形控制栅，同一行的每个漏区或同一行的每个源区两侧的控制栅连接在一起实现等电位，因此不会测到漏区或源区两侧的控制栅极板间电容，使得最终测得的电容仅为需要的源区或漏区两侧控制栅极板间电容；通过将第一金属线单元与第一焊盘设计为U形结构，将第二金属线单元与第二焊盘设计为U形结构，并将第一金属线单元和第二金属线单元设计为其长度方向与控制栅极板的长度方向垂直，第一金属线单元将奇数控制栅极板并联在一起连接到第一焊盘,第二金属线单元将偶数控制栅极板并联在一起连接到第二焊盘，避免了漏区两侧控制栅极或源区两侧控制栅极的电容干扰，以及可减小第一金属线单元与第二金属线单元之间的电容，使得控制栅极板间的电容测试更加准确，并可监控工艺中控制栅与控制栅之间的填充情况。
附图说明
图1为一闪存的版图示意图。
图2为沿图1中AA线的剖面结构示意图。
图3为沿图1中BB线的剖面结构示意图。
图4为本发明一实施例中的闪存控制栅极板间电容的晶圆允收测试图形的版图示意图。
图5为沿图4中CC1线的剖面结构示意图。
图6为沿图4中CC2线的剖面结构示意图。
图7为沿图4中DD1线的剖面结构示意图。
图8为沿图4中DD2线的剖面结构示意图。
图9为金属线单元中两金属线间电容与控制栅极板间电容的比较示意图。
图中主要元件附图标记说明如下：
101、有源区；103、浮栅；105、漏区；106、源区；410、430、奇数控制栅极板；420、440、偶数控制栅极板；510、第一焊盘；500a、600a、第一金属线；500b、600b、第二金属线；610、第二焊盘；104a、104b、104c、104d、104e、104f、104g、104h、控制栅极。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1、图2和图3，图1为一闪存的版图示意图，图2是沿图1中AA线的剖面结构示意图，图3是沿图1中BB线的剖面结构示意图。具体的，结合图1、图2和图3所示，闪存形成于芯片区域中，包括衬底100，如硅衬底，衬底100包括场氧隔离区102如浅沟槽隔离区，以及由场氧隔离区102隔离出来的多个有源区101，其中多个有源区101可等间距的平行排列在衬底中。闪存并包括浮栅(FG)103和控制栅(CG)104，控制栅104呈条形结构且和有源区101互相垂直，浮栅103位于控制栅104跨越有源区101的底部，各存储单元的源区106和漏区105分别位于浮栅103两侧的有源区101中。并且在浮栅103和半导体衬底100之间隔离有隧穿介质层如隧穿氧化层200，在浮栅103和控制栅104之间隔离有栅间介质层210如栅间氧化层，在控制栅104的顶部表面形成由氮化硅覆盖层220。由隧穿氧化层200、浮栅103、栅间介质层210、控制栅104和氮化硅覆盖层220组成栅极结构。还包括层间膜400，如氧化硅膜层。更进一步的，同一列的各存储单元的漏区105都通过连接孔300连接到由正面金属层组成的位线BL，如图1中的BL0，BL1，BL2等。同一行的各存储单元的控制栅104都连接在一起并通过一个连接孔连接到对应的由正面金属层组的源极线(未示出)，同一行的各控制栅104连接在一起并作为字线WL，如图1中WL0，WL1，WL2和WL3等。
在闪存中，电性参数监测包括对控制栅极板之间的电容的监测，控制栅极板间电容的监测还可监控工艺中控制栅与控制栅之间的填充情况，如果填充有问题，如存在空洞(void)，则控制栅极板间电容区的介电常数也会发生改变进而在电容测试结果中反馈出来，因此精确的监测控制栅极板之间的电容尤为重要。
本发明一实施例，在于提供一种闪存控制栅极板间电容的晶圆允收测试图形(WATTK)，用于精确的监测控制栅极板之间的电容。具体的，请参阅图4、图5、图6、图7及图8，其中图4为本发明一实施例中的闪存控制栅极板间电容的晶圆允收测试图形的版图示意图，图5是沿图4中CC1线的剖面结构示意图，图6是沿图4中CC2线的剖面结构示意图，图7是沿图4中DD1线的剖面结构示意图，图8是沿图4中DD2线的剖面结构示意图。闪存控制栅极板间电容的晶圆允收测试图形，包括：
多个有源区101，多个有源区101呈条形结构排列在衬底100中，多个有源区101通过场氧(如多个浅沟槽隔离区102)隔离衬底100而形成。
在本发明一实施例中，多个有源区101等间距的平行排列在衬底100中。
浮栅(FG)103和控制栅(CG)104，控制栅104呈条形结构且与有源区101互相垂直，浮栅103位于控制栅104跨越有源区101的底部，同一行的各控制栅104连接在一起构成控制栅极，且控制栅极的长度方向与有源区101互相垂直，如图4中的控制栅极104a、104b、104c、104d、104e、104f、104g及104h，并且源区106和漏区105分别位于控制栅极两侧的有源区101中，在有源区101上形成控制栅极-漏区-控制栅极-源区的结构，每一同一行漏区105或每一同一行源区106两侧的控制栅极的一端连接在一起构成U形控制栅结构，称为控制栅极板，如图4中同一行漏区105两侧的控制栅极104a和104b连接在一起构成控制栅极板410，另一同一行漏区105两侧的控制栅极104c和104d连接在一起构成控制栅极板420，再一同一行漏区105两侧的控制栅极104e和104f连接在一起构成控制栅极板430，再一同一行漏区105两侧的控制栅极104g和104h连接在一起构成控制栅极板440，如图4所示。当然也可以是同一行源区106两侧的控制栅极的一端连接在一起构成U形控制栅结构，其连接方式与同一行漏区105两侧的控制栅极连接在一起构成控制栅极板相同，在此不再赘述。在本发明中至少包括四个控制栅极板，依次为奇数控制栅极板410、偶数控制栅极板420、奇数控制栅极板430和偶数控制栅极板440，形成奇数控制栅极板与偶数控制栅极板交替排列的方式。
更具体的，在本发明一实施例中，控制栅极104a、104b、104c、104d、104e、104f、104g及104h的长度方向与有源区101的长度方向互相垂直，每一同一行漏区105两侧的控制栅极的短边的一侧相互连接在一起构成U形控制栅结构。
第一金属线单元500包括第一金属线500a和第二金属线500b，第一金属线500a和第二金属线500b的长度方向与控制栅极(104a、104b、104c、104d、104e、104f、104g及104h)的长度方向垂直，其中奇数控制栅极板通过连接孔700(图6中标示为700a和700b)连接到第一金属线500a或第二金属线500b。如图6中控制栅极板430通过连接孔700b连接到第二金属线500b，并通过连接孔700a连接到第一金属线500a。
在本发明一实施例中，必有一奇数控制栅极板通过连接孔连接到第一金属线500a，并必有一奇数控制栅极板通过连接孔连接到第二金属线500b，如图7所示。
在本发明一实施例中，第一金属线500a和第二金属线500b位于一有源区101的垂直上方。
第一焊盘510，连接第一金属线500a和第二金属线500b的短边的一侧，使第一焊盘510、第一金属线500a与第二金属线500b构成U形结构。
第二金属线单元600包括第一金属线600a和第二金属线600b，第一金属线600a和第二金属线600b的长度方向与控制栅极(104a、104b、104c、104d、104e、104f、104g及104h)的长度方向垂直，其中偶数控制栅极板通过连接孔800(如图5中标示为800a和800b)连接到第一金属线600a或第二金属线600b。如图5所示控制栅极板420通过连接孔800b连接到第二金属线600b，并通过连接孔800a连接到第一金属线600a。
在本发明一实施例中，必有一偶数控制栅极板通过连接孔连接到第一金属线600a，并必有一偶数控制栅极板通过连接孔连接到第二金属线600b，如图8所示。
在本发明一实施例中，第一金属线600a和第二金属线600b位于一有源区101的垂直上方。
第二焊盘610，连接第一金属线600a和第二金属线600b的短边的一侧，使第二焊盘610、第一金属线600a与第二金属线600b构成U形结构。
在本发明一实施例中，第一金属线单元500的第一金属线500a和第二金属线500b中之一位于第二金属线单元600的第一金属线600a和第二金属线600b之间。如第一金属线单元500的第二金属线500b位于第二金属线单元600的第一金属线600a和第二金属线600b之间。
在本发明一实施例中，第二金属线单元600的第一金属线600a和第二金属线600b中之一位于第一金属线单元500的第一金属线500a和第二金属线500b之间。如第二金属线单元600的第一金属线600a位于第一金属线单元500的第一金属线500a和第二金属线500b之间。
在本发明一实施例中，第一焊盘510和第二焊盘610位于第一金属线单元500和第二金属线单元600的长度方向的两侧。
在本发明一实施例中，连接孔为通孔。
如此，奇数控制栅极板通过连接孔连接到第一金属线单元500，多个奇数控制栅极板并联在一起后连接到第一焊盘510上，偶数控制栅极板通过连接孔连接到第二金属线单元600，多个偶数控制栅极板并联在一起后连接到第二焊盘610上，通过测试第一焊盘510与第二焊盘610之间的电容得到所有奇数控制栅极板与所有偶数控制栅极板间的总电容C总，则闪存控制栅极板间电容C(即一奇数控制栅极板与一偶数控制栅极板间的电容)为总电容C总与控制栅极板的个数n与1的差(n-1)的商，计算公式为：C＝C总/n-1。
当每一同一行漏区105两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为源区两侧控制栅极板间的电容，如图4所示。当每一同一行源区106两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为漏区两侧控制栅极板间的电容。
该闪存控制栅极板间电容的晶圆允收测试图形可监控源区或漏区两侧控制栅极板间电容，如果不将控制栅极板设计为U形测得的将是所有源区两侧控制栅极和所有漏区两侧控制栅极的电容，U形控制栅的设计会把所有漏区两侧的控制栅极连在一起实现等电位进而避免漏区两侧控制栅极的电容干扰。
第一金属线单元500和第二金属线单元600设计为与控制栅极的长度方向垂直的结构，如果采用第一金属线单元500和第二金属线单元600与控制栅极的长度方向同向的结构，在测试电容时该电容并不是单纯的控制栅极板间的电容，而是同时包含了第一金属线单元500与第二金属线单元600之间的电容，需要额外一个减去第一金属线单元500与第二金属线单元600之间的电容的测试图形，测试不够精准。采用本发明的结构，就规避了这个问题，因为第一金属线单元500和第二金属线单元600设计为与控制栅极的长度方向垂直的结构，第一金属线单元500两金属线间电容相对于控制栅极板间的电容只占比1.8％,可忽略不计,使得电容测试更加准确。具体的，可参阅图9，图9为金属线单元中两金属线间电容与控制栅极板间电容的比较示意图，如图9所示，采用第一金属线单元500和第二金属线单元600与控制栅极的长度方向同向的结构时，第一金属线单元500与第二金属线单元600之间的电容是控制栅极板间电容的0.63倍，第一金属线单元500与第二金属线单元600之间的电容占比重过大无法忽略不计，因此使用该方式设计的控制栅极板间的电容测试图形测得的电容结果必须减掉第一金属线单元500与第二金属线单元600之间的电容才是真正的制栅极板间的电容。采用第一金属线单元500和第二金属线单元600设计为与控制栅极的长度方向垂直的结构，第一金属线单元500与第二金属线单元600之间的电容是控制栅极板间电容的1.8％,占比远小于3％,可忽略不计,因此使用该方式设计的控制栅极板间的电容测试图形测得电容结果为浮栅极板间的电容，测试更加准确。
在本发明一实施例中，闪存的技术节点为55nm或50nm。
该闪存控制栅极板间电容的晶圆允收测试图形完全使用现有闪存工艺平台，不需要额外光罩。
综上所述，通过将控制栅极板设计为U形控制栅，同一行的每个漏区或同一行的每个源区两侧的控制栅连接在一起实现等电位，因此不会测到漏区或源区两侧的控制栅极板间电容，使得最终测得的电容仅为需要的源区或漏区两侧控制栅极板间电容；通过将第一金属线单元与第一焊盘设计为U形结构，将第二金属线单元与第二焊盘设计为U形结构，并将第一金属线单元和第二金属线单元设计为其长度方向与控制栅极板的长度方向垂直，第一金属线单元将奇数控制栅极板并联在一起连接到第一焊盘,第二金属线单元将偶数控制栅极板并联在一起连接到第二焊盘，避免了漏区两侧控制栅极或源区两侧控制栅极的电容干扰，以及可减小第一金属线单元与第二金属线单元之间的电容，使得控制栅极板间的电容测试更加准确，并可监控工艺中控制栅与控制栅之间的填充情况。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，包括：
多个有源区，多个有源区呈条形结构排列在衬底中，多个有源区通过场氧隔离衬底形成；
浮栅和控制栅，控制栅呈条形结构且与有源区互相垂直，浮栅位于控制栅跨越有源区的底部，同一行的各控制栅连接在一起构成控制栅极，且控制栅极的长度方向与有源区互相垂直，并且源区和漏区分别位于控制栅极两侧的有源区中，在有源区上形成控制栅极-漏区-控制栅极-源区的结构，每一同一行漏区或每一同一行源区两侧的控制栅极的一端连接在一起构成U形控制栅结构，称为控制栅极板，形成奇数控制栅极板与偶数控制栅极板交替排列的方式；
第一金属线单元包括第一金属线和第二金属线，第一金属线和第二金属线的长度方向与控制栅极的长度方向垂直，其中奇数控制栅极板通过连接孔连接到第一金属线或第二金属线；
第一焊盘，连接第一金属线单元的第一金属线和第一金属线单元的第二金属线的短边的一侧，使第一焊盘、第一金属线单元的第一金属线与第一金属线单元的第二金属线构成U形结构；
第二金属线单元包括第一金属线和第二金属线，第二金属线单元的第一金属线和第二金属线单元的第二金属线的长度方向与控制栅极的长度方向垂直，其中偶数控制栅极板通过连接孔连接到第二金属线单元的第一金属线或第二金属线单元的第二金属线；以及
第二焊盘，连接第二金属线单元的第一金属线和第二金属线单元的第二金属线的短边的一侧，使第二焊盘、第二金属线单元的第一金属线与第二金属线单元的第二金属线构成U形结构。
2.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，多个有源区等间距的平行排列在衬底中。
3.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，至少包括四个控制栅极板，依次为奇数控制栅极板、偶数控制栅极板、奇数控制栅极板和偶数控制栅极板。
4.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，控制栅极的长度方向与有源区的长度方向互相垂直，每一同一行漏区两侧的控制栅极的短边的一侧相互连接在一起构成U形控制栅结构。
5.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，必有一奇数控制栅极板通过连接孔连接到第一金属线单元的第一金属线，并必有一奇数控制栅极板通过连接孔连接到第一金属线单元的第二金属线。
6.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第一金属线单元的第一金属线和第一金属线单元的第二金属线位于一有源区的垂直上方。
7.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，必有一偶数控制栅极板通过连接孔连接到第二金属线单元的第一金属线，并必有一偶数控制栅极板通过连接孔连接到第二金属线单元的第二金属线。
8.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第二金属线单元的第一金属线和第二金属线单元的第二金属线位于一有源区的垂直上方。
9.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第一金属线单元的第一金属线和第二金属线中之一位于第二金属线单元的第一金属线和第二金属线之间。
10.根据权利要求1或9任一项所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第二金属线单元的第一金属线和第二金属线中之一位于第一金属线单元的第一金属线和第二金属线之间。
11.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第一焊盘和第二焊盘位于第一金属线单元和第二金属线单元的长度方向的两侧。
12.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，连接孔为通孔。
13.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，第一焊盘与第二焊盘之间的电容为所有奇数控制栅极板与所有偶数控制栅极板间的总电容C总，闪存控制栅极板间电容C为总电容C总与控制栅极板的个数n与1的差(n-1)的商，公式为：C＝C总/n-1。
14.根据权利要求13所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，当每一同一行漏区两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为源区两侧控制栅极板间的电容。
15.根据权利要求13所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，当每一同一行源区两侧的控制栅极的一端连接在一起构成U形控制栅结构时，测得的电容为漏区两侧控制栅极板间的电容。
16.根据权利要求1所述的闪存控制栅极板间电容的晶圆允收测试图形，其特征在于，闪存的技术节点为55nm或50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553646.7A CN109659297B (zh) | 2018-12-19 | 2018-12-19 | 闪存控制栅极板间电容的晶圆允收测试图形 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811553646.7A CN109659297B (zh) | 2018-12-19 | 2018-12-19 | 闪存控制栅极板间电容的晶圆允收测试图形 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109659297A CN109659297A (zh) | 2019-04-19 |
| CN109659297B true CN109659297B (zh) | 2020-06-16 |
Family
ID=66114829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811553646.7A Active CN109659297B (zh) | 2018-12-19 | 2018-12-19 | 闪存控制栅极板间电容的晶圆允收测试图形 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109659297B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289250B (zh) * | 2019-05-16 | 2020-11-24 | 上海华力集成电路制造有限公司 | 闪存的源端通孔电阻的晶圆允收测试图形 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479772A (zh) * | 2010-11-30 | 2012-05-30 | 上海华虹Nec电子有限公司 | 用于监控源漏多晶硅刻蚀的测试结构 |
| CN108807342A (zh) * | 2018-06-01 | 2018-11-13 | 上海华力集成电路制造有限公司 | 闪存浮栅极板间电容的晶圆允收测试图形 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915765B1 (ko) * | 2007-12-26 | 2009-09-04 | 주식회사 동부하이텍 | 반도체 소자의 테스트 패턴 및 그 제조 방법 |
-
2018
- 2018-12-19 CN CN201811553646.7A patent/CN109659297B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102479772A (zh) * | 2010-11-30 | 2012-05-30 | 上海华虹Nec电子有限公司 | 用于监控源漏多晶硅刻蚀的测试结构 |
| CN108807342A (zh) * | 2018-06-01 | 2018-11-13 | 上海华力集成电路制造有限公司 | 闪存浮栅极板间电容的晶圆允收测试图形 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109659297A (zh) | 2019-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI559507B (zh) | Semiconductor memory | |
| US11387154B2 (en) | Memory device, memory system including the same and methods of operation | |
| US8952716B2 (en) | Method of detecting defects in a semiconductor device and semiconductor device using the same | |
| US6873007B2 (en) | Nonvolatile semiconductor memory device and process for producing the same | |
| CN108807342B (zh) | 闪存浮栅极板间电容的晶圆允收测试图形 | |
| TWI701803B (zh) | 半導體記憶體及其製造方法 | |
| US20160343454A1 (en) | Stress patterns to detect shorts in three dimensional non-volatile memory | |
| US7002203B2 (en) | Semiconductor memory with nonvolatile memory cell array and semiconductor device with nonvolatile memory cell array and logic device | |
| KR20160031935A (ko) | 3차원 수직 채널 메모리를 위한 워드 라인 리페어 | |
| US11728227B1 (en) | Test structure and test method thereof | |
| KR20160119659A (ko) | 불휘발성 메모리소자 및 그 제조방법과, 불휘발성 메모리 셀어레이 | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| US7800107B2 (en) | Test module for semiconductor device | |
| CN109659297B (zh) | 闪存控制栅极板间电容的晶圆允收测试图形 | |
| CN110289250B (zh) | 闪存的源端通孔电阻的晶圆允收测试图形 | |
| CN107039089B (zh) | 快闪存储器的缺陷检测方法、耐久测试方法和制造方法 | |
| CN113629038B (zh) | 测试阵列结构、晶圆结构与晶圆测试方法 | |
| JP3196813B2 (ja) | 半導体メモリ | |
| US6930325B2 (en) | Test structure for improved vertical memory arrays | |
| KR100317497B1 (ko) | 플래쉬 메모리 소자의 테스트 패턴 및 테스트 방법 | |
| KR101029925B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| US20210296236A1 (en) | Semiconductor memory device | |
| US6774394B2 (en) | Inline detection device for self-aligned contact defects | |
| CN115527599A (zh) | 存储器件失效测试结构及测试方法 | |
| TW202243185A (zh) | 測試記憶體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |