CN112736055B - 显示面板及其制备方法、显示装置 - Google Patents
显示面板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112736055B CN112736055B CN202011624657.7A CN202011624657A CN112736055B CN 112736055 B CN112736055 B CN 112736055B CN 202011624657 A CN202011624657 A CN 202011624657A CN 112736055 B CN112736055 B CN 112736055B
- Authority
- CN
- China
- Prior art keywords
- display panel
- layer
- region
- conductive layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 155
- 239000012044 organic layer Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 48
- 238000000059 patterning Methods 0.000 claims description 23
- 230000007704 transition Effects 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本申请提供了一种显示面板及其制备方法、显示装置,解决了现有技术中显示面板和驱动芯片的邦定可靠性低的问题。显示面板,包括显示区和位于显示区一侧的邦定区。邦定区设置有焊盘,焊盘朝向显示面板出光面一侧具有第一图形化表面;邦定区还包括位于第一图形化表面的粘附层,第一图形化表面用于增加焊盘和粘附层之间的接触面积。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板及其制备方法、显示装置。
背景技术
现有显示装置通常包括显示面板、主控板,显示面板和主控板之间通过柔性印刷电路板(Flexible Printed Circuit,FPC)进行绑定,显示面板和FPC上分别设置多个均匀分布的焊盘,通过焊盘将显示面板和FPC绑定,常常存在绑定不可靠的情况。
申请内容
有鉴于此,本申请实施例提供了一种显示面板及其制备方法、显示装置,解决了现有技术中显示面板和驱动芯片的绑定可靠性低的问题。
本申请第一方面提供了一种显示面板,包括显示区和位于显示区一侧的绑定区。绑定区设置有焊盘,焊盘朝向显示面板出光面一侧具有第一图形化表面;绑定区还包括位于第一图形化表面的粘附层,第一图形化表面用于增加焊盘和粘附层之间的接触面积。
在一个实施例中,显示面板包括层叠设置的阵列基板和发光层,焊盘位于阵列基板上且所述焊盘包括沿显示面板出光方向上依次叠置的至少一层第一导电层。显示面板还包括位于显示区内的孔区和位于孔区和显示区之间的过渡区,位于过渡区的阵列基板叠置有至少一层第二导电层。沿阵列基板指向发光层的方向上,位于最上方的第一导电层和第二导电层远离阵列基板一侧的表面分别具有第一图形化表面。
在一个实施例中,位于显示区的阵列基板包括像素驱动电路,发光层中的发光器件和像素驱动电路通过至少一层第三导电层连接。
在一个实施例中,第一导电层、第二导电层的数量及材料分别和第三导电层的数量及材料相同。
在一个实施例中,位于绑定区还设置有包围焊盘的有机层,有机层朝向出光面一侧具有第二图形化表面,所述第二图形化表面用于增加所述黏附层和所述有机层之间的接触面积。
根据本申请第二方面还提供了一种显示面板的制备方法,显示面板包括显示区和位于显示区一侧的绑定区。显示面板的制备方法包括:提供阵列基板,阵列基板包括位于显示区的像素驱动电路和位于绑定区的走线,在阵列基板上制备第一有机层;对第一有机层进行图案化处理,形成裸露像素驱动电路和走线的过孔;在第一有机层远离阵列基板一侧表面制备至少一层图案化的导电层,导电层填充过孔并分别与像素驱动电路和走线电连接;对位于绑定区的导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘;在焊盘的第一图形化表面上制备粘附层。
在一个实施例中,显示面板还包括位于显示区内的孔区和位于孔区和显示区之间的过渡区。在第一有机层远离阵列基板一侧表面制备至少一层图案化的导电层的同时还包括:在位于过渡区的阵列基板上制备至少一层导电层。
在一个实施例中,对位于绑定区的导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘的同时还包括:对位于过渡区的导电层的表面进行图形化处理,形成第一图形化表面。
在一个实施例中,对位于绑定区的导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘的过程还包括:对位于绑定区的第一有机层远离阵列基板一侧的表面进行图形化处理,形成第二图形化表面。
在一个实施例中,在焊盘的第一图形化表面上制备粘附层的步骤还包括:在第一有机层的第二图形化表面上制备粘附层。
根据本申请第三方面还提供了一种显示装置,包括上述任一实施例提供的显示面板。
根据本申请提供的根据本实施例提供的显示面板及其制备方法、显示装置,通过对焊盘表面进行图形化,增大了焊盘的表面积,相当于增大了焊盘和黏附层之间的接触面积,从而提升了焊盘和黏附层之间的粘附力,提高了显示面板和柔性电路板之间的绑定可靠性。
附图说明
图1是本申请一实施例提供的显示面板的局部剖面示意图。
图2为图1所示显示面板和驱动芯片绑定后的局部结构示意图。
图3为本申请又一实施例提供的显示面板的局部剖面示意图。
图4为本申请又一实施例提供的显示面板的局部剖面示意图。
图5为本申请又一实施例提供的显示面板的局部剖面示意图。
图6为本申请又一实施例提供的显示面板的局部剖面示意图。
图7为本申请一实施例提供的显示面板的制备方法流程图。
图8为本申请又一实施例提供的显示面板的制备方法流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
首先需要说明的是,下文描述的具体实施例均以显示面板的显示面朝上为例,因此文中提到的顶层、底层、之上、之下等方位术语是针对显示面板的显示面朝上的具体场景而言的。在实际产品中,根据显示面板放置形式的不同,这些方位术语会随之发生变化。例如,当显示面板的显示面朝下时,顶层和底层互换。另外,下文提到的厚度方向是指由显示面板的显示面指向与显示面相对设置的非显示面的方向上的宽度。
由于现有技术中焊盘的数量与面积均较小,在和FPC绑定时FPC与显示面板之间的接触面积较小,导致绑定存在不可靠的问题。
图1是本申请一实施例提供的显示面板的局部剖面示意图。如图1所示,显示面板10包括显示区11、扇出区12和绑定区13。绑定区13设置有多个焊盘130,焊盘130可用于连接柔性电路板。绑定区13包括第一区域131和位于第一区域131远离显示区11一侧的第二区域132,绑定区13布置有信号线133且在第二区域132设置有连接信号线133的焊盘130。在其他方案中,也可以在第一区域131制备焊盘130,保留第二区域132上的有机层110。
图2为图1所示显示面板和驱动芯片绑定后的局部结构示意图。如图2所示,为了实现显示面板10和驱动芯片20之间的绑定连接,需要在显示面板10的绑定区13涂覆黏附层30,然后将驱动芯片20的接线端子210附于黏附层30上,实现焊盘130和接线端子210之间的电性连接,黏附层可以为导电胶。
如图3所示,显示面板20中的焊盘130具有第一图形化表面S。第一图形化表面S是指焊盘130的绑定表面是凹凸不平的,例如在焊盘130表面设置孔洞、凹槽或凸起等,孔洞、凹槽或凸起的具体形状、尺寸均可以根据实际需要合理设置。根据本实施例提供的显示面板,通过对焊盘130表面进行图形化,增大了焊盘130的表面积,相当于增大了焊盘130和黏附层30之间的接触面积,从而提升了焊盘130和黏附层之间的粘附力,提高了焊盘130和接线端子210之间的连接可靠性。
为了便于焊盘130的制备,提高焊盘130的电性能,可去除第二区域132中的有机层110,同时保留第一区域131中的有机层110,以避免第一区域131出现电信号串扰现象。
图4为本申请又一实施例提供的显示面板的局部剖面示意图。如图4所示,显示面板30和图1所示显示面板10的区别在于,显示面板30包括层叠设置的阵列基板和发光层,焊盘130位于阵列基板上且包括沿显示面板出光方向上依次叠置的至少一层第一导电层231。显示面板30还包括位于显示区11内的孔区15和位于孔区15和显示区11之间的过渡区14,位于过渡区14的阵列基板叠置有至少一层第二导电层221。沿阵列基板指向发光层的方向上,位于最上方的第一导电层231和第二导电层221远离阵列基板一侧的表面分别具有第一图形化表面S,一方面在过渡区制备第二导电层221并在第二导电层221远离阵列基板一侧的表面制备第一图形化表面S能够阻挡水氧入侵显示区11,同时能够在一道工艺中制备第一导电层231和第二导电层221上第一图形化表面S,简化制备工艺。显示区11内布置有像素单元,用于实现显示功能,在显示区11内设置开孔,即孔区15,以容纳各种器件。例如,扬声器、扩音器、各种传感器、各种摄像头、点阵投影器、光源、指纹识别器、按键等器件。
在一个实施例中,发光层中的发光器件和像素驱动电路通过至少一层第三导电层213连接,第一导电层231、第二导电层221的数量及材料分别和第三导电层213的数量及材料相同,即第一导电层231、第二导电层221和第三导电层213同层制备,简化制备工艺。
具体而言,如图4所示,显示区11的阵列基板210上布置有像素驱动电路310,像素驱动电路310的引出信号线120经过扇出区12延伸至绑定区13。阵列基板210在绑定区13设置有过孔,以暴露信号线120。位于显示区11的阵列基板210上布置有交替排布的有机层和图案化第三导电层213,有机层和图案化第三导电层213的数量可以根据实际需要合理设置。交替排布的有机层和图案化第三导电层213中的多个图案化第三导电层213通过有机层中的过孔顺次连接,靠近阵列基板210的图案化第三导电层213通过与阵列基板210接触的有机层215中的过孔与像素驱动电路310中的源漏极311连接,远离阵列基板210的第三导电层213与发光器件240相连接。
例如,如图4所示,阵列基板110上布置有交替排布的第一有机层215、第一有机层215上的图案化第三导电层213、第二有机层216和第二有机层216上的图案化第三导电层213。在形成第一有机层215上的图案化第三导电层213时可同时在在绑定区13形成叠置在信号线120上的第一层第一导电层231和/或位于过渡区域的第一层第二导电层221,在形成第二有机层216上的图案化第三导电层213时,可在绑定区13形成叠置在第一层第一导电层231上的第二层第一导电层231和/或在过渡区14形成叠置在阵列基板210上的第二导电层221。在一个实施例中,第一导电层和第二导电层或第三导电层中的至少一个为由Ti/Al/Ti结构的复合膜层。沿阵列基板指向发光层的方向上,位于最上方的第一导电层231和第二导电层221分别具有贯穿整个膜层的第一通孔,以形成第一图形化表面S。在其他实施例中,第一通孔可以贯穿多个导电层,也可以贯穿一个导电层的部分,以形成第一图形化表面S。
根据上述实施例提供的显示面板30,焊盘130由两层第一导电层231组成,在保证电阻值一定的前提下,相比于单层导电结构的焊盘而言,可以在平行于焊盘排布的方向上,将焊盘130做的更细,从而节省布线空间。与此同时,由于焊盘130的第二层第一导电层231和过渡区14的第二导电层221以及显示区11的第三导电层213可在同一工艺中制备得到,简化了制备工艺。
图5为本申请又一实施例提供的显示面板的局部剖面示意图。如图5所示,显示面板40和图3所示显示面板20的区别仅在于,焊盘130可以位于第一区域132,也可以位于第一区域131,在绑定区13还设置有围绕焊盘130的有机层410,有机层410靠近焊盘的部分在朝向出光面一侧具有第二图形化表面Q。
仍以图4所示显示面板为例,有机层410包括第一有机层215和第二有机层216,位于第二区域131的第二有机层216的朝向出光面的表面设置有盲孔,以形成第二图形化表面Q。由于FPC是通过黏附层绑定在绑定区13上的,因此通过在第二区域131上的有机层410的顶面也设置图形化表面,即第二图形化表面Q,能够增加黏附层和有机层410之间的接触面积,可以进一步提高绑定可靠性。
在一个实施例中,如图5所示,第二图形化表面Q为设置在位于第二区域131的有机层410上的盲孔,沿显示面板40出光方向X,盲孔的D上的开口尺寸逐渐减小。这样,当有机层410上覆盖黏附层时,黏附层填充盲孔,并在盲孔内形成楔子结构,从而进一步提高绑定可靠性。
图6为本申请又一实施例提供的显示面板的局部剖面示意图。如图6所示,显示面板50和图5所示显示面板40的区别仅在于,显示面板50还包括位于第二区域131远离第一区域132一侧的扇出区12,有机层410在扇出区12的厚度大于在第二区域131的厚度。即对第二区域131中的有机层410进行图形化处理之前,先对第二区域131中的有机层410进行减薄处理。经减薄处理后,有机层410在第二区域131的厚度D范围为1微米~1.2微米。通过对第二区域131的有机层410进行减薄处理,可以缩小第二区域131和绑定区13之间的高度差,从而进一步提高绑定可靠性。
本申请还提供了一种显示面板的制备方法,该显示面板包括显示区和位于显示区一侧的绑定区。图7为本申请一实施例提供的显示面板的制备方法流程图。如图7所示,显示面板的制备方法700包括:
步骤S710,提供阵列基板,阵列基板包括位于显示区的像素驱动电路和位于绑定区的走线,在阵列基板上制备第一有机层。
步骤S720,对第一有机层进行图案化,形成裸露像素驱动电路和走线的过孔。
步骤S730,在第一有机层远离阵列基板一侧表面制备至少一层图案化导电层,图案化导电层填充过孔并分别与像素驱动电路和走线电连接。
具体而言,至少一层图案化导电层在显示区11形成至少一层第三导电层213,同时在绑定区113形成至少一层第一导电层231。在显示区11,相邻两层第三导电层213之间设置有有机层,相邻两层第三导电层213通过有机层中的过孔电连接。至少一层第三导电层213用于连接像素驱动电路和发光器件240。在绑定区13,相邻两层第一导电层231直接接触。至少一层第一导电层用于形成焊盘130。步骤S740,对位于绑定区的图案化导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘。
位于绑定区13的图案化导电层即第一导电层231。第一图形化表面S是指焊盘130的绑定表面是凹凸不平的,例如在焊盘130表面设置孔洞、凹槽或凸起等,孔洞、凹槽或凸起的具体形状、尺寸均可以根据实际需要合理设置。
步骤S750,在焊盘的第一图形化表面上制备黏附层。黏附层可以为导电胶层。
在一个实施例中,显示面板还包括孔区15和位于孔区15和显示区11之间的过渡区14。这种情况下,步骤S730具体执行为步骤S731,在第一有机层远离阵列基板一侧表面制备至少一层图案化导电层的同时,在位于过渡区的阵列基板上制备至少一层图案化导电层。
这种情况下,该至少一层图案化导电层在绑定区13形成至少一层第一导电层231,在显示区11形成至少一层第三导电层213的同时,在过渡区14形成至少一层第二导电层221。当过渡区14中包括多个第二导电层221时,多个第二导电层221直接接触,即多个第二导电层221依次叠置。至少一层第二导电层221用于形成至少部分包围孔区15的隔断条220。隔断条220用于将显示区11中的发光器件240中延伸至过渡区14中的共用层隔断,以防止空气中的水氧从孔区渗入显示区。由于焊盘130和隔断条220,以及连接电极(第三导电层213),均在同一个图案化导电层制备工艺中得到,简化制备工艺,节约了生产的时间和成本。具体地,当在显示区11制备一层图案化的第三导电层213后,在第一层第三导电层213上方制备第二有机层216,对第二有机层216进行图案化处理形成裸露第一层第三导电层213的过孔,制备第二层第三导电层213填充过孔并连接第一层第三导电层213,在制备第二层第三导电层213的同时制备第二层第一导电层231和第二层第二导电层221。
在一个实施例中,步骤S740具体执行为步骤S741,对位于绑定区的图案化导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘的同时,对位于过渡区的导电层的表面进行图形化处理,形成第一图形化表面。
这样,在对绑定区130的至少一层第一导电层231的表面进行图形化处理,以形成具有第一图形化表面S的焊盘130的同时,对过渡区14的至少一层第二导电层221的表面进行图形化处理,以形成至少部分包围孔区15的隔断条220。这种情况下,焊盘130的图形化制程可以和隔断条220的图形化制程兼容,简化制备工艺。
在一个实施例中,过程740还包括对位于绑定区的第一有机层远离阵列基板一侧的表面进行图形化处理,形成第二图形化表面。
在一个实施例中,第二图形化表面Q为设置在位于第二区域131的有机层410上的盲孔,显示面板40出光方向X,盲孔的D上的开口尺寸逐渐减小,这样,当有机层上覆盖黏附层时,黏附层填充盲孔,并在盲孔内形成楔子结构,从而进一步提高绑定可靠性。
在一个实施例中,步骤S750具体执行为步骤S751,在焊盘130的第一图形化表面S上制备黏附层的同时,在第一有机层的第二图形化表面Q上制备黏附层。黏附层例如为导电胶层。
在一个实施例中,在步骤S741之前还包括:对有机层进行减薄处理的步骤。对有机层的减薄处理过程可以采用光刻制程。
根据本申请任一实施例提供的显示面板的制备方法,可用于制备本申请任一实施例提供的显示面板,显示面板的制备方法所涉及的具体结构细节可以参阅显示面板实施例,这里不再赘述。
本申请还提供了一种显示装置,包括上述任一实施例提供的显示面板。
为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (7)
1.一种显示面板,包括显示区和位于所述显示区一侧的绑定区,其特征在于,包括:
所述绑定区设置有焊盘,所述焊盘朝向所述显示面板出光面一侧具有第一图形化表面;
所述绑定区还包括位于所述第一图形化表面上的黏附层,所述第一图形化表面用于增加所述焊盘和所述黏附层之间的接触面积;
所述显示面板包括层叠设置的阵列基板和发光层,所述焊盘位于所述阵列基板上且所述焊盘包括沿所述显示面板出光方向上依次叠置的至少一层第一导电层;
所述显示面板还包括位于所述显示区内的孔区和位于所述孔区和所述显示区之间的过渡区,位于过渡区的所述阵列基板叠置有至少一层第二导电层;
其中,沿所述阵列基板指向所述发光层的方向上,位于最上方的所述第一导电层和所述第二导电层远离所述阵列基板一侧的表面分别具有第一图形化表面。
2.根据权利要求1所述的显示面板,其特征在于,位于所述显示区的所述阵列基板包括像素驱动电路,所述发光层中的发光器件和所述像素驱动电路通过至少一层第三导电层连接;所述第一导电层、所述第二导电层的数量及材料分别和所述第三导电层的数量及材料相同。
3.根据权利要求1所述的显示面板,其特征在于,位于所述绑定区还设置有包围所述焊盘的有机层,所述有机层朝向所述出光面一侧具有第二图形化表面,所述第二图形化表面用于增加所述黏附层和所述有机层之间的接触面积。
4.一种显示面板的制备方法,所述显示面板包括显示区和位于所述显示区一侧的绑定区,其特征在于,所述显示面板的制备方法包括:
提供阵列基板,所述阵列基板包括位于显示区的像素驱动电路和位于绑定区的走线,在所述阵列基板上制备第一有机层;
对所述第一有机层进行图案化处理,形成裸露所述像素驱动电路和所述走线的过孔;
在所述第一有机层远离所述阵列基板一侧表面制备至少一层图案化的导电层,所述导电层填充所述过孔并分别与所述像素驱动电路和所述走线电连接;
对位于绑定区的所述导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘;
在所述焊盘的第一图形化表面上制备黏附层;
所述显示面板还包括位于所述显示区内的孔区和位于所述孔区和所述显示区之间的过渡区;其中,所述在所述第一有机层远离所述阵列基板一侧表面制备至少一层图案化的导电层的同时还包括:
在位于所述过渡区的所述阵列基板上制备至少一层所述导电层;
所述对位于绑定区的所述导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘的同时还包括:
对位于所述过渡区的所述导电层的表面进行图形化处理,形成第一图形化表面。
5.根据权利要求4所述的显示面板的制备方法,其特征在于,所述对位于绑定区的所述导电层的表面进行图形化处理,以形成具有第一图形化表面的焊盘的过程还包括:
对所述位于绑定区的第一有机层远离所述阵列基板一侧的表面进行图形化处理,形成第二图形化表面。
6.根据权利要求5所述的显示面板的制备方法,其特征在于,所述在所述焊盘的第一图形化表面上制备黏附层的步骤还包括:
在所述第一有机层的所述第二图形化表面上制备所述黏附层。
7.一种显示装置,其特征在于,包括如权利要求1-3中任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011624657.7A CN112736055B (zh) | 2020-12-30 | 2020-12-30 | 显示面板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011624657.7A CN112736055B (zh) | 2020-12-30 | 2020-12-30 | 显示面板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112736055A CN112736055A (zh) | 2021-04-30 |
CN112736055B true CN112736055B (zh) | 2023-11-24 |
Family
ID=75609704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011624657.7A Active CN112736055B (zh) | 2020-12-30 | 2020-12-30 | 显示面板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112736055B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113823183B (zh) * | 2021-09-30 | 2022-09-09 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108877501A (zh) * | 2018-07-02 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
CN109725756A (zh) * | 2017-10-27 | 2019-05-07 | 东友精细化工有限公司 | 电极连接结构和包括该电极连接结构的电子装置 |
CN110660319A (zh) * | 2019-09-27 | 2020-01-07 | 维沃移动通信有限公司 | 一种显示模组及终端设备 |
WO2020087771A1 (zh) * | 2018-10-29 | 2020-05-07 | 深圳市华星光电技术有限公司 | 一种显示面板的修复方法及显示面板 |
WO2020192038A1 (zh) * | 2019-03-25 | 2020-10-01 | 云谷(固安)科技有限公司 | 一种柔性显示模组、柔性显示屏和胶带 |
CN111755463A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5525692B2 (ja) * | 2007-02-22 | 2014-06-18 | 三星ディスプレイ株式會社 | 表示基板とその製造方法、及びこれを具備した表示装置 |
KR102548869B1 (ko) * | 2016-06-10 | 2023-06-28 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 이의 제조 방법 |
-
2020
- 2020-12-30 CN CN202011624657.7A patent/CN112736055B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109725756A (zh) * | 2017-10-27 | 2019-05-07 | 东友精细化工有限公司 | 电极连接结构和包括该电极连接结构的电子装置 |
CN108877501A (zh) * | 2018-07-02 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
WO2020087771A1 (zh) * | 2018-10-29 | 2020-05-07 | 深圳市华星光电技术有限公司 | 一种显示面板的修复方法及显示面板 |
WO2020192038A1 (zh) * | 2019-03-25 | 2020-10-01 | 云谷(固安)科技有限公司 | 一种柔性显示模组、柔性显示屏和胶带 |
CN110660319A (zh) * | 2019-09-27 | 2020-01-07 | 维沃移动通信有限公司 | 一种显示模组及终端设备 |
CN111755463A (zh) * | 2020-06-24 | 2020-10-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112736055A (zh) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109801949B (zh) | 有机发光显示面板和显示装置 | |
CN109979981B (zh) | 一种显示面板及其制作方法、显示装置 | |
US20170338198A1 (en) | Display device including an anisotropic conductive film, and manufacturing method of the anisotropic conductive film | |
CN111584603B (zh) | 显示基板及其制备方法、显示装置 | |
WO2021218395A1 (zh) | 显示面板及显示装置 | |
KR20180082976A (ko) | 터치 디스플레이 장치 | |
CN111443539B (zh) | 一种显示基板及显示装置 | |
CN111354774A (zh) | 显示基板、其制备方法及显示装置 | |
CN111583812A (zh) | 连接基板及制备方法、拼接屏、显示装置 | |
CN112736055B (zh) | 显示面板及其制备方法、显示装置 | |
CN111584602A (zh) | 显示基板及其制备方法、显示装置 | |
CN111554783B (zh) | 一种led阵列基板的制备方法、led阵列基板、面板及设备 | |
CN111933671A (zh) | 一种显示基板及其制作方法、显示面板 | |
JP2018195742A (ja) | 半導体ic内蔵基板及びその製造方法 | |
CN111210730A (zh) | 显示面板以及显示装置 | |
CN113748514B (zh) | 显示面板及显示装置 | |
CN114725164A (zh) | 柔性显示设备及其制造方法 | |
CN114464654A (zh) | 显示装置和制造该显示装置的方法 | |
CN213483274U (zh) | Tft阵列基板及包括其的显示面板 | |
CN113498553B (zh) | 显示面板及显示装置 | |
US11978743B2 (en) | TFT array substrate and display panel including the same | |
CN219780849U (zh) | 一种显示面板 | |
TWI758090B (zh) | 電子裝置及其製造方法 | |
US20230032729A1 (en) | Display panel and method for making the same | |
WO2022217608A1 (zh) | 一种驱动背板、其制作方法及发光基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |