CN112670349A - 用于基于鳍状物的电子设备的固体源扩散结 - Google Patents

用于基于鳍状物的电子设备的固体源扩散结 Download PDF

Info

Publication number
CN112670349A
CN112670349A CN202011383597.4A CN202011383597A CN112670349A CN 112670349 A CN112670349 A CN 112670349A CN 202011383597 A CN202011383597 A CN 202011383597A CN 112670349 A CN112670349 A CN 112670349A
Authority
CN
China
Prior art keywords
fin
isolation material
laterally adjacent
dielectric layer
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011383597.4A
Other languages
English (en)
Other versions
CN112670349B (zh
Inventor
W·M·哈菲兹
C-H·简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taihao Research Co ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202011383597.4A priority Critical patent/CN112670349B/zh
Publication of CN112670349A publication Critical patent/CN112670349A/zh
Application granted granted Critical
Publication of CN112670349B publication Critical patent/CN112670349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66166—Resistors with PN junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Abstract

描述了用于基于鳍状物的电子设备的固体源扩散的结。在一个示例中，在衬底上形成鳍状物。在衬底之上并且在鳍状物的下部部分之上沉积第一掺杂剂类型的玻璃。在衬底和鳍状物之上沉积第二掺杂剂类型的玻璃。对玻璃进行退火以将掺杂剂驱动到鳍状物和衬底中。去除玻璃并且在鳍状物之上形成不接触鳍状物的下部部分的第一接触部和第二接触部。

Description

用于基于鳍状物的电子设备的固体源扩散结
本申请为分案申请，其原申请是于2016年12月14日(国际申请日为 2014年7月14日)向中国专利局提交的专利申请，申请号为 201480079891.2，发明名称为“用于基于鳍状物的电子设备的固体源扩散结”。
技术领域
本公开内容涉及基于鳍状物的电子设备，并且具体而言，涉及使用固体源扩散的结。
背景技术
单片集成电路典型地具有大量晶体管，例如制造在平面衬底(例如硅晶圆)之上的金属-氧化物半导体场效应晶体管(MOSFET)。片上系统(SoC) 架构在模拟和数字集成电路两者中使用这样的晶体管。当高速模拟电路集成在具有数字电路的单个单片结构上时，数字开关可能引入衬底噪声，这限制了模拟电路的精度和线性度。
结栅型场效应晶体管(JFET)主要用在模拟应用中，这是由于它们提供的与标准MOSFET(金属氧化物半导体FET)器件相比更优秀的低噪声性能。JFET在射频器件(例如，滤波器和平衡器)中是有用的，并且在用于电源的功率电路、功率调节器等中也是有用的。
使用注入结以建立背栅极、沟道、和顶栅极电极来在平面工艺技术的块中制造JFET晶体管。使用注入的n型和p型阱以形成顶栅极和背栅极、以及源极和漏极接触部来制造JFET。该体平面工艺可以使用形成在衬底上的鳍状物来代替MOSFET器件。FET器件在鳍状物上的形成已经被称为 FinFET架构。
附图说明
通过示例的方式，而非通过限制的方式在附图的图中示出了本发明的实施例，在附图中，类似的附图标记指代相似的元件。
图1-4是根据本发明的实施例的鳍状物架构上的p沟道电流流动控制栅极的截面侧视图和对应的前视图。
图5是根据本发明的实施例的鳍状物架构上的n沟道电流流动控制栅极的截面侧视图。
图6是根据本发明的实施例的在鳍状物架构上具有多个栅极的p沟道电流流动控制器件的截面侧视图。
图7-22是根据本发明的实施例的图1的器件的制造阶段的截面侧视图和对应的前视图。
图23-28是根据本发明的实施例的图13-22的替代的制造阶段的截面侧视图和对应的前视图。
图29是根据本发明的实施例的finFET架构上的晶体管的截面侧视图。
图30是根据本发明的实施例的图29的晶体管的电路图。
图31-55是根据本发明的实施例的图29的晶体管的替代的制造阶段的截面侧视图和对应的前视图。
图56是根据实施例的并入利用FinFET架构构建的集成电路并包括固体源扩散结的计算设备的框图。
具体实施方式
高性能JFET可以制造在FinFET工艺架构的鳍状物上。由于JFET的电气特性依赖于其作为体传输器件的结构，所以采用与MOSFET器件相同的方式构建在鳍状物上的JFET器件失去了其体传输和高电流的能力。然而，可以使用鳍状物架构上的固体源扩散来构建JFET，以获得用于片上系统工艺技术的高性能、可缩放器件。
类似的技术可以用于形成可变电阻器。P沟道或n沟道可以形成在鳍状物中，在该鳍状物的任一侧上都具有接触部。控制栅极可以在两个接触部之间形成在鳍状物中的沟道之上。由于鳍状物内部的电流传导的性质和鳍状物的窄宽度，控制栅极在鳍状物内部提供对载流子密度的极好的静电控制。通过使用该控制栅极，根据所施加的偏置，载流子密度可以增加(通过沟道累积)或减少(通过沟道耗尽)。
相同的控制栅极技术也可以用在鳍状物中的JFET的栅极的一侧或两侧上。控制栅极起被构建到基于鳍状物的JFET架构中的可变电阻器的作用。由于JFET典型地是较长沟道的器件以维持高电压操作，所以这些控制栅极不具有增加的布局面积惩罚并可以提高完全关闭沟道所需要的夹断电压。
图1是FinFET架构中的电流流动控制栅极的截面侧视图。其示出了 FinFET架构中的衬底上的鳍状物的一部分。鳍状物106、108从覆盖在隔离氧化物104中的衬底102突出。器件101构建在衬底102和鳍状物上。n 阱106形成在鳍状物上并可以部分地延伸到衬底中，并且p型沟道108已经形成在鳍状物上的n阱之上。如所示出的鳍状物由这两个部分组成，但是，鳍状物可以延伸超出器件并且在器件的任一侧上超出n阱和p沟道。一对接触部110、112形成在p沟道中，沟道的每一侧上都有一个接触部。控制栅极114在两个接触部之间形成在鳍状物之上。从一个沟道接触部110 通过p沟道108到另一个沟道接触部112的电流流动受控制栅极114的控制。
在图2的截面前视图中示出了图1的器件101的一部分。该视图是穿过图1的线2-2、穿过控制栅极114所截取的截面。如所示出的，隔离氧化物102和n阱106直接位于衬底102之上。p沟道108形成在n阱106之上。
控制栅极114形成在p沟道之上并围绕p沟道，从而在三侧上包围P 沟道。这允许控制栅极电夹断在两个接触部110、112之间通过p沟道的载流子流动。p沟道被p沟道与控制栅极之间的阻挡层118包围以防止p沟道与栅极之间的扩散。
n阱延伸穿过隔离氧化物。n阱还延伸到隔离氧化物104的顶部的上方和下方。这允许控制栅极自始至终围绕p沟道延伸以更有效地控制通过p 沟道的载流子流动。如所示出的，控制栅极在鳍状物上比在p沟道延伸地更深。这确保p沟道在三个侧上不仅是完全封闭。替代地，栅极可以被制造得较小以允许穿过p沟道的漏电流，即使当最大电压已经被施加到控制栅极时。
图3是穿过两个接触部110、112中任一个并且在该示例中穿过图1的线3-3所截取的图1的鳍状物和器件101的截面前视图。如所示出的，n阱通过隔离氧化物104深达衬底102。接触部形成在p沟道108之上以提供从外部源到p沟道的适合的连接。接触部不会在n阱之上延伸并且不如控制栅极114那么深。电极120和122形成在两个接触部110、112上，从而使电流可以被施加到两个接触部的中一个或另一个。两个接触部之间的电流流动随后由控制栅极来进行控制。
图4是替代的接触部110-1的截面前视图。图4呈现了与图3相同的视图，但用于替代的实施例。可以通过将隔离氧化物124添加到图3的接触部来形成图4的接触部。相同的隔离氧化物104和n阱106形成在衬底 102(例如硅衬底)之上。P沟道108构建在n阱106之上并且顶部被覆盖有接触部110、126(与图3的接触部110类似)。在图4的示例中，附加的鳍状物间隔体124被施加在隔离氧化物与接触部126之间，以防止n阱与p 型接触部之间的扩散。实际上，首先形成鳍状物并且鳍状物随后被掺杂以形成n阱和p沟道。鳍状物间隔体124随后被构建在鳍状物周围，掺杂的接触部126位于鳍状物间隔体124之上。
图5是FinFET架构中的n沟道可变电流流动器件的截面侧视图。其示出了代替p沟道使用n沟道的替代的可变电阻器器件200。在该示例中，为了简单起见，未示出衬底，然而，使用与图1的器件相似的FinFET架构来形成器件。鳍状物构建在衬底之上。鳍状物被掺杂以形成深p阱206。鳍状物被隔离氧化物204包围。鳍状物的上部部分被掺杂以在p阱206上方形成n沟道208。
一对接触部(在该情况下，n型接触部210、222)在n沟道的任一侧上形成一个接触部。电极220、224附接到接触部以允许电流被施加到接触部中的一个接触部。穿过n沟道208的流动由控制栅极214控制，控制栅极214具有电极230，可变电压可以被施加到电极230。图2的可变电阻器 200与图1的可变电阻器101类似地进行操作。施加到端子230的增加的电压允许更多电流通过控制栅极214流动穿过n沟道。在该情况下，电流采用电子而非空穴的形式，然而，基本操作是相同的。
图6是具有由FinFET架构中的多个栅极控制的可变电流流动的p沟道器件的截面侧视图。如图2中的p型接触部310、312与n型接触部318进行组合，以制造双栅极p型器件300。该器件具有带深n阱306的鳍状物。鳍状物的上部部分被掺杂为p沟道308，并且鳍状物被隔离氧化物304包围。 p型接触部310、312形成在p沟道的任一端处。n型接触部318形成在两个p型沟道之间。第一控制栅极314被放置在左侧p型接触部310与中间n 型接触部318之间。第二控制栅极316被放置在n型接触部318与右侧p 型接触部312之间。三个接触部310、312、318均具有端子320、324、322，电流可以被施加到这些端子。两个控制栅极314、316还具有端子326、328，电压可以被施加到这些端子。通过控制控制栅极中的一个或两个中的电压，可以调节穿过p沟道的电流流动。另外，n型接触部318还可以用于调节穿过器件300的电流流动。这三个接触部器件允许对电流流动的非常精确的控制，这可以用于多种不同目的中的任何目的。
如图1-6中所示出的，可以使用鳍状物架构和固体表面退火来形成多个不同的器件。最简单的器件在电流沟道的每端处都具有接触部。接触部可以耦合到电极或另一个器件。这提供了两个点之间的隔离的电导管。可以通过如图1和图6中所示出的一个或多个控制栅极来增大该结构。该结构可以被增大为具有如图29中所示出的晶体管栅极或者器件可以具有不同类型的栅极的组合。可以使用本文中所描述的技术来形成各种不同类型的晶体管、电阻器、以及其它电流控制器件。
图7-28是例如在图1和图5中所描述的可变电阻器的制造阶段的截面侧视图和对应的前视图。在图7和图8中，已经对诸如硅衬底之类的衬底 402进行了处理，从而使其具有鳍状物404，但仅示出了一个鳍状物，典型地根据预期的应用，衬底将具有数百个或数千个鳍状物。
在图9和图10中，n掺杂的玻璃沉积在衬底之上。n型玻璃406包含掺杂的氧化物并且可以采用例如磷硅酸盐的形式。可以通过化学气相沉积或多种其它工艺来施加玻璃。
图11和图12示出了旋涂硬掩模408已经作为厚覆盖式涂层被施加在衬底和玻璃之上。掩模覆盖衬底和鳍状物的下部部分。掩模层仅留下鳍状物的上部部分被暴露。位于该结构的剩余部分上的玻璃被覆盖。通过保护一些区域而不保护其它区域，这种阻挡材料的覆盖式涂层允许选择性地施加附加层。
在这种情况下，如图13和图14中示出的，旋涂硬掩模已经用于保护鳍状物的下部部分上的n掺杂的玻璃和衬底免于蚀刻工艺。因此，被施加到鳍状物的顶部的n掺杂的玻璃已经被去除。如图13和图14中所示出的，鳍状物的暴露的顶部设置要形成的p型沟道的深度，并且还设置背栅极深度。在图13和图14中，鳍状物的上部部分之上的玻璃已经被去除，并且碳硬掩模已经被去除，并且低掺杂的p型玻璃已经沉积在整个结构之上。
在图15和图16中，图13和图14的结构已经进行退火，并且所有玻璃都已经被去除。退火驱使掺杂剂从玻璃进入硅或其它薄材料中。随后可以使用标准的氧化物蚀刻工艺或多种其它工艺中的任何工艺来去除玻璃。由于玻璃沉积和退火，图15和图16的结构具有下部的硅部分402、n型衬底区412以及鳍状物414的n型下部部分。要指出的是，由于沉积在衬底之上的n型玻璃，衬底的最接近于鳍状物的上部部分也被掺杂。这允许非常深的n阱在鳍状物的顶部部分处形成在p沟道之下。鳍状物416的顶部被掺杂为p型，以稍后在深n阱之上形成p沟道。
在该示例中，掺杂玻璃形成掺杂剂的固体源。当该结构进行退火时，掺杂剂从固体源扩散到鳍状物中。该固体源扩散的特定工艺参数可以被调整以适合特定的材料、期望的掺杂水平、和用于制造器件的总体工艺流程。当描述掺杂玻璃时，根据特定的应用和工艺参数，可以使用其它固体源扩散方法和技术。
在图17和图18中，施加了隔离氧化物418，该隔离氧化物418可以是多种氧化物(包括二氧化硅)中的任何氧化物。在图19和图20中，氧化物随后被平坦化和图案化以允许多晶硅控制栅极420结构被施加在鳍状物之上。多晶硅材料随后可以被去除并用金属进行回填以形成金属控制栅极。
在图21和22中，接触部420、422被施加在鳍状物之上，并且间隔体 426被施加以将控制栅极420与两个接触部422、422分隔开。可以通过沉积来形成间隔体，并且间隔体可以留在适当的位置以控制外延生长，外延生长可以在之后的工艺中被施加到该结构。
如图19和图20中所示出的，控制栅极在三个侧上(鳍状物的顶侧和鳍状物的两个竖直侧上包围鳍状物。相似地，接触部420、422也在顶侧和两个侧上包围鳍状物。因此，从接触部穿过p沟道的电流流动被最大化，并且p沟道上的控制栅极的影响也被最大化。
图23至图28是制造阶段的侧截面和对应的前视图以示出替代的制造工艺。在图23和图24的示例中，沉积氧化物已经被施加在图14的结构之上。图14的结构已经形成，并且该结构随后已经被退火。然而，代替随后从结构去除掺杂玻璃，氧化物隔离层518被施加在鳍状物、衬底和玻璃之上。由于退火，硅衬底502的一部分512是n掺杂的，鳍状物514的一部分和衬底512形成深n阱，在鳍状物的上部部分上具有较高掺杂的p型沟道516。由于氧化物隔离结构，p掺杂的玻璃510覆盖鳍状物并且n型玻璃 506覆盖鳍状物和衬底。
在图25和图26中，所沉积的氧化物518已经被平坦化并且向下去除到n阱区域下方或者鳍状物514的n型部分的开始处。这暴露了大部分的鳍状物。氧化物层518上方的所有沉积的玻璃随后被去除，并且在鳍状物上方并围绕鳍状物形成多晶硅结构520，以开始控制栅极的制造。
在图27和图28中，已经形成了控制栅极，额外的氧化物已经被去除，并且器件处于准备如图21和22中所示出的接触部的应用的初步阶段。通过在去除沉积的玻璃层之前施加隔离氧化物，可以避免制造工艺中的若干步骤，从而减少了成本。
图29是形成在FinFET架构的鳍状物上的晶体管器件的截面侧视图。如以上所描述的，固体源扩散可以结合注入来使用以形成用于电阻器的接触部。相同的技术可以用于JFET的源极612、漏极614、和顶栅极背栅极接触部626、628。在如图29中所示出的JFET 600中，当源极与漏极之间的栅极620关断时，在这种情况下电流从p型源极612穿过p型沟道616流动到p型漏极614。p沟道、源极、栅极和漏极全都形成在FinFET器件架构的鳍状物622中。n型栅极具有还耦合到n型顶栅极626的接触部624 以及还形成在电耦合到p沟道但是与源极、栅极、和漏极间隔开的鳍状物上的背栅极628。
由于栅极电压增加，n型背部626和顶部620栅极耗尽源极与漏极之间的窄p沟道的载流子。这夹断了沟道并减少了可以从源极流动到漏极的电流。相似的设计可以应用于具有n型源极和漏极以及p型栅极的鳍状物中的n型沟道。
使用基于鳍状物的架构，与本文中所描述的可变电阻器的控制栅极相似的附加控制栅极630、632可以用于进一步增强或减慢穿过p沟道的电流流动。控制栅极可以在栅极的一侧或两侧上形成在JFET内部。相似于图1 的可变电阻器，图29的控制栅极被制造在鳍状物之上，其在顶部上和两侧上覆盖鳍状物以大体上包围p沟道。
由于鳍状物内部的电流传导和鳍状物的窄宽度的性质，栅极的三个侧面的围绕实现了对鳍状物内部的载流子密度的极好的静电控制。根据所施加的偏置，控制栅极能够替代地通过沟道累积来增加载流子密度并通过沟道耗尽来减小载流子密度。如以上所描述的，以此方式，控制栅极起被构建到基于鳍状物的JFET架构中的可变电阻器的作用。由于JFET典型地是较长的沟道器件以保持高电压操作，因此这些控制栅极典型地不具有增加的布局面积惩罚并提高了完全关闭沟道所需要的夹断电压。
图30示出了FinFET晶体管的对应的电路表示，其示出了栅极620以控制从源极612到漏极614的电流流动和用于两个控制栅极630、632的连接。
以下示出了在类14nm技术上的示例性工艺顺序。标准的处理用于限定鳍状物，并且n型玻璃随后共形地沉积在鳍状物的顶部上。使用例如旋涂硬掩模来图案化玻璃，使该旋涂硬掩模凹陷以暴露鳍状物的顶部。随后沉积共形的p型玻璃。执行退火以将掺杂剂从玻璃驱动到硅鳍状物中，并且随后去除玻璃。标准的隔离氧化物被沉积、平坦化、并使其凹陷以设置有源鳍状物高度。随后沉积中间部分栅极间隔体。
在一些实施例中，间隔体完全或部分留在鳍状物上以实现对JFET器件的下游外延图案化。随后可以使用常规的技术来执行外延硅底切蚀刻和生长，并且随后可以沉积栅极隔离氧化物以实现接触部的形成。随后构造用于源极、漏极、和栅极的接触部。
图31-图55是FinFET架构中的JFET的制造阶段的截面侧视图和前视图。在图31和图32中，衬底702具有形成在其上的一个或多个鳍状物704。根据具体实施方式，鳍状物可以以各种不同的方式中的任何方式来形成。在图33和图34中，n型玻璃706沉积在鳍状物和衬底之上。这种玻璃可以通过各种不同的沉积工艺来形成，并且包含n型掺杂剂的适度的掺杂剂浓度。如以上所提及的，可以通过化学气相沉积来施加硼硅酸盐或磷硅酸盐，或者可以使用任何其它技术。
在图35和图36中，在衬底之上施加并图案化诸如平坦化旋涂硬掩模之类的阻挡材料708。在所示的示例中，使用厚覆盖物，从而暴露鳍状物的顶部，同时涂覆鳍状物的底部和衬底的顶部。掩模层的高度确定p沟道的深度。
在图37和图38中，已经去除了暴露的(即，其中未被旋涂硬掩模覆盖的)n型玻璃，并且在玻璃已经被蚀刻掉之后，还去除阻挡材料。随后在整个鳍状物和衬底之上施加高浓度的p型掺杂玻璃。p型玻璃710将允许鳍状物被掺杂为p型材料以构建p沟道。
在图39和图40中，已经对衬底、鳍状物、和玻璃进行退火。这将掺杂剂从玻璃驱动到硅材料中。随后使用例如氧化物蚀刻来去除玻璃，以留下图39和图40中所示出的结构。该结构在其基部处具有硅衬底并且在衬底712的顶部处具有n掺杂的阱。另外，鳍状物具有也被n掺杂的下部部分714以形成背栅极。鳍状物具有被p掺杂的上部部分716以形成电流流动沟道。
在图41和图42中，整个结构被覆盖有氧化物层718(例如二氧化硅或另一种氧化物)。氧化物形成隔离氧化物，其随后被平坦化到如图43和图44中所示出的确定水平面以暴露鳍状物的某个部分。氧化物被去除掉以暴露鳍状物的被n掺杂的部分714中的一部分。如图43和图44中所示出的，鳍状物被暴露，从而整个p沟道被暴露，因为其是N掺杂的背栅极714 的一部分。控制栅极720随后可以被形成为围绕鳍状物的整个暴露区域，向下到氧化物的水平面。氧化物的高度或水平面相应地确定控制栅极的尺寸。控制栅极比p沟道深并覆盖整个有源鳍状物高度。
控制栅极典型地是金属的并且可以以各种不同的方式中的任何方式来形成。在所示的示例中，首先通过多晶硅图案化来形成控制栅极以构建与控制栅极的期望形状720相对应的结构。以该水平面完成图案化，随后去除多晶硅，从而在期望的控制栅极的形状中留下空位。空位随后用金属进行回填，以形成控制栅极。电极和其它连接器随后可以附接到金属。在所示的示例中，存在两个控制栅极，然而，根据JFET的预期的最终形式，可以存在一个控制栅极或不存在控制栅极。
在图45和图46中，剩余的间隔体已经被施加到鳍状物以控制随后的外延生长。间隔体722被施加为在保留在适当位置的氧化物层之上围绕鳍状物的基部。
图47至图55是图29的器件的进一步的制造阶段的截面侧视图和前视图。在这些图中，增加了源极、栅极、和漏极。在与漏极处的视图相似的源极的位置处截取图48、图51、和图54的截面前视图。在栅极的位置处，而不是在如图31至图46中的控制栅极的位置处截取图49、图52、和图55 的截面前视图。这是因为控制栅极，至少以多晶硅的形式已经形成，并且不受其它阶段的影响。
在图47、图48、和图49中，已经形成了JFET的源极栅极和漏极。源极730和漏极732通过p型元件的外延生长来形成，并且栅极734通过n 型外延生长来形成。使用图案化和外延生长来在鳍状物和间隔体之上形成源极和漏极。间隔体722防止源极和漏极与鳍状物的深n阱或背栅极714 发生接触或靠得太近。因此，每个接触节点仅与p沟道接触。源极和漏极可以通过在p沟道之上施加掺杂材料或者通过掺杂实际的p沟道来形成。相似地，n型栅极形成在鳍状物中或形成在鳍状物之上，并且由鳍状物间隔体722来阻挡与n型背栅极靠得太近。另一方面，如图22中所示出的，例如，控制栅极自始至终围绕p沟道，并且物理接触n型背栅极。
如所示出的，第一控制栅极位于源极与栅极之间并且与源极和栅极接触，并且第二控制栅极位于栅极与漏极之间并且与栅极和漏极接触。如所示出的，隔离阻挡部被施加在控制栅极之上并包围控制栅极以防止控制栅极与源极、栅极、和漏极之间的传导和电接触。控制栅极可以利用各种电介质阻挡部中的任一种来进行隔离，并且还可以与任何其它结构物理地间隔开。
在图50、图51、和图52中，整个结构在隔离氧化物738的深层中被覆盖，其将源极、栅极、和漏极以及控制栅极彼此隔离开。隔离氧化物的顶层可以使用各种不同的工艺中的任何工艺来进行平坦化以例如处于控制栅极、电极和其它结构的顶部的水平面处。在该示例中，鳍状物以及源极、栅极、和漏极一起远低于隔离氧化物。
在图53、图54、和图55中，在栅极之上形成接触部，这些接触部740、 742和744允许制造至晶体管器件的源极、栅极、和漏极的连接。另外，根据控制栅极的具体实施方式，多晶硅控制栅极可以溶解并用金属进行回填。在附加的部件将形成在JFET结构之上的情况下，电介质738的顶层可以被用作为层间电介质。根据制造技术，电极可以由各种不同材料中的任何材料形成，包括钨。
如所描述的，非常常见和广泛使用的晶体管类型(JFET)可以用在SoC、功率应用、或使用非平面晶体管工艺技术制造的其它类型的IC中。此外，电阻器或JFET器件提供了在平面制造技术中未看到的独特的FinFET传输特性。
图55示出了根据本发明的一种实施方式的计算设备100。计算设备100 容纳系统板2。板2可以包括多个部件，包括但不限于处理器4和至少一个通信组合程序6。通信组合程序耦合到一个或多个天线16。处理器4物理和电气地耦合到板2。在本发明的一些实施方式中，部件、控制器、集线器、或接口中的任何一个或多个使用包括固体源扩散结的FinFET架构来进行构造。
根据其应用，计算设备100可以包括其它部件，这些部件可以或可以不物理和电气耦合到板2。这些其它部件包括但不限于易失性存储器(例如，DRAM)8、非易失性存储器(例如，ROM)9、闪速存储器(未示出)、图形处理器12、数字信号处理器(未示出)、密码协处理器(未示出)、芯片组14、天线16、显示器18(例如触摸屏显示器)、触摸屏控制器20、电池22、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器24、全球定位系统(GPS)设备26、罗盘28、加速度计(未示出)、陀螺仪(未示出)、扬声器30、照相机32、以及大容量储存设备(例如硬盘驱动)10、光盘(CD)(未示出)、数字多功能盘(DVD)(未示出)等等。这些部件可以连接到系统板2、安装到系统板、或者与其它部件中的任何部件进行组合。
通信组合程序6实现了无线通信和/或有线通信，以用于往返于计算设备100进行数据传输。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射来经由非固态介质传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示所关联的设备不包含任何导线，尽管在一些实施例中它们可能不含有。通信组合程序6可以实施多个无线标准或协议中的任何标准或协议，这些标准或协议包括但不限于Wi-Fi (IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、 CDMA、TDMA、DECT、蓝牙、以太网、其衍生物，以及被命名为3G、 4G、5G及更高代的任何其它无线和有线协议。计算设备100可以包括多个通信组合程序6。例如，第一通信组合程序6可以专用于较短距离的无线通信(例如Wi-Fi和蓝牙)，并且第二通信组合程序6可以专用于较长距离的无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等)。
计算设备100的处理器4包括封装在处理器4内的集成电路管芯。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便于将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
在各种实施方式中，计算设备100可以是膝上型电脑、上网本、笔记本、超极本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。计算设备可以是固定的、便携式的、或者可穿戴的。在另外的实施方式中，计算设备100可以是处理数据的任何其它电子设备。
实施例可以被实施为一个或多个存储器芯片、控制器、CPU(中央处理单元)、微芯片或使用母板进行互连的集成电路、专用集成电路(ASIC)、和/或现场可编程门阵列(FPGA)的一部分。
对“一个实施例”、“一实施例”、“示例性实施例”、“各种实施例”的引用指示这样描述的本发明的(多个)实施例可以包括具体特征、结构、或特性，但并非每个实施例都必须包括该具体特征、结构或特性。此外，一些实施例可以具有针对其它实施例所描述的特征中的一些特征或所有特征，或不具有这些特征。
在以下说明书和权利要求书中，可以使用术语“耦合”连同其派生词。“耦合”用于指示两个或更多个元件协作或者彼此交互，但是这些元件可以在它们之间具有或不具有中间的物理部件或电气部件。
如权利要求书中所使用的，除非另外指定，使用序数词“第一”、“第二”、“第三”等等来描述共同的元件仅仅指示被指代的类似元件的不同实例，而并非旨在暗示这样描述的元件必须采用给定顺序，不管是空间上的、时间上的、顺序上的、或者以任何其它方式。
附图和前述描述给出了实施例的示例。本领域技术人员将意识到，所描述的元件中的一个或多个元件可以很好地组合成单个功能元件。替代地，某些元件可以被划分成多个功能元件。来自一个实施例的元件可以被添加到另一个实施例。例如，可以改变本文中所描述的过程的顺序，并且该顺序并不限于本文中所描述的方式。此外，不需要以所示出的顺序来实施任何流程图的动作；也并非所有动作都必须要被执行。另外，不依赖于其它动作的那些动作可以与其它动作并行执行。实施例的范围决不由这些具体示例来限制。许多变型(不论在说明书中是否明确给出，例如结构、尺寸、和材料使用上的区别)是可能的。实施例的范围至少如由所附权利要求书所给出的那么宽泛。
以下示例涉及另外的实施例。不同实施例的各种特征可以与所包括的一些特征和排除的其它特征以各种方式进行组合，以适合各种不同的应用。一些实施例涉及一种方法，包括在衬底上形成鳍状物；在衬底之上和鳍状物的下部部分之上沉积第一掺杂剂类型的玻璃；在衬底和鳍状物之上沉积第二掺杂剂类型的玻璃；对玻璃进行退火，以将掺杂剂驱动到鳍状物和衬底中；去除玻璃；以及在鳍状物之上形成不接触鳍状物的下部部分的第一接触部和第二接触部。
另外的实施例包括在鳍状物之上形成控制栅极，控制栅极是位于鳍状物的顶部之上和侧部上的导电材料，以控制穿过第一接触部与第二接触部之间的鳍状物的电流流动。
在另外的实施例中，形成控制栅极包括对鳍状物之上的多晶硅进行图案化，去除多晶硅并用金属回填多晶硅的空位。形成控制栅极包括在去除玻璃之后并且在形成第一接触部和第二接触部之前在鳍状物之上形成控制栅极。第一接触部包括源极，第二接触部包括漏极，该方法还包括在源极与漏极之间、在鳍状物之上形成不接触鳍状物的下部部分的栅极。
另外的实施例包括在去除玻璃之后在硅衬底之上沉积氧化物，氧化物具有覆盖鳍状物的下部部分的深度，在形成掺杂的源极、栅极、和漏极之前，氧化物隔离鳍状物的下部部分。
另外的实施例包括在形成源极、栅极、和漏极之前在鳍状物的下部部分之上形成隔离间隔体，以防止源极、栅极、和漏极接触鳍状物的下部部分。
在另外的实施例中，衬底和鳍状物是硅。
在另外的实施例中，沉积第一掺杂剂类型的玻璃包括：在衬底和鳍状物之上沉积第一掺杂剂类型的玻璃；在鳍状物的部分和衬底之上沉积阻挡材料(碳硬掩模)；去除未被覆盖在阻挡材料中的所沉积的玻璃；以及去除阻挡材料。
在另外的实施例中，阻挡材料是碳硬掩模。沉积第二掺杂剂类型的玻璃包括：从鳍状物的部分去除第一掺杂剂类型的玻璃，以及在鳍状物的该部分之上和第一掺杂剂类型的玻璃之上沉积第二掺杂剂类型的玻璃。去除玻璃包括使用氧化物蚀刻剂来去除玻璃。
另外的实施例包括在鳍状物之上形成控制栅极，控制栅极是位于鳍状物的顶部之上和侧部上的导电材料，以用于在源极与漏极之间控制穿过鳍状物的电流流动。
在另外的实施例中，形成控制栅极包括：对鳍状物之上的多晶硅进行图案化；去除多晶硅并用金属回填多晶硅的空隙。形成控制栅极包括在去除玻璃之后并且在形成源极、栅极、和漏极之前在鳍状物之上形成控制栅极。
一些实施例涉及一种装置，其包括：衬底；位于衬底上方的鳍状物，该鳍状物具有第一掺杂剂类型的沟道以及至少一部分第二掺杂剂类型的阱；以及形成为不接触鳍状物的阱的鳍状物的第一接触部和第二接触部。
另外的实施例包括控制栅极，其位于第一接触部与第二接触部之间并且形成在鳍状物之上并围绕鳍状物，以控制第一接触部与第二接触部之间的电阻。
在另外的实施例中，控制栅极是金属。控制栅极由多晶硅形成，其随后被去除，并且用金属填充通过去除多晶硅而产生的空位。第一接触部和第二接触部由第一掺杂剂类型形成。第一接触部和第二接触部形成在外延生长的鳍状物之上。第一接触部和第二接触部形成在具有鳍状物中的掺杂剂的鳍状物中。第一掺杂剂类型的沟道是第一接触部与第二接触部之间的电流沟道。控制栅极在鳍状物的沟道之上并在两侧上围绕鳍状物的沟道延伸。
在另外的实施例中，第一接触部包括源极并且第二接触部包括漏极，该装置还包括第二掺杂剂类型的栅极，第二掺杂剂类型的栅极由形成为不接触鳍状物的阱的源极与漏极之间的鳍状物形成。
在另外的实施例中，栅极形成在外延生长的鳍状物之上。栅极形成在具有鳍状物中的掺杂剂的鳍状物中。通过在鳍状物之上沉积掺杂玻璃、对玻璃进行退火、以及去除玻璃来在鳍状物中形成栅极。第一掺杂剂类型的沟道是源极与漏极之间的电流沟道，并且其中，被施加到栅极的电压确定电流是否在沟道中流动。
另外的实施例包括控制栅极，其位于源极与漏极之间，控制栅极在鳍状物的沟道之上并在两侧上围绕鳍状物的沟道延伸，并且被配置为限制穿过沟道的电流流动。
在另外的实施例中，控制栅极位于源极与栅极之间，晶体管还包括第二控制栅极，其位于栅极与漏极之间。控制栅极是金属。控制栅极由多晶硅形成，多晶硅随后被去除并且用金属填充通过去除多晶硅而产生的空位。
一些实施例涉及一种计算系统，其包括通信芯片、电源和具有多个晶体管的处理器，至少一个晶体管是具有衬底、位于衬底上方的鳍状物的结栅型场效应晶体管，鳍状物具有第一掺杂剂类型的沟道和至少一部分第二掺杂剂类型的阱，鳍状物的第一掺杂剂类型的源极和漏极形成为不接触鳍状物的阱，并且第二掺杂剂类型的栅极由形成为不接触鳍状物的阱的源极与漏极之间的鳍状物形成。
在另外的实施例中，通过在鳍状物之上沉积掺杂玻璃、对玻璃进行退火、以及去除玻璃来在鳍状物中形成栅极。结栅型场效应晶体管还包括源极与栅极之间的控制栅极，控制栅极形成在鳍状物之上并围绕鳍状物，以控制源极与漏极之间的电阻。通过对鳍状物之上的多晶硅进行图案化、去除多晶硅以及用金属回填多晶硅的空位来形成控制栅极。
一些实施例涉及一种结栅型场效应晶体管，其包括衬底、位于衬底上方的鳍状物，鳍状物具有第一掺杂剂类型的沟道和至少一部分第二掺杂剂类型的阱，鳍状物的第一掺杂剂类型的源极和漏极形成为不接触鳍状物的阱，并且第二掺杂剂类型的栅极由形成为不接触鳍状物的阱的源极与漏极之间的鳍状物形成。
一些实施例涉及可变电阻器，其包括衬底、位于衬底上方的鳍状物，鳍状物具有第一掺杂剂类型的沟道和至少一部分第二掺杂剂类型的阱，鳍状物的第一接触部和第二接触部形成为不接触鳍状物的阱，并且第一接触部和第二接触部之间的控制栅极形成在鳍状物之上并围绕鳍状物，以控制第一接触部与第二接触部之间的电阻。

Claims (43)

1.一种集成电路结构，包括：
包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
包括P型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质层的所述第二上端部分下方；以及
栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
2.根据权利要求1所述的集成电路结构，其中，所述P型掺杂剂是硼。
3.根据权利要求1所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第一侧壁上的所述电介质层横向相邻。
4.根据权利要求3所述的集成电路结构，其中，所述隔离材料的所述第二上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第二侧壁上的所述电介质层横向相邻。
5.根据权利要求1所述的集成电路结构，进一步包括：
与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层直接横向相邻的绝缘层，其中，所述隔离材料与所述绝缘层直接横向相邻。
6.根据权利要求5所述的集成电路结构，其中，所述绝缘层具有的第一上端部分与所述电介质层的所述第一上端部分横向相邻，并且其中，所述绝缘层具有的第二上端部分与所述电介质层的所述第二上端部分横向相邻。
7.根据权利要求6所述的集成电路结构，其中，所述绝缘层的所述第一上端部分与所述电介质层的所述第一上端部分大体上共平面，并且其中，所述绝缘层的所述第二上端部分与所述电介质层的所述第二上端部分大体上共平面。
8.根据权利要求6所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分位于所述绝缘层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述绝缘层的所述第二上端部分下方。
9.根据权利要求6所述的集成电路结构，其中，所述栅极电极位于所述绝缘层的所述第一上端部分和所述第二上端部分之上。
10.根据权利要求1所述的集成电路结构，其中，所述电介质层的所述第一上端部分与所述电介质层的所述第二上端部分大体上共平面。
11.根据权利要求10所述的集成电路结构，其中，所述隔离材料的所述第一上表面部分与所述隔离材料的所述第二上表面部分大体上共平面。
12.一种制造集成电路结构的方法，所述方法包括：
形成包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
形成包括磷硅酸盐玻璃(PSG)的层，包括所述磷硅酸盐玻璃的所述层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
形成包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第二上端部分下方；以及
形成栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
13.根据权利要求12所述的方法，其中，所述隔离材料的所述第一上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第一侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻。
14.根据权利要求13所述的方法，其中，所述隔离材料的所述第二上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻。
15.根据权利要求12所述的方法，进一步包括：
形成与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层直接横向相邻的绝缘层，其中，所述隔离材料与所述绝缘层直接横向相邻。
16.根据权利要求15所述的方法，其中，所述绝缘层包括硼硅酸盐玻璃(BSG)。
17.根据权利要求15所述的方法，其中，所述绝缘层具有的第一上端部分与包括所述磷硅酸盐玻璃的所述层的所述第一上端部分横向相邻，并且其中，所述绝缘层具有的第二上端部分与包括所述磷硅酸盐玻璃的所述层的所述第二上端部分横向相邻。
18.一种制造集成电路结构的方法，所述方法包括：
形成包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
形成包括P型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
形成包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质层的所述第二上端部分下方；以及
形成栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
19.根据权利要求18所述的方法，其中，所述P型掺杂剂是硼。
20.根据权利要求18所述的方法，其中，所述隔离材料的所述第一上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第一侧壁上的所述电介质层横向相邻。
21.根据权利要求20所述的方法，其中，所述隔离材料的所述第二上表面部分与位于所述鳍状物的所述下鳍状物部分的所述第二侧壁上的所述电介质层横向相邻。
22.根据权利要求18所述的方法，进一步包括：
形成与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层直接横向相邻的绝缘层，其中，所述隔离材料与所述绝缘层直接横向相邻。
23.根据权利要求22所述的方法，其中，所述绝缘层具有的第一上端部分与所述电介质层的所述第一上端部分横向相邻，并且其中，所述绝缘层具有的第二上端部分与所述电介质层的所述第二上端部分横向相邻。
24.一种计算装置，包括：
板；以及
耦合到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：
包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
包括磷硅酸盐玻璃(PSG)的层，包括所述磷硅酸盐玻璃的所述层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且包括所述磷硅酸盐玻璃的所述层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的包括所述磷硅酸盐玻璃的所述层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于包括所述磷硅酸盐玻璃的所述层的所述第二上端部分下方；以及
栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于包括所述磷硅酸盐玻璃的所述层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
25.根据权利要求24所述的计算装置，进一步包括：
耦合到所述板的存储器。
26.根据权利要求24所述的计算装置，进一步包括：
耦合到所述板的通信芯片。
27.根据权利要求24所述的计算装置，进一步包括：
耦合到所述板的照相机。
28.根据权利要求24所述的计算装置，进一步包括：
耦合到所述板的电池。
29.根据权利要求24所述的计算装置，进一步包括：
耦合到所述板的天线。
30.根据权利要求24所述的计算装置，其中，所述部件是封装的集成电路管芯。
31.一种计算装置，包括：
板；以及
耦合到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：
包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
包括N型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质层的所述第二上端部分下方；以及
栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
32.根据权利要求31所述的计算装置，进一步包括：
耦合到所述板的存储器。
33.根据权利要求31所述的计算装置，进一步包括：
耦合到所述板的通信芯片。
34.根据权利要求31所述的计算装置，进一步包括：
耦合到所述板的照相机。
35.根据权利要求31所述的计算装置，进一步包括：
耦合到所述板的电池。
36.根据权利要求31所述的计算装置，进一步包括：
耦合到所述板的天线。
37.根据权利要求31所述的计算装置，其中，所述部件是封装的集成电路管芯。
38.一种计算装置，包括：
板；以及
耦合到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：
包括硅的鳍状物，所述鳍状物具有下鳍状物部分和上鳍状物部分；
包括P型掺杂剂的电介质层，所述电介质层直接位于所述鳍状物的所述下鳍状物部分的第一侧壁和第二侧壁上，所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第一侧壁横向相邻的第一上端部分，并且所述电介质层具有与所述鳍状物的所述下鳍状物部分的所述第二侧壁横向相邻的第二上端部分；
包括氧的隔离材料，所述隔离材料与直接位于所述鳍状物的所述下鳍状物部分的所述第一侧壁和所述第二侧壁上的所述电介质层横向相邻，所述隔离材料具有第一上表面部分和第二上表面部分，其中，所述隔离材料的所述第一上表面部分位于所述电介质层的所述第一上端部分下方，并且其中，所述隔离材料的所述第二上表面部分位于所述电介质层的所述第二上端部分下方；以及
栅极电极，其位于所述鳍状物的所述上鳍状物部分的顶部之上并与所述鳍状物的所述上鳍状物部分的侧壁横向相邻，并且所述栅极电极位于所述电介质层的所述第一上端部分和所述第二上端部分之上，并且所述栅极电极位于所述隔离材料的所述第一上表面部分和所述第二上表面部分之上。
39.根据权利要求38所述的计算装置，进一步包括：
耦合到所述板的存储器。
40.根据权利要求38所述的计算装置，进一步包括：
耦合到所述板的通信芯片。
41.根据权利要求38所述的计算装置，进一步包括：
耦合到所述板的照相机。
42.根据权利要求38所述的计算装置，进一步包括：
耦合到所述板的电池。
43.根据权利要求38所述的计算装置，其中，所述部件是封装的集成电路管芯。
CN202011383597.4A 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结 Active CN112670349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011383597.4A CN112670349B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011383597.4A CN112670349B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结
CN201480079891.2A CN106471624B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结
PCT/US2014/046525 WO2016010515A1 (en) 2014-07-14 2014-07-14 Solid-source diffused junction for fin-based electronics

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480079891.2A Division CN106471624B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结

Publications (2)

Publication Number Publication Date
CN112670349A true CN112670349A (zh) 2021-04-16
CN112670349B CN112670349B (zh) 2024-09-17

Family

ID=55078851

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480079891.2A Active CN106471624B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结
CN202011383597.4A Active CN112670349B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201480079891.2A Active CN106471624B (zh) 2014-07-14 2014-07-14 用于基于鳍状物的电子设备的固体源扩散结

Country Status (7)

Country Link
US (6) US9842944B2 (zh)
EP (2) EP3300119A1 (zh)
JP (1) JP6399464B2 (zh)
KR (1) KR102241181B1 (zh)
CN (2) CN106471624B (zh)
TW (3) TWI664738B (zh)
WO (1) WO2016010515A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399464B2 (ja) * 2014-07-14 2018-10-03 インテル・コーポレーション フィンベース電子装置のための固定ソース拡散接合
KR102385395B1 (ko) * 2015-06-22 2022-04-11 인텔 코포레이션 Finfet 도핑을 위한 이중 높이 유리
US9847388B2 (en) * 2015-09-01 2017-12-19 International Business Machines Corporation High thermal budget compatible punch through stop integration using doped glass
US9976650B1 (en) * 2017-02-01 2018-05-22 Deere & Company Forkless synchronizer with sensor rail arrangement
EP3545556A4 (en) 2017-03-30 2020-10-14 INTEL Corporation VERTICALLY STACKED TRANSISTORS IN A FIN
US10401122B2 (en) 2017-06-08 2019-09-03 Springfield, Inc. Free floating handguard anchoring system
US20190172920A1 (en) * 2017-12-06 2019-06-06 Nanya Technology Corporation Junctionless transistor device and method for preparing the same
EP3732729A4 (en) * 2017-12-27 2021-07-28 INTEL Corporation FINFET-BASED CAPACITORS AND RESISTORS AND ASSOCIATED APPARATUS, SYSTEMS AND PROCESSES
US10325819B1 (en) * 2018-03-13 2019-06-18 Globalfoundries Inc. Methods, apparatus and system for providing a pre-RMG replacement metal contact for a finFET device
CN113921520B (zh) * 2021-09-29 2024-08-06 上海晶丰明源半导体股份有限公司 射频开关器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134878A1 (en) * 2005-12-09 2007-06-14 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US20110084336A1 (en) * 2009-10-09 2011-04-14 Globalfoundries Inc. Semiconductor device with stressed fin sections, and related fabrication methods
CN102956692A (zh) * 2011-08-19 2013-03-06 阿尔特拉公司 缓冲型finFET器件
US20140117462A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Bulk finfet with punchthrough stopper region and method of fabrication

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260647A (ja) * 1993-03-04 1994-09-16 Sony Corp Ｘｍｏｓトランジスタの作製方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7235436B1 (en) * 2003-07-08 2007-06-26 Advanced Micro Devices, Inc. Method for doping structures in FinFET devices
JP2005174964A (ja) * 2003-12-05 2005-06-30 National Institute Of Advanced Industrial & Technology 二重ゲート電界効果トランジスタ
JP4504214B2 (ja) * 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US7560784B2 (en) * 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US8130547B2 (en) 2007-11-29 2012-03-06 Zeno Semiconductor, Inc. Method of maintaining the state of semiconductor memory having electrically floating body transistor
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8592918B2 (en) * 2009-10-28 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Forming inter-device STI regions and intra-device STI regions using different dielectric materials
US8158500B2 (en) * 2010-01-27 2012-04-17 International Business Machines Corporation Field effect transistors (FETS) and methods of manufacture
US8889494B2 (en) * 2010-12-29 2014-11-18 Globalfoundries Singapore Pte. Ltd. Finfet
US8435845B2 (en) * 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US9299840B2 (en) * 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US9431497B2 (en) * 2013-05-21 2016-08-30 Globalfoundries Singapore Pte. Ltd. Transistor devices having an anti-fuse configuration and methods of forming the same
CN104218082B (zh) * 2013-06-04 2017-08-25 中芯国际集成电路制造(上海)有限公司 高迁移率鳍型场效应晶体管及其制造方法
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
CN104576383B (zh) * 2013-10-14 2017-09-12 中国科学院微电子研究所 一种FinFET结构及其制造方法
JP6399464B2 (ja) * 2014-07-14 2018-10-03 インテル・コーポレーション フィンベース電子装置のための固定ソース拡散接合

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134878A1 (en) * 2005-12-09 2007-06-14 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US20110084336A1 (en) * 2009-10-09 2011-04-14 Globalfoundries Inc. Semiconductor device with stressed fin sections, and related fabrication methods
CN102956692A (zh) * 2011-08-19 2013-03-06 阿尔特拉公司 缓冲型finFET器件
US20140117462A1 (en) * 2012-10-31 2014-05-01 International Business Machines Corporation Bulk finfet with punchthrough stopper region and method of fabrication

Also Published As

Publication number Publication date
US9899472B2 (en) 2018-02-20
TWI664738B (zh) 2019-07-01
JP6399464B2 (ja) 2018-10-03
US20200335582A1 (en) 2020-10-22
KR102241181B1 (ko) 2021-04-16
EP3170207A1 (en) 2017-05-24
US20190296105A1 (en) 2019-09-26
US10355081B2 (en) 2019-07-16
US20180158906A1 (en) 2018-06-07
EP3300119A1 (en) 2018-03-28
KR20170028882A (ko) 2017-03-14
US11764260B2 (en) 2023-09-19
US10741640B2 (en) 2020-08-11
TWI600166B (zh) 2017-09-21
EP3170207A4 (en) 2018-03-28
TW201828482A (zh) 2018-08-01
CN106471624A (zh) 2017-03-01
JP2017527099A (ja) 2017-09-14
TW201727926A (zh) 2017-08-01
US20170133461A1 (en) 2017-05-11
US11139370B2 (en) 2021-10-05
WO2016010515A1 (en) 2016-01-21
CN112670349B (zh) 2024-09-17
US20170018658A1 (en) 2017-01-19
TW201614852A (en) 2016-04-16
US20220102488A1 (en) 2022-03-31
US9842944B2 (en) 2017-12-12
CN106471624B (zh) 2021-01-05
TWI628801B (zh) 2018-07-01

Similar Documents

Publication Publication Date Title
US11764260B2 (en) Dielectric and isolation lower fin material for fin-based electronics
EP2898533B1 (en) Precision resistor for non-planar semiconductor device architecture
JP6440038B2 (ja) 高電圧電界効果トランジスタのための延長型ドレイン構造
CN107750387B (zh) 用于FinFET掺杂的双高度玻璃
US11563098B2 (en) Transistor gate shape structuring approaches
CN110660860A (zh) 晶体管接触区域增强
US11164747B2 (en) Group III-V semiconductor devices having asymmetric source and drain structures
WO2018125191A1 (en) Subfin liner for finfet devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221027

Address after: Irish Dublin

Applicant after: Taihao Research Co.,Ltd.

Address before: California, USA

Applicant before: INTEL Corp.

GR01 Patent grant
GR01 Patent grant