CN112654141B - 一种机械孔与内层图形对位的检查方法 - Google Patents

一种机械孔与内层图形对位的检查方法 Download PDF

Info

Publication number
CN112654141B
CN112654141B CN202011561081.4A CN202011561081A CN112654141B CN 112654141 B CN112654141 B CN 112654141B CN 202011561081 A CN202011561081 A CN 202011561081A CN 112654141 B CN112654141 B CN 112654141B
Authority
CN
China
Prior art keywords
single board
pcb single
pcb
test strip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011561081.4A
Other languages
English (en)
Other versions
CN112654141A (zh
Inventor
耿波
张永燕
郝聪颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Printronics Circuit Corp
Original Assignee
Tianjin Printronics Circuit Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Printronics Circuit Corp filed Critical Tianjin Printronics Circuit Corp
Priority to CN202011561081.4A priority Critical patent/CN112654141B/zh
Publication of CN112654141A publication Critical patent/CN112654141A/zh
Application granted granted Critical
Publication of CN112654141B publication Critical patent/CN112654141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及PCB板对位检查技术领域,具体涉及一种机械孔与内层图形对位的检查方法,在测试条的长度方向上均列有焊盘,PCB单板上测试条的位置,超出下一层PCB单板上的测试条一个焊盘的位置;打孔时,沿首层的PCB单板上的其中一个焊盘向末层的PCB单板进行钻孔,在利用X射线,沿该钻孔从首层的PCB单板向末层的PCB单板依次进行照射,若钻孔不完全处于焊盘内,通过寻找距离该钻孔最近的焊盘,然后沿该焊盘所在的测试条的长度方向,通过测试条上其它未被打孔的焊盘作为参照,查看是第几个焊盘距离该钻孔最近,就可以确认偏移的PCB单板所在的层数;就算是摞叠层数过高的PCB单板,也可以采用此种方式对发生偏移的层数进行确认,不受摞叠层数的影响。

Description

一种机械孔与内层图形对位的检查方法
技术领域
本发明涉及PCB板对位检查技术领域,具体涉及一种机械孔与内层图形对位的检查方法。
背景技术
在PCB产品中,高多层产品占比较大,此种产品的对位精度要求很高(需要各层精确对齐);
现有的对位方式为,高多层产品在机械钻孔时,先打一个贯穿多层产品的钻孔,然后利用X射线,沿该钻孔对整个高多层产品从上至下依次进行照射,以此来确认孔偏情况,出现孔偏的层,也就是没有对齐的层;
但是,由于各层产品厚度较薄,所以对于层数过高的产品,在使用X射线进行观察时,不易分辨出偏移的钻孔,在多层产品的哪一层,也就难以对偏移层进行调整,也就增加了后续的加工难度,对生产产品的良率产生不好的影响。
发明内容
针对现有技术存在的不足,本发明的目的在于提供一种机械孔与内层图形对位的检查方法。
为了实现上述目的,本发明提供如下技术方案:
一种内层图形对位测试条,包括测试条,沿所述测试条的长度方向上均列有焊盘,所述焊盘用来被打孔装置进行打孔使用。
一种带有测试条的PCB单板,将测试条安装在PCB单板上。
所述测试条在PCB单板的四边上对角安装。
一种PCB单板与测试条的安装方法,包括所述的测试条与PCB单板。
一种PCB单板与测试条的安装方法,包括以下步骤;
步骤一,将测试条固定安装在PCB单板上;
步骤二,沿测试条的长度方向,将PCB单板摞叠并对齐;对齐后,PCB单板上测试条的位置,超出下一层PCB单板上的测试条一个焊盘的位置。
一种机械孔与内层图形对位的检查方法,包括按照一种PCB单板与测试条的安装方法,安装完成的PCB单板与测试条与焊盘。
一种机械孔与内层图形对位的检查方法,包括以下步骤;
步骤一,利用打孔装置,沿首层的PCB单板上的其中一个焊盘向末层的PCB单板进行钻孔;
步骤二,利用X射线,沿钻孔从首层的PCB单板向末层的PCB单板依次进行照射;
步骤三,逐个PCB单板依次查看钻孔是否处于焊盘内;
若钻孔完全处于焊盘内,则该层PCB单板为合格层;
若钻孔不完全处于焊盘内,则该层PCB单板为不合格层,然后寻找距离该钻孔最近的焊盘,并沿该焊盘所在的测试条的长度方向,查看是第几个焊盘,来确认偏移的PCB单板所在的层数;
步骤四,利用PCB单板推动装置,推动PCB单板,使偏移的PCB单板与未偏移的PCB单板相对齐;
步骤五,重复步骤一到步骤四。
一种机械孔与内层图形对位的检查方法,步骤一中,利用打孔装置,沿首层的PCB单板上的首个焊盘向末层的PCB单板进行钻孔。
与现有技术相比,本发明的有益效果是:
本发明在测试条的长度方向上均列有焊盘,PCB单板上测试条的位置,超出下一层PCB单板上的测试条一个焊盘的位置;打孔时,沿首层的PCB单板上的其中一个焊盘向末层的PCB单板进行钻孔,在利用X射线,沿该钻孔从首层的PCB单板向末层的PCB单板依次进行照射,若钻孔不完全处于焊盘内,通过寻找距离该钻孔最近的焊盘,然后沿该焊盘所在的测试条的长度方向,通过测试条上其它未被打孔的焊盘作为参照,查看是第几个焊盘距离该钻孔最近,就可以确认偏移的PCB单板所在的层数;就算是摞叠层数过高的PCB单板,也可以采用此种方式对发生偏移的层数进行确认,不受摞叠层数的影响。
附图说明
图1为一种内层图形对位测试条的结构示意图。
图2为测试条在PCB单板的四边上对角安装的示意图。
图3为多个PCB单板摞叠对齐后的示意图。
图4为多个PCB单板摞叠后钻孔未出现偏移的示意图。
图5为多个PCB单板摞叠后钻孔出现偏移的示意图。
附图中:测试条1、钻孔2、焊盘3、PCB单板4、机械钻5。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,当组件被称为“固定于”另一个组件,它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中组件。当一个组件被认为是“设置于”另一个组件,它可以是直接设置在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
参照图1,一种内层图形对位测试条,包括测试条1,沿所述测试条1的长度方向上均列有焊盘3,所述焊盘3用来被打孔装置进行打孔使用;所述打孔装置可以采用机械钻5;
由于本实施方式中,测试条1是和PCB单板4一同进行打孔的,为了避免钻孔过程中,机械钻头打孔时,接触的材料刚度不同,造成刚度较差的材料断裂,所以测试条1采用与PCB单板相同的材料。
一种带有测试条的PCB单板,将上述测试条1安装在PCB单板4上,
参照图2,进一步的,所述测试条1在PCB单板4的四边上对角安装,该安装方式的原理为对角定位原理;因为测试条1是用来测试摞叠后的PCB单板4是否对齐的,但是PCB单板4的轮廓形状不一定只是正方形,所以需要对角的两条边线对齐;如果PCB单板4只是单边对齐,那么很有可能出现PCB单板4轮廓线错对的情况;
进一步的,沿首层PCB单板4上的测试条1的长度方向的第一个焊盘3作为测试打孔焊盘使用,所以位于首层PCB单板4上第一个焊盘3下方部分的所有的PCB单板4,内部均无电路层。
一种PCB单板与测试条的安装方法,包括所述的测试条1与PCB单板4;
一种PCB单板与测试条的安装方法,包括以下步骤;
步骤一,将测试条1固定安装在PCB单板4上;
安装时,由于是对多个PCB单板4分别进行安装测试条1,所以可以先对PCB单板进行编号,然后按照编号,依次向PCB单板4上安装测试条1,每一块PCB单板4上的测试条1都是相同规格的测试条;
安装时,PCB单板4上的焊盘3沿测试条1的长度方向为第X个(X大于1),PCB单板4上的第X个焊盘3位置既与上一个相邻层的PCB单板4的第(X-1)个焊盘3的位置相对应;也与相邻的下一个PCB单板4的第(X+1)个焊盘3相对应;
步骤二,沿测试条1的长度方向,将PCB单板4摞叠并对齐;
具体的,对齐后,理想状态下,PCB单板4上测试条1的位置,应超出下一层PCB单板4上的测试条1一个焊盘3的位置;
参照图2,那么沿首层PCB单板4上的测试条1的长度方向的第一个焊盘3作为测试打孔,那么打孔将依次贯穿:首层PCB单板4上的测试条1的长度方向的第一个焊盘3、第二层PCB单板4上的测试条1的长度方向的第二个焊盘3、第三层PCB单板4上的测试条1的长度方向的第三个焊盘3......直至末层PCB单板4上的测试条1的长度方向的最后一个焊盘3。
进一步的,由于需要对多层PCB单板4是否对齐,进行检测,所以还提供了一种机械孔与内层图形对位的检查方法;
包括按照一种PCB单板与测试条的安装方法,安装完成的PCB单板4与测试条1与焊盘3;
一种机械孔与内层图形对位的检查方法,包括以下步骤;
步骤一,利用打孔装置,沿首层的PCB单板4上的其中一个焊盘3向末层的PCB单板4进行钻孔2;
本实施方式中,沿首层的PCB单板4上的首个焊盘3向末层的PCB单板4进行钻孔2;一方面,第一个焊盘3作为测试打孔焊盘使用,所以位于首层PCB单板4上第一个焊盘3下方的所有PCB单板4的部分,内部均无电路层,就算是偏移较大,也不会对PCB单板4造成过大的损坏;另一方面,可以方便分辨未对齐的PCB单板4所在的层数,即首层PCB单板4上的第一个焊盘3上有打孔,第二次PCB单板4上的第二个焊盘3上有打孔......,直至最后一个。
步骤二,利用X射线,沿该钻孔2从首层的PCB单板4向末层的PCB单板4依次进行照射;
步骤三,逐个PCB单板4依次查看钻孔2是否处于焊盘3内;
操作时,根据不同PCB单板4允许出现的钻孔误差,设计焊盘3的直径;
参照图3与图4,若钻孔2完全处于焊盘3内,那么钻孔2处于允许误差内,则该层PCB单板4为合格层;
参照图5,若钻孔2不完全处于焊盘3内,那么钻孔2不处于允许误差内,则该层PCB单板4为不合格层,然后寻找距离该钻孔2最近的焊盘3,并沿该焊盘3所在的测试条1的长度方向,查看是第几个焊盘3,来确认偏移的PCB单板4所在的层数;
例如,钻孔2部分处于PCB单板4上第三个焊盘3内,或者钻孔2最靠近PCB单板4上第三个焊盘3,那么就是第三层PCB单板4未对齐。
步骤四,利用PCB单板推动装置,推动PCB单板4,使偏移的PCB单板4与未偏移的PCB单板4相对齐;该PCB单板推动装置为现有技术手段,固不再次详细描述。
步骤五,重复步骤一到步骤四。
需要说明的是,利用打孔装置,沿首层的PCB单板4上的首个焊盘3向末层的PCB单板4进行钻孔2是最优的实施方式,但是并非限定只能沿首个焊盘3进行钻孔2。
工作原理:
对多个PCB单板4分别进行安装测试条1时,先对PCB单板进行编号,然后按照编号,依次向PCB单板4上安装测试条1,每层PCB单板上的测试条1相对于相邻层PCB单板上的测试条1错位对应;即PCB单板4上的焊盘3沿测试条1的长度方向为第X个(X大于1),PCB单板4上的第X个焊盘3位置既与上一个相邻层的PCB单板4的第(X-1)个焊盘3的位置相对应;也与相邻的下一个PCB单板4的第(X+1)个焊盘3相对应;然后按照PCB单板4的编号从大到小进行摞叠并对齐;
沿首层PCB单板4上的测试条1的长度方向的第一个焊盘3作为测试打孔,若多层PCB单板4均完全对齐或在允许出现的钻孔误差值内对齐,那么打孔将依次贯穿:沿首层PCB单板4上的测试条1的长度方向上的第一个焊盘3、第二层PCB单板4上的测试条1的长度方向上的第二个焊盘3、第三层PCB单板4上的测试条1的长度方向上的第三个焊盘3......直至末层PCB单板4上的测试条1的长度方向上的最后一个焊盘3;
利用X射线,沿该钻孔2从首层的PCB单板4向末层的PCB单板4依次进行照射,逐个PCB单板4依次查看钻孔2是否处于焊盘3内;
若钻孔2不完全处于焊盘3内,那么钻孔2不处于允许误差内,则该层PCB单板4为不合格层,然后寻找距离该钻孔2最近的焊盘3,并沿该焊盘3所在的测试条1的长度方向,查看是第几个焊盘3,来确认偏移的PCB单板4所在的层数;
例如,钻孔2部分处于PCB单板4上第三个焊盘3内,或者钻孔2最靠近PCB单板4上第三个焊盘3,那么就是第三层PCB单板4未对齐。
再利用PCB单板推动装置,推动PCB单板4,使偏移的PCB单板4与未偏移的PCB单板4相对齐即可。
上述说明是针对本发明较佳可行实施例的详细说明,但实施例并非用以限定本发明的专利申请范围,凡本发明所提示的技术精神下所完成的同等变化或修饰变更,均应属于本发明所涵盖专利范围。

Claims (3)

1.一种机械孔与内层图形对位的检查方法,其特征在于;包括以下步骤;
步骤一,将测试条(1)安装在PCB单板(4)上,沿所述测试条(1)的长度方向上均列有焊盘(3),所述焊盘(3)用来被打孔装置进行打孔使用,沿测试条(1)的长度方向,将PCB单板(4)摞叠并对齐;对齐后,PCB单板(4)上测试条(1)的位置,超出下一层PCB单板(4)上的测试条(1)一个焊盘(3)的位置;
利用打孔装置,沿首层的PCB单板(4)上的其中一个焊盘(3)向末层的PCB单板(4)进行钻孔;
步骤二,利用X射线,沿钻孔(2)从首层的PCB单板(4)向末层的PCB单板(4)依次进行照射;
步骤三,逐个PCB单板(4)依次查看钻孔(2)是否处于焊盘(3)内;
若钻孔(2)完全处于焊盘(3)内,则该层PCB单板(4)为合格层;
若钻孔(2)不完全处于焊盘(3)内,则该层PCB单板(4)为不合格层,然后寻找距离该钻孔(2)最近的焊盘(3),并沿该焊盘(3)所在的测试条(1)的长度方向,查看是第几个焊盘(3),来确认偏移的PCB单板(4)所在的层数;
步骤四,利用PCB单板推动装置,推动PCB单板(4),使偏移的PCB单板(4)与未偏移的PCB单板(4)相对齐;
步骤五,重复步骤一到步骤四。
2.根据权利要求1所述的一种机械孔与内层图形对位的检查方法,其特征在于;步骤一中,利用打孔装置,沿首层的PCB单板(4)上的首个焊盘(3)向末层的PCB单板(4)进行钻孔(2)。
3.根据权利要求1所述的一种机械孔与内层图形对位的检查方法,其特征在于;所述测试条(1)在PCB单板(4)的四边上对角安装。
CN202011561081.4A 2020-12-25 2020-12-25 一种机械孔与内层图形对位的检查方法 Active CN112654141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011561081.4A CN112654141B (zh) 2020-12-25 2020-12-25 一种机械孔与内层图形对位的检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011561081.4A CN112654141B (zh) 2020-12-25 2020-12-25 一种机械孔与内层图形对位的检查方法

Publications (2)

Publication Number Publication Date
CN112654141A CN112654141A (zh) 2021-04-13
CN112654141B true CN112654141B (zh) 2022-10-11

Family

ID=75362975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011561081.4A Active CN112654141B (zh) 2020-12-25 2020-12-25 一种机械孔与内层图形对位的检查方法

Country Status (1)

Country Link
CN (1) CN112654141B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05223754A (ja) * 1992-02-03 1993-08-31 Nec Corp 多層印刷配線板の検査方法
JP2006324378A (ja) * 2005-05-18 2006-11-30 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4536239A (en) * 1983-07-18 1985-08-20 Nicolet Instrument Corporation Multi-layer circuit board inspection system
JPH03123099A (ja) * 1989-10-05 1991-05-24 Mitsubishi Electric Corp 多層プリント配線板の内層位置検出方法
US6700070B1 (en) * 2000-11-03 2004-03-02 Cray Inc. Alignment mark for placement of guide hole
CN103913471B (zh) * 2012-12-31 2016-04-13 深南电路有限公司 一种检验埋容板上埋容层对位的方法
CN105764241A (zh) * 2016-03-23 2016-07-13 中国航天科技集团公司第九研究院第七七研究所 一种印制板产品对准度测试方法
US10194495B2 (en) * 2016-12-21 2019-01-29 Lumileds Llc Method for addressing misalignment of LEDs on a printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05223754A (ja) * 1992-02-03 1993-08-31 Nec Corp 多層印刷配線板の検査方法
JP2006324378A (ja) * 2005-05-18 2006-11-30 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法

Also Published As

Publication number Publication date
CN112654141A (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
CN103220889A (zh) 一种超大尺寸pcb背板内层制作方法
US6091026A (en) Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor
CN110876240A (zh) 一种检测多层线路板钻孔偏移的方法
CN112654141B (zh) 一种机械孔与内层图形对位的检查方法
US5528826A (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
CN112504183B (zh) 一种孔偏检测方法
JP2734367B2 (ja) 多層プリント配線板およびその製造方法
CN111542178B (zh) 一种多层电路板的制作工艺和多层电路板
JPH03123010A (ja) 積層電子部品の製造方法
CN110740591B (zh) 一种多层印制板的盲孔加工方法
KR101525027B1 (ko) 인쇄회로기판 제조 방법
JP2504229B2 (ja) 積層電子部品の製造方法
JPH04186798A (ja) 多層プリント配線板および層間ずれチェック方法
JPS61171199A (ja) 多層印刷配線板の加工基準穴の穿孔方法
CN213662051U (zh) 一种新型pcb板结构
JP3206635B2 (ja) 多層印刷配線板
CN114727486B (zh) 线路板的制备方法
JP4285461B2 (ja) 多層配線板の製造方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
CN215121369U (zh) 一种方便偏移检测的多层线路板靶标结构
JPH03179797A (ja) スルーホールを有する多層プリント基板の製造方法
JP2002198661A (ja) 多層プリント配線板
JPH0327595A (ja) 多層積層板の基準穴あけ法
JPH04206997A (ja) 回路基板用積層治具
CN112312683A (zh) 一种高阶hdi板层对位方法及电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant