CN112635561A - 畴切换器件、制造其的方法及系统及制造电子装置的方法 - Google Patents

畴切换器件、制造其的方法及系统及制造电子装置的方法 Download PDF

Info

Publication number
CN112635561A
CN112635561A CN202011013829.7A CN202011013829A CN112635561A CN 112635561 A CN112635561 A CN 112635561A CN 202011013829 A CN202011013829 A CN 202011013829A CN 112635561 A CN112635561 A CN 112635561A
Authority
CN
China
Prior art keywords
layer
domain
switching device
channel region
antiferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011013829.7A
Other languages
English (en)
Inventor
许镇盛
金尚昱
李润姓
赵常玹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112635561A publication Critical patent/CN112635561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及畴切换器件、制造其的方法及系统及制造电子装置的方法。该畴切换器件包括：沟道区、连接到沟道区的源极和漏极、与沟道区不接触的栅电极、在沟道区和栅电极之间的反铁电层、在栅电极和反铁电层之间以接触反铁电层的导电层以及在反铁电层和沟道区之间的阻挡层。

Description

畴切换器件、制造其的方法及系统及制造电子装置的方法
技术领域
本公开涉及畴切换器件及其制造方法。
背景技术
现有的基于硅的晶体管的操作特性和按比例缩小是受限的。
随着纳米制造技术发展，已经能够制造具有较小尺寸的晶体管器件。然而，由于电子的玻尔兹曼分布，在驱动晶体管所需的最小电压方面存在限制。例如，在现有的基于硅的晶体管中，在测量操作电压和电流特性时，亚阈值摆幅(SS)值如以下等式1中所示地给出，并且已知该SS值的最小值是约60mV/dec。
Figure BDA0002698373550000011
在等式1中，“kB”表示玻尔兹曼常数，“T”表示绝对温度，“q”表示基本电荷，“CD”表示耗尽层的电容，“Cins”表示栅极绝缘体的电容，(kbT/q)表示热电压。
随着晶体管的尺寸减小，可能难以将晶体管的操作电压降到大约0.8V之下，因此，功率密度增加。因此，当器件的分布密度增大时，热量(例如由器件产生的热量)可能引起器件故障(例如，由于所产生的热量导致的器件故障的可能性可随着分布密度的增加而增加)，因此，在器件的按比例缩小方面可能存在限制。
发明内容
提供了一种具有低操作电压的畴切换器件及其制造方法。该畴切换器件可以能够改善诸如SS的操作特性，并且在有利于按比例缩小的同时提高控制效率。
额外的方面将在下面的描述中被部分地阐述，并且部分地从该描述中将是明显的，或者可以通过本公开的所呈现的实施方式的实践而被了解。
根据一些示例实施方式，一种畴切换器件包括：沟道区；连接到沟道区的源极和漏极；与沟道区不接触的栅电极；在沟道区和栅电极之间的反铁电层；在栅电极和反铁电层之间的导电层，导电层与反铁电层接触；以及在反铁电层和沟道区之间的阻挡层。
反铁电层的与导电层相邻的至少一部分可以结晶。
反铁电层可以在反铁电层的表面的表面区域中包括超过50％的比率的ZrO，反铁电层的该表面与导电层接触并限定与导电层的界面的界面区域。
导电层可以包括具有小于约1MΩ/平方的表面电阻的材料。
导电层的热膨胀系数可以小于反铁电层的热膨胀系数。
导电层的热膨胀系数可以大于Mo的热膨胀系数。
导电层可以包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
阻挡层可以具有比反铁电层的击穿电压大的击穿电压。
阻挡层可以包括：SiO、AlO、HfO、ZrO、LaO、YO和MgO中的至少一种，或包括在SiO、AlO、HfO、ZrO、LaO、YO、MgO中的任何一种中的掺杂剂的材料，或2D绝缘体。
畴切换器件还可以包括在阻挡层和沟道区之间的电介质层。
电介质层可以包括与阻挡层的总材料组成不同的总材料组成。
阻挡层的介电常数可以大于电介质层的介电常数。
电介质层可以包括SiO、AlO、HfO、ZrO或2D绝缘体。
反铁电层可以包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种。
反铁电层还可以包括掺杂剂，并且掺杂剂可以包括Si、Al、Zr、Y、La、Gd、Sr、Hf和Ce中的至少一种。
沟道区可以包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、2D材料、量子点、过渡金属二硫族化物和有机半导体中的至少一种。
根据一些示例实施方式，一种制造畴切换器件的方法包括：准备包括沟道区的衬底；在沟道区上形成包括阻挡层、畴切换层和导电层的层叠结构；在层叠结构上形成电极材料层；以及在畴切换层中诱导反铁电性。
畴切换层可以包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种。
导电层可以包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
在畴切换层中诱导反铁电性可以包括使畴切换层的与导电层相邻的至少部分区域结晶。
在畴切换层中诱导反铁电性可以包括通过导电层向畴切换层施加拉伸应力。
在畴切换层中诱导反铁电性可以包括使层叠结构退火。
层叠结构的退火可以在形成层叠结构之后在形成电极材料层之前和/或在形成电极材料层之后执行。
根据一些示例实施方式，一种制造电子装置的方法可以包括：按照根据一些示例实施方式的方法，形成畴切换器件；以及基于将畴切换器件合并到电子装置子部件中来制造电子装置。
电子装置子部件可以包括处理电路和存储器中的至少一个。
根据一些示例实施方式，一种用于形成畴切换器件的系统可以包括：工艺腔室，其包括被配置为在工艺腔室中在结构上支撑具有沟道区的衬底的基座或卡盘；多个成分源和多个控制装置；以及电子设备。每个成分源可以经由单独的控制装置联接到工艺腔室。每个控制装置可以被配置为控制保持在单独的所联接的成分源中的单独材料向工艺腔室的供应。电子设备可以被配置为控制至少所述多个控制装置以在沟道区上形成包括阻挡层、畴切换层和导电层的层叠结构；在层叠结构上形成电极材料层；以及在畴切换层中诱导反铁电性。
该系统还可以包括被配置为加热工艺腔室的至少一部分的热源。电子设备可以被配置为控制热源以引起层叠结构的退火，以在畴切换层中诱导反铁电性。
电子设备可以被配置为在形成层叠结构之后在形成电极材料层之前和/或在形成电极材料层之后，控制热源以使层叠结构的退火被执行。
电子设备可以被配置为控制至少所述多个控制装置以基于将掺杂剂注入到衬底的两个分离的区域中而在所述两个分离的区域中形成源极和漏极并且将沟道区限定为在衬底中在源极和漏极之外且在源极和漏极之间的区域，而在将层叠结构形成在沟道区上之前准备包括沟道区的衬底，所述两个分离的区域彼此不接触。
附图说明
从结合附图进行的以下描述，本公开的一些示例实施方式的以上和其它方面、特征和优点将变得更加明显，附图中：
图1是根据一些示例实施方式的畴切换器件的示意性剖视图；
图2是根据一些示例实施方式的畴切换器件的示意性剖视图；
图3A和图3B是分别显示在根据一些示例实施方式的畴切换器件中的电荷与能量之间的关系以及电场与所采用的铁电材料的极化之间的关系的概念曲线图；
图4A和图4B是分别显示在根据一些示例实施方式的畴切换器件中的电荷与能量之间的关系以及电场与所采用的反铁电材料的极化之间的关系的概念曲线图；
图5和图6是根据一些示例实施方式的实验确认的曲线图，其分别显示了HfZrO能够通过与相邻材料层的界面应变关系表现出铁电性和反铁电性；
图7是根据一些示例实施方式的畴切换器件的示意性剖视图；
图8A、图8B、图8C、图8D、图8E、图8F和图8G是根据一些示例实施方式的制造畴切换器件的方法的剖视图；
图9是根据一些示例实施方式的电子装置的架构的构思的示意性框图；
图10是根据一些示例实施方式的电子装置的架构的构思的示意性框图；
图11显示了根据一些示例实施方式的被配置为控制畴切换器件的形成的系统的示意图；
图12显示了根据一些示例实施方式的被配置为控制电子装置的形成的系统的示意图；以及
图13是示出根据一些示例实施方式的由系统实现的用于制造电子装置的方法的流程图。
具体实施方式
现在将详细参考示例实施方式，示例实施方式中的一些在附图中示出，其中相同的附图标记始终指代相同的元件。在这一点上，一些示例实施方式可以具有不同的形式，而不应被解释为限于在这里阐述的描述。因此，下面仅通过参考附图描述一些示例实施方式以说明各方面。当在此使用时，术语“和/或”包括一个或更多个相关列举项目的任何和所有组合。当诸如“至少一个”的表述在一列元素之后时，修饰整列元素而不修饰该列中的个别元素。
在下面的描述中，当一构成元件设置在另一构成元件的“之上”或“上”时，该构成元件可以仅直接在所述另一构成元件上或以非接触方式在所述另一构成元件之上。例如，将理解，当一元件在这里被描述为“在”另一元件“上”时，该元件可以“直接”在所述另一元件上，使得该元件与所述另一元件接触，或者该元件可以“间接地”在所述另一元件上，使得该元件通过一个或更多个插入的结构和/或空间与所述另一元件不接触。
将理解，元件和/或其性质可以在这里被陈述为与其它元件“相同”或“相等”，并且将进一步理解，在这里被陈述为“与”其它元件“相同”或“相等”的元件和/或其性质可以与所述其它元件和/或其性质“相同”或“相等”或“基本上相同”或“基本上相等”。与其它元件和/或其性质“基本上相同”或“基本上相等”的元件和/或其性质将被理解为包括在制造公差和/或材料公差内与其它元件和/或其性质相同或相等的元件和/或其性质。与其它元件和/或其性质相同或基本上相同的元件和/或其性质可以在结构上相同或基本上相同、在功能上相同或基本上相同和/或在组成上相同或基本上相同。
将理解，在这里被描述为“基本上”相同的元件和/或其性质(例如结构、一个或更多个元件的性质、长度、距离、能级、能垒等)涵盖了在制造公差和/或材料公差内相同的元件和/或其性质(例如结构、一个或更多个元件的性质、长度、距离、能级、能垒等)和/或具有大小等于或小于10％的相对差异的元件和/或其性质(例如结构、一个或更多个元件的性质、长度、距离、能级、能垒等)。此外，无论是否将元件和/或其性质(例如结构、一个或更多个元件的特性、长度、距离、能级、能垒等)修改为“基本上”，将理解，这些元件和/或其性质(例如结构、一个或更多个元件的性质、长度、距离、能级、能垒等)应被解释为包括围绕所陈述的元件和/或其性质(例如结构、一个或更多个元件的性质、长度、距离、能级、能垒等)的制造或操作公差(例如±10％)。
当在本说明书中结合数值使用术语“大约”或“基本上”时，旨在使相关联的数值包括围绕所陈述的数值的±10％的公差。当指定范围时，该范围包括其间的所有值，诸如0.1％的增量。
在这里将元件、性质等描述为彼此之间具有“小的”或“非常小的”差异的情况下，将理解，所述元件的大小和/或性质之间的变化可以等于或小于所描述的元件的大小、性质等的10％。
诸如“第一”和“第二”的术语在这里仅被用于描述各种组成元件，但是所述组成元件不受所述术语限制。这样的术语仅用于将一个组成元件与其它组成元件区分开。术语不限制组成元件的材料或结构彼此不同。
当在此使用时，单数形式旨在也包括复数形式，除非上下文另外明确指出。当一部分“包括”一元件时，除非另外说明，可以进一步包括另一元件，而不是排除其它元件的存在。
此外，说明书中所述的诸如“……单元”、“……模块”等的术语可以表示用于处理至少一个功能或操作的单元，并且该单元可以由硬件、软件或硬件和软件的组合来体现。
在描述本公开的上下文中，术语“一”、“一个”、“该”和类似指示物的使用应被解释为涵盖单数和复数两者。
除非在这里另外指出或否则与上下文明显矛盾，否则在这里描述的所有方法的步骤可以以任何合适的顺序执行。此外，在这里提供的任何和所有示例或语言(例如，“诸如”)的使用仅旨在更好地阐明本公开，而不对本公开的范围构成限制，除非另有要求。
图1是根据一些示例实施方式的畴切换器件100的示意性剖视图。
参照图1，畴切换器件100可以包括沟道区CH、每个连接到沟道区CH的源极SR和漏极DR、远离(例如不接触)沟道区CH设置的栅电极GA以及例如在如图1所示的垂直方向上设置在栅电极GA和沟道区CH之间的导电层150、反铁电层140和阻挡层130。如所示的，导电层150、反铁电层140和阻挡层130可以与沟道区CH和栅电极GA垂直对准(例如可以与沟道区CH和栅电极GA垂直地重叠)。
源极SR和漏极DR可以电连接到沟道区CH的两侧并与之接触。沟道区CH、源极SR和漏极DR可以被提供在衬底110中。如图1所示，沟道区CH可以是衬底110的突出结构和/或衬底110的位于源极SR和漏极DR之间的部分和/或衬底110的在衬底110的包括源极SR和漏极DR的掺杂区之间的未掺杂区。在一些示例实施方式中，衬底110可以被认为是指衬底110的不包括沟道区CH、源极SR和漏极DR(其是畴切换器件100的部分)的部分，在一些示例实施方式中，衬底110的这些部分可以与畴切换器件100分离。
如至少在图1中所示，源极SR和漏极DR可以通过将掺杂剂注入到衬底110中彼此分离的两个区域中而形成，并且衬底110的在源极SR和漏极DR之间的区域可以被定义为沟道区CH。重申，源极SR和漏极DR可以是衬底110的两个分离的掺杂区，其通过衬底的限定沟道区CH的插入区隔离而不彼此接触。衬底110可以包括例如Si衬底，或者包括除了Si之外的材料的衬底，例如Ge、SiGe、III-V族半导体、其任意组合等。在这种情况下，沟道区CH可以包括Si、Ge、SiGe或III-V族半导体。衬底110的材料不限于以上描述，而是可以以各种方式改变。此外，沟道区CH可以形成为与衬底110分离的材料层，而不是衬底110的一部分。另外，源极SR和漏极DR可以形成为与衬底110分离的单独的材料层，而不是衬底110的一部分。沟道区CH的材料可以包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、二维(2D)材料、过渡金属二硫族化合物、量子点和有机半导体中的至少一种。氧化物半导体可以包括例如InGaZnO等。2D材料可以包括例如过渡金属二硫族化合物(TMD)或石墨烯。量子点可以包括胶状量子点(胶状QD)、纳米晶体结构、其任何组合等。这些是示例，本公开不限于此。
栅电极GA与沟道区CH分开设置并面对沟道区CH。反铁电层140，其是如在这里描述的畴切换层，可以提供在沟道区CH与栅电极GA之间。栅电极GA可以包括金属(例如Pt、Ru、Au、Ag、Mo、Al、W、Cu等)、合金、导电金属氧化物或导电金属氮化物中的至少一种。将理解，被描述为与另一元件“分开设置”的元件可以被描述为例如通过一个或更多个插入结构和/或空间与所述另一元件“不接触”。
反铁电层140可以包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种，除此之外，还可以包括掺杂剂，诸如Si、Al、Zr、Y、La、Gd、Sr、Hf和Ce中的至少一种。示例材料根据在晶相和/或相邻层之间的界面处的应力状态而表现出铁电性或反铁电性。在根据一些示例实施方式的畴切换器件100中，反铁电层140以界面应力受控状态被提供，以允许材料表现出反铁电性。
例如，基于HfO的铁电特性归因于材料的晶相，已知反铁电特性出现在四方相中以及铁电特性出现在正交相中。因此，在沉积非晶HfO薄膜之后，通过退火和应力控制获得反铁电性。
下面描述反铁电性与铁电性之间的比较。
铁电材料具有自发电偶极子，也就是，自发极化，因为晶体材料结构中的晶胞中的电荷分布是非中心对称的。即使在没有外部电场时，铁电材料也具有通过电偶极子产生的剩余极化，并且极化方向也可以通过外部电场以畴为单位进行切换。
反铁电材料包括电偶极子在其中排列的铁电畴，但是在没有施加外部电场的状态下剩余极化值为0或接近0。换句话说，在没有施加电场时，反铁电材料理想地具有相同的有相反极化方向的电偶极子的比率，因此剩余极化值是0或接近0。在反铁电材料中，在向其施加外部电场时，极化方向可以被切换。
当极化根据外部电场改变时，反铁电层140可以基本上具有非磁滞行为特性。换句话说，在畴切换操作期间，反铁电层140可以不具有或可以基本上不具有磁滞特性。
在根据一些示例实施方式的畴切换器件100中，能够表现出铁电性或反铁电性的材料被使用并且允许将反铁电性表达给该材料，反铁电层140可以通过控制界面应力和/或晶相来实现。
根据一些示例实施方式的畴切换器件100被提供有(例如包括)导电层150，该导电层150可以在栅电极GA和反铁电层140之间，并且可以与反铁电层140接触，作为向反铁电层140施加拉伸应力并诱导反铁电性的种子层。
导电层150具有导电性，并且可以包括具有小于大约1MΩ/平方的表面电阻的材料。导电层150可以包括具有比用于反铁电层140的材料的热膨胀系数低(例如小)的热膨胀系数的材料，以在畴切换器件100的制造期间的高温退火工艺和冷却工艺中将拉伸应力施加到反铁电层140。因此，在一些示例实施方式中，导电层150的热膨胀系数可以小于反铁电层140的热膨胀系数。作为导电层150的材料，可以选择具有一热膨胀系数的材料，通过该热膨胀系数，在退火工艺之后的冷却工艺中施加到反铁电层140的拉伸应力在特定范围内。换句话说，可以选择导电层150的材料，使得导电层150的材料和用于反铁电层140的材料之间的热膨胀系数的差小于诱导铁电性的热膨胀系数的差。例如，导电层150的材料可以选择为使得导电层150的热膨胀系数大于或小于用于反铁电层140的材料的热膨胀系数并且大于Mo的热膨胀系数。在一些示例实施方式中，导电层150的热膨胀系数可以大于Mo的热膨胀系数。导电层150的材料的热膨胀系数差可以具有大约4×10-6/K至大约20×10-6/K的范围。
导电层150可以包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
反铁电层140的与导电层150相邻(例如与之接触)的至少部分区域可以处于结晶状态，并且可以包括四方晶体。例如，如图1所示，反铁电层140可以包括第一部分140-1和第二部分140-2，其中第一部分140-1是反铁电层140的结晶的部分。第一部分140-1可以是反铁电层140的有限部分，使得第二部分140-2包括反铁电层140的剩余部分。第二部分140-2可以是未结晶的。在一些示例实施方式中，所有的反铁电层140都结晶，使得第一部分140-1包括整个反铁电层140，而第二部分140-2不存在于反铁电层140中。
如图所示，第一部分140-1可以与导电层150相邻(例如与之接触)。如所示的，第二部分140-2可以通过第一部分140-1与导电层150不接触。如进一步示出的，第二部分140-2可以与阻挡层130接触，并且第一部分140-1可以通过第二部分140-2与阻挡层130不接触。
在一些示例实施方式中，第一部分140-1和第二部分140-2两者的一部分可以与导电层150接触，使得结晶的第一部分140-1限定反铁电层140的顶表面140a的与导电层150接触的表面区域的至少一部分(例如，表面区域的有限部分或全部的表面区域)，使得反铁电层140的顶表面140a的与导电层150接触的表面区域的一些或全部是结晶的第一部分140-1。在一些示例实施方式中，第一部分140-1和第二部分140-2两者的一部分可以每个限定顶表面140a的与导电层150接触的表面区域的分离的部分。
反铁电层140可以在与导电层150的界面区域(例如反铁电层140的顶表面140a的与导电层150接触的表面区域)中具有超过50％的比率的ZrO。重申，在一些示例实施方式中，反铁电层140可以在反铁电层140的顶表面140a的与导电层150接触的表面区域中包括大于50％的比率的ZrO。
将理解，顶表面140a的与导电层150接触的部分在这里可以被称为与导电层150的界面，并且顶表面140a的与导电层150接触的所述部分的表面区域可以被称为反铁电层140与导电层150的界面的界面区域。在整个顶表面140a与导电层150接触的情况下，例如如图1中所示，顶表面140a可以和与导电层150的界面的界面区域相同。
阻挡层130可以设置在沟道区CH和反铁电层140之间。阻挡层130可以邻近反铁电层140设置。
阻挡层130是限制和防止电泄漏的绝缘层，并且可以包括硅氧化物(SiO)、铝氧化物(AlO)、铪氧化物(HfO)、锆氧化物(ZrO)、2D绝缘体、其任何组合等。诸如六方硼氮化物(h-BN)的材料可以用于2D绝缘体。然而，阻挡层130的材料不限于此。
随着阻挡层130的介电常数增加，有利于提高畴切换器件100的性能。阻挡层130可以包括具有比反铁电层140的击穿电压大的击穿电压的材料。
由于根据一些示例实施方式的畴切换器件100具有负电容，并且采用了反铁电层140作为畴切换层，该反铁电层140相对于根据电场的极化变化基本上没有或几乎没有磁滞，所以可以降低操作电压，因此有利于装置(包括包含畴切换器件100的电子装置)的按比例缩小。
图2是根据一些示例实施方式的畴切换器件10的示意性剖视图。图3A和图3B是分别显示在根据一些示例实施方式的畴切换器件中的电荷与能量之间的关系以及电场与所采用的铁电材料的极化之间的关系的概念曲线图。图4A和图4B是分别显示在根据一些示例实施方式的畴切换器件中电荷与能量之间的关系以及电场与所采用的反铁电材料的极化之间的关系的概念曲线图。
根据一些示例实施方式的畴切换器件10可以包括：沟道区CH、连接到沟道区CH的源极SR和漏极DR、与沟道区CH分开设置的栅电极GA以及设置在栅电极GA与沟道区CH之间的铁电层14和电介质层12。
根据包括图2中所示的示例实施方式的一些示例实施方式的畴切换器件10(其采用铁电层14作为畴切换层)不同于根据包括图1中所示的示例实施方式的一些示例实施方式的畴切换器件100(其采用反铁电层140作为畴切换层)。
在根据包括图2中所示的示例实施方式的一些示例实施方式的畴切换器件10以及根据包括图1中所示的示例实施方式的一些示例实施方式的畴切换器件100中的每个中采用的铁电材料和反铁电材料两者具有铁电畴并且可以表现出负电容。电容是指示材料存储电荷能力的指标。实际上，大多数电子装置中的普通电容器在电压被施加到电容器时存储电荷。相反，负电容表示这样的特征：随着所施加的电压增加，电荷的存储减少。该特性可以被解释为由于所施加的电压引起的电偶极子的反转。负电容是电荷对所施加的电压的独特反应。当具有这种特性的材料很好地适合于晶体管时，晶体管或包括该晶体管的设备所消耗的电力可以显著降低，从而提高性能和/或操作效率(例如提高功耗效率)。
在具有如在包括图2所示的示例实施方式的一些示例实施方式中所示的结构的畴切换器件10中，性能可能受铁电层14的磁滞限制。
图3A示出了在两种能量状态下，铁电材料的电荷Q和能量U与偶极畴的极化分布之间的关系的示例。
参照图3A，铁电材料具有两个简并状态，其中极化方向全部在向下方向或向上方向上。当电荷Q为0时，这两种状态由于多畴的形成而对半混合，并且净极化的方向根据所施加的电场的方向而向上或向下，从而在所施加的电场消失之后保持处于状态A或B。于是，取决于状态A或B，相对于所施加的电场的极化变化具有磁滞。
图3B的曲线图显示了电场E与极化P之间的关系。参照该曲线图，根据在没有施加电场时极化P是否处于状态(A、B)，根据其后施加的电场E的极化P具有拥有不同值的磁滞。
相反，对于反铁电材料，这种磁滞几乎不会出现。
参照图4A的电荷Q-能量U曲线，向上极化方向和向下极化方向重复地布置，并且净极化为0的状态S成为最稳定的状态。在这种状态下，在施加外部电场时，畴被切换并且变成例如在任一方向上具有更多偶极子的状态C或D。在这种状态下，在所施加的电场消失时，状态S恢复，其中极化方向被重复地向上和向下布置。此后施加的电场E引起的极化P具有与以前相同的变化趋势，而没有磁滞。这种趋势被维持在其中所施加的电场小的范围内，例如，由所施加的电场引起的状态改变不会变成图4A的曲线图上的状态P或Q。
图4B的曲线图显示了电场E和极化P之间的关系。参考该曲线图，当所施加的电场的值在特定范围内时，例如，在由虚线圆指示的区域的范围内，电场E引起的极化P具有恒定的趋势而没有磁滞。
这样，由于在没有磁滞的情况下的畴切换，反铁电材料可以具有负电容效应。
图5和图6是根据一些示例实施方式的实验确认的曲线图，其分别显示了HfZrO能够通过与相邻材料层的界面应变关系而表现出铁电性和反铁电性。
在图5的实验中使用的层叠膜从顶部起按顺序具有Mo/HfZrO/Mo的层叠结构。在该层叠结构中，由HfZrO薄膜形成的电场极化曲线显示出明显的磁滞，并且可以看出HfZrO是铁电的。
在图6的实验中使用的层叠膜从顶部起按顺序具有TiN/HfZrO/Mo的层叠结构。在该层叠结构中，与图5相比，由HfZrO膜形成的电场极化曲线显示出明显减小的磁滞。特别地，这种趋势在所施加的电场小的范围内清晰地显示。可以看出，在具有层叠结构的HfZrO中同时存在铁电相和反铁电相，从该层叠结构，HfZrO在TiN/HfZrO/Mo的结构中表现出反铁电性。
这种趋势可以归因于与HfZrO相邻的层施加到HfZrO的应力被分析，也就是，归因于TiN和HfZrO之间的热膨胀系数差以及Mo和HfZrO之间的热膨胀系数差被分析。
TiN和Mo都具有比HfZrO的热膨胀系数低的热膨胀系数，因此，当在高温退火工艺之后冷却时，拉伸应力被施加到HfZrO。TiN具有比Mo的热膨胀系数大的热膨胀系数。因此，HfZrO和TiN之间的热膨胀系数差小于HfZrO和Mo之间的热膨胀系数差。换句话说，在退火后的冷却期间，施加到TiN/HfZrO/Mo结构中的HfZrO的拉伸应力低于施加到Mo/HfZrO/Mo结构中的HfZrO的拉伸应力。
已知Hf氧化物或Zr氧化物在正交晶相中表现出铁电性，而在四方晶相中表现出反铁电性。因此，可以从实验结果分析出，HfZrO由于在相对大的拉伸应力状态下形成了正交晶相而表现出铁电性，并且由于在相对小的拉伸应力中形成了四方/正交晶相而表现出反铁电性/铁电性。换句话说，通过适当地控制相对于相邻层的拉伸应力，HfZrO可以表现出反铁电性。
如上所述，根据一些示例实施方式的畴切换器件100包括导电层150作为用于诱导反铁电性并控制应力的种子层，并且反铁电性可以通过选择导电层150的材料以使得导电层150的热膨胀系数与形成反铁电层140的材料的热膨胀系数相关地被适当设定来实现。
图7是根据一些示例实施方式的畴切换器件101的示意性剖视图。
参考图7，畴切换器件101可以包括：沟道区CH、连接到沟道区CH(例如与沟道区CH接触)的源极SR和漏极DR、与沟道区CH分开设置的栅电极GA以及设置在栅电极GA和沟道区CH之间的导电层150、反铁电层140和阻挡层130。此外，电介质层120被提供在阻挡层130和沟道区CH之间。如图7中所示，电介质层120可以在相反的表面处与阻挡层130和沟道区CH接触。
电介质层120是限制或防止阻挡层130电泄漏的绝缘层。电介质层120可以包括与阻挡层130的材料不同的材料。重申，电介质层120的总材料组成可以与阻挡层130的总材料组成不同。电介质层120可以具有比阻挡层130的介电常数小的介电常数。重申，阻挡层130的介电常数可以大于电介质层120的介电常数。电介质层120可以包括SiO、AlO、HfO、ZrO或2D绝缘体。诸如六方硼氮化物(h-BN)的材料可以用于2D绝缘体。然而，电介质层120的材料不限于此。
图8A、图8B、图8C、图8D、图8E、图8F和图8G是根据一些示例实施方式的制造畴切换器件的方法的剖视图。在一些示例实施方式中，图8A-8G中所示的方法可以通过用于制造至少一个畴切换器件的系统来实现，该系统至少包括图11中所示的系统1301和/或图12中所示的系统5000。
参照图8A，提供包括沟道区CH的衬底110(例如准备衬底110)，其可以包括使沟道区CH形成以使衬底110包括沟道区CH。
沟道区CH可以包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、2D材料、过渡金属二硫族化物、量子点和有机半导体中的至少一种。
源极SR和漏极DR可以通过将掺杂剂注入到在衬底110上彼此分开的两个分离的区域中而形成，并且衬底110的在源极SR和漏极DR之间的区域可以被限定为沟道区CH。被注入到分离的区域中以形成源极SR和漏极DR的掺杂剂可以是相同的掺杂剂材料(被注入到分离的区域中的掺杂剂可以具有相同的材料组成)，或者可以是具有不同材料组成的不同掺杂剂材料。因此，在一些示例实施方式中，准备包括沟道区CH的衬底110可以包括注入掺杂剂以将源极SR和漏极DR形成到衬底110的彼此不接触的两个分离的区域中，因而，将沟道区CH限定为在衬底110中在源极SR和漏极DR之外且在源极SR和漏极DR之间的区域。如图8A中所示的这样的准备可以在如图8B中所示地在衬底110上(例如在沟道区CH上)形成层叠结构810之前实现。源极SR和漏极DR可以在这个操作中形成，但是本公开不限于此，源极SR和漏极DR可以在任何后续操作中形成。在一些示例实施方式中，如图8A所示的准备衬底110的操作可以在执行图8A-8G中所示的方法的剩余操作的系统的外部执行，使得至少具有沟道区CH(在一些示例实施方式中，进一步包括源极SR和/或漏极DR)的预先准备的衬底110可以被提供到例如系统1301，使得系统1301可以使图8B-8G中所示的方法的剩余操作被执行以形成畴切换器件102。在一些示例实施方式中，如图8A中所示的准备衬底110的操作可以由执行图8A-8G中所示的方法的剩余操作的系统的一个或更多个部分执行(例如，当衬底110在工艺腔室3020内并被支撑在其中的卡盘3022上时，系统1301可以执行图8A中所示的准备衬底110的操作，例如基于电子设备3010控制一个或更多个控制装置3032-1至3032-N将掺杂剂注入到衬底110的彼此不接触的两个分离的区域中以形成源极SR和漏极DR，从而形成沟道区CH，作为衬底110中被限定在源极SR和漏极DR之间的区域)。
参照图8B，在沟道区CH上形成包括畴切换层142和导电层150的层叠结构810。层叠结构810可以包括电介质层120、阻挡层130、畴切换层142和导电层150。然而，本公开不限于此，可以从层叠结构810省略电介质层120。
畴切换层142可以包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种作为非晶薄膜层，另外，诸如Si、Al、Zr、Y、La、Gd、Sr、Hf或Ce的掺杂剂可以被进一步掺杂到其任何一个。
导电层150可以接触畴切换层142，并且包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
导电层150的材料可以被选择为使得在退火之后的冷却工艺中特定的拉伸应力被施加到畴切换层142，而且，所施加的拉伸应力在特定的范围内。例如，导电层150的材料可以被选择为使得导电层150的热膨胀系数小于畴切换层142的热膨胀系数并且大于Mo的热膨胀系数。
阻挡层130和电介质层120可以包括SiO、AlO、HfO、ZrO、LaO、YO和MgO中的任何一种，或者包括通过在SiO、AlO、HfO、ZrO、LaO、YO和MgO的任何一种中掺入掺杂剂而获得的材料，或包括2D绝缘体。重申，阻挡层130可以包括SiO、AlO、HfO、ZrO、LaO、YO或MgO、在SiO、AlO、HfO、ZrO、LaO、YO、MgO的任何一种中包含掺杂剂的材料和2D绝缘体中的至少一种。阻挡层130可以包括具有比电介质层120的介电常数大的介电常数的材料。
层叠结构810可以通过诸如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、其任意组合等的沉积工艺形成。层叠结构810可以基于用于依次形成层叠结构810的单独层的实现单独的顺序的沉积工艺的系统(例如系统1301)，基于在衬底110上按图8B中所示的顺序(电介质层120、阻挡层130、畴切换层142和导电层150)依次形成至少畴切换层142和导电层150以及在一些示例中另外形成电介质层120和阻挡层130而形成。
畴切换层142是非晶薄膜层，并且至少在图8C中可以处于不表现出反铁电性的状态。因此，可以执行在畴切换层142中诱导反铁电性的附加工艺。该工艺可以是使与导电层150相邻的畴切换层142的至少部分区域(例如部分142-1)结晶的工艺，或者是通过导电层150向畴切换层142施加特定拉伸应力的工艺。该工艺可以是使层叠结构810退火的工艺。下面描述其详细操作。
参考图8C，可以对畴切换层142执行退火工艺。退火工艺可以在约400℃至约1200℃的温度范围内执行。然而，本公开不限于此，考虑畴切换层142和导电层150的材料，退火温度可以被设定在其中适当的拉伸应力被施加到畴切换层142的范围内。
畴切换层142的至少部分区域(例如第一部分142-1，其可以被称为畴切换层142的一部分，并且其可以是畴切换层142的不包括畴切换层142的分离的第二部分142-2的有限部分)可以通过退火工艺结晶，在一些示例实施方式中，畴切换层142的分离的部分区域(例如第二部分142-2)可以不通过退火工艺结晶。部分142-1和142-2可以对应于参考图1描述的部分140-1和140-2，并且在这里所述部分140-1和140-2的描述可以分别应用于部分142-1和142-2。此外，在退火工艺之后的冷却工艺中，特定的拉伸应力可以被施加到畴切换层142，例如，拉伸应力可以通过导电层150被施加到畴切换层142。通过以上过程，如图8D所示，畴切换层142可以具有特定的反铁电性AF1。因此，如关于图8C所描述的，单独地或与冷却工艺结合的退火工艺可以等同于在畴切换层142的至少一部分(例如第一部分142-1)中诱导反铁电性AF1的操作。在一些示例实施方式中，这种诱导可以包括执行如在这里描述的退火工艺或施加拉伸应力中的一个或两个。
如所示的，第一部分142-1可以与导电层150相邻(例如与之接触)。如所示的，第二部分142-2可以通过第一部分142-1与导电层150不接触。如进一步显示的，第二部分142-2可以与阻挡层130接触，并且第一部分142-1可以通过第二部分142-2与阻挡层130不接触。
在一些示例实施方式中，第一部分142-1和第二部分142-2两者的一部分可以与导电层150接触，使得结晶的第一部分142-1限定畴切换层142的顶表面142a的与导电层150接触的表面区域的至少一部分(例如，表面区域的有限部分或全部的表面区域)，使得畴切换层142的顶表面142a的与导电层150接触的表面区域的一些或全部是结晶的第一部分142-1。在一些示例实施方式中，第一部分142-1和第二部分142-2两者的一部分可以每个限定顶表面142a的与导电层150接触的表面区域的分离部分。
将理解，顶表面142a的与导电层150接触的部分在这里可以被称为与导电层150的界面，顶表面142a的与导电层150接触的所述部分的表面区域可以被称为畴切换层142与导电层150的界面的界面区域。例如，如图8C中所示，在整个顶表面142a与导电层150接触的情况下，顶表面142a可以和与导电层150的界面的界面区域相同。
在一些示例实施方式中，通过退火和/或冷却工艺使所有的畴切换层142结晶，以诱导畴切换层142的反铁电性AF1，使得第一部分142-1包括整个畴切换层142，而畴切换层142中不存在第二部分142-2。
参照图8E，可以在导电层150上形成栅电极GA。栅电极GA，其在一些示例实施方式中可以被称为电极材料层，可以通过沉积导电材料形成，在一些示例实施方式中，栅电极GA的形成可以包括在层叠结构810上形成包括导电材料的电极材料层。为了栅电极GA的形成，可以通过例如ALD、CVD或PVD、其任何组合等的工艺来沉积导电材料。
参照图8F，可以对畴切换层142执行退火工艺。在栅电极GA接触导电层150时执行的退火工艺可以促进畴切换层142的至少部分结晶。退火工艺可以在这个操作被执行代替被省略的图8C的退火工艺，或者可以在执行图8C的退火工艺之后被另外执行。因此，关于图8F描述的单独或与冷却工艺结合的退火工艺可以等同于在畴切换层142的至少一部分(例如第一部分142-1)中诱导反铁电性AF2的操作，其可以包括将畴切换层142的至少该部分(例如第一部分142-1)的反铁电性从反铁电性AF1改变为反铁电性AF2。因此，可以在形成层叠结构810之后在形成栅电极GA(例如电极材料层)之前执行在畴切换层142中诱导反铁电性的退火工艺(例如参考图8C显示和描述的退火工艺)，和/或在形成栅电极GA(例如电极材料层)之后执行在畴切换层142中诱导反铁电性的退火工艺(例如参考图8F显示和描述的退火工艺)。在一些示例实施方式中，这种诱导可以包括执行如在这里关于图8F和/或图8C所描述的退火工艺或施加拉伸应力中的一个或两个。
在一些示例实施方式中，通过退火和/或冷却工艺使所有的畴切换层142结晶，以诱导畴切换层142的反铁电性AF2，使得第一部分142-1包括整个畴切换层142并且畴切换层142中不存在第二部分142-2。
如图8G所示，可以制造包括表现出特定反铁电性AF2的畴切换层142的畴切换器件102。根据电介质层120的存在，畴切换器件102可以与图1的畴切换器件100或图7的畴切换器件101基本相同。
根据一些示例实施方式的畴切换器件可以作为逻辑晶体管应用于各种电子装置、逻辑装置、其任何组合等。逻辑晶体管可以是各种电子装置/逻辑装置的基本组成元件。根据一些示例实施方式，由于实现了几乎不具有磁滞的负电容，所以可以改善诸如亚阈值摆幅SS的操作特性，可以提高控制效率，并且可以实现有利于按比例缩小的逻辑晶体管。因此，电子装置的操作性能可以基于包括根据一些示例实施方式的畴切换器件被改善。因此，可以通过应用逻辑晶体管来制造具有优异性能的电子装置/逻辑装置。
图9是根据一些示例实施方式的电子装置的架构的概念的示意性框图。
参考图9，存储单元1010(在这里也被称为“存储器”、“存储装置”、“储存装置”等)、算术逻辑单元(ALU)1020和控制单元1030(也被称为“控制器”、“控制装置”等)可以形成在一个芯片1000上，其中芯片1000在这里可互换地被称为电子装置1000。芯片1000可以通过在同一衬底上整体地沉积存储单元1010、ALU 1020和控制单元1030而形成。ALU 1020和控制单元1030中的每个可以包括逻辑晶体管，该逻辑晶体管包括根据上述示例实施方式中的任何一个的畴切换器件100、101或102。例如，逻辑晶体管可以包括畴切换层，该畴切换层表现出反铁电性并且具有基本上非磁滞行为特性。存储单元1010可以包括存储装置。例如，存储装置可以包括具有铁电畴和磁滞行为特性的畴层。存储单元1010、ALU 1020和控制单元1030可以在芯片上金属线上彼此连接以彼此直接通信。存储单元1010可以包括主存储器和高速缓冲存储器。芯片1000可以被称为片上存储器处理单元。可以进一步提供连接到芯片1000的输入/输出装置2000。
电子装置在成本方面可以是有利的，因为电子装置可以通过将存储单元和逻辑装置单元集成在一个芯片上被制造。此外，当将根据一些示例实施方式的电子装置应用于所应用的领域时，例如神经形态装置，其中数据传输量大并且数据传输在存储单元和逻辑装置单元之间连续地进行，可以获得诸如效率提高、速度提高、功耗降低、其任意组合等的各种效果。由于神经形态装置的基本结构和操作方法是众所周知的，因此省略其详细描述。
在一些情况下，根据一些示例实施方式的电子装置可以被实现为其中计算单元装置和存储单元装置彼此相邻地形成在一个芯片上而无需区分子单元的架构。
图10是根据一些示例实施方式的电子装置的架构的概念的示意性框图。
参照图10，在这里可互换地称为电子装置的CPU芯片1500可以包括高速缓冲存储器1510、ALU 1520和控制单元1530。ALU 1520和控制单元1530中的每个可以包括逻辑晶体管，该逻辑晶体管包括根据上述示例实施方式中的任何一个的畴切换器件100、101或102。例如，逻辑晶体管可以包括畴切换层，该畴切换层表现出反铁电性并且具有基本上非磁滞的行为特性。
主存储器1600、辅助储存器1700和输入/输出装置2500可以与CPU芯片1500分开地提供。例如，高速缓冲存储器1510可以被配置为静态随机存取存储器(SRAM)，主存储器1600可以被配置为动态随机存取存储器(DRAM)。
具有负电容效应而没有磁滞的畴切换器件可以通过利用反铁电性实现。
反铁电相可以通过控制畴切换层和与其相邻的导电层之间的界面应变而在畴切换中实现。
畴切换器件可以用作逻辑晶体管，并且可以实现各种电子装置/设备/电路/系统。
将理解，根据如在这里描述的任何示例实施方式中的任一个的任何电子装置、单元、模块等中的一些或全部，包括存储单元1010、算术逻辑单元(ALU)1020、控制单元1030、输入/输出装置2000、主存储器1600、辅助储存器1700、中央处理单元1500、高速缓冲存储器1510、ALU 1520、控制单元1530、输入/输出装置2500、其任何组合等中的任一个，可以被包括在处理电路(诸如包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合或其组合)的一个或更多个实例中，可以包括所述处理电路的一个或更多个实例和/或可以由所述处理电路的一个或更多个实例实现。例如，所述处理电路的一个或更多个实例可以包括但不限于中央处理单元(CPU)、应用处理器(AP)、算术逻辑单元(ALU)、图形处理单元(GPU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器或专用集成电路(ASIC)等。在一些示例实施方式中，如在这里描述的存储器、存储单元等中的任一个可以包括存储指令程序的非暂时性计算机可读储存装置，例如固态驱动器(SSD)，并且所述处理电路的一个或更多个实例可以被配置为执行所述指令程序以实现如在这里描述的电子装置中的任一个的功能。
图11显示了根据一些示例实施方式的被配置为控制畴切换器件的形成的系统1301的示意图。当在此使用时，系统1301可以被称为“集合”。
参照图11，系统1301包括电子设备3010(在这里也可互换地称为计算设备、控制设备、控制器、其任意组合等)、操纵器装置3040、热源3060、成分(例如气体、流体等)源3030-1至3030-N(其中N是正整数)和工艺腔室3020。
首先参考电子设备3010，电子设备3010可以包括经由总线3011通信地和/或电地联接在一起的处理电路3012(在这里也被简称为处理器)、存储器3014、电源3015和通信接口3016。
电子设备3010可以被包括在一个或更多个各种电子设备中，包括例如移动电话、数码相机、传感器装置等。在一些示例实施方式中，电子设备3010可以包括服务器、移动设备、个人计算机(PC)、平板计算机、膝上型计算机、上网本、其一些组合等中的一个或更多个。移动设备可以包括移动电话、智能电话、个人数字助理(PDA)、其一些组合等。
存储器3014、处理电路3012、电源3015和通信接口3016可以通过总线3011彼此通信。
通信接口3016可以使用各种通信协议向外部设备传送数据和/或从外部设备传送数据。在一些示例实施方式中，通信接口可以连接到电子线(例如电线)，并且可以被配置为接收和处理来自一个或更多个外部设备的电信号。
如图11所示，处理电路3012可以经由通信接口3016执行程序并控制系统1301的一个或更多个方面。将由处理电路3012执行的程序代码可以被存储在存储器3014中。
存储器3014可以存储信息。存储器3014可以是易失性或非易失性存储器。存储器3014可以是非暂时性计算机可读储存介质。存储器可以存储计算机可读指令，该计算机可读指令在被执行时引起如在这里描述的一种或更多种方法、功能、工艺等的执行。在一些示例实施方式中，处理电路3012可以执行存储在存储器3014中的一个或更多个计算机可读指令，以使系统1301执行在这里描述的所有方法中的一些，包括图8A-8G所示的方法。
在一些示例实施方式中，通信接口3016可以包括USB和/或HDMI接口。在一些示例实施方式中，通信接口3016可以包括无线通信接口。
仍然参考图11，工艺腔室3020可以是在这里描述的任何工艺腔室，并且可以包括基座和/或卡盘3022，该基座和/或卡盘3022被配置为在结构上支撑衬底110，根据示例实施方式中的任一个的畴切换器件4000可以被形成该衬底110上。将理解，畴切换器件4000可以是根据示例实施方式中的任一个的畴切换器件中的任一个，包括畴切换器件100、101和/或102中的任一个。如所示的，基座和/或卡盘3022可以联接至电机，使得电子设备3010可以被配置为经由从通信接口3016传送来的控制信号使基座和/或卡盘3022移动，例如以使衬底110和/或畴切换器件4000能在工艺腔室3020内移动、能移动到工艺腔室3020中和/或能移出工艺腔室3020。
仍参考图11，系统1301包括操纵器装置3040，该操纵器装置3040被配置为操纵薄膜结构、层叠结构、层和/或衬底进入和/或移出工艺腔室3020，并且工艺腔室3020可以包括入口3021(例如门)，操纵器装置3040可以经由该入口3021进入工艺腔室3020的内部，以提供衬底110和/或取回至少在其中形成的畴切换器件4000。如所示的，操纵器装置3040和入口3021可以由电子设备3010控制。
仍参考图11，系统1301包括一个或更多个成分源3030-1至3030-N(N为正整数)，其可以储存各种材料，包括用于形成如在这里描述的畴切换器件4000的任何层的任何材料、任何其它材料、掺杂剂和/或如在这里描述的成分或其任何组合，如在这里描述的。所述材料可以被储存为气体、液体、任何类型的流体或其任何组合。如所示的，每个单独的成分源经由单独的供应控制装置3032-1至3032-N(例如单独的控制阀)联接到工艺腔室3020，其中每个控制装置3032-1至3032-N被配置为(例如，基于作为控制阀)控制将保持在单独的(例如对应的)所联接的成分源3030-1至3030-N中的单独的材料供应至工艺腔室。成分源3030-1至3030-N和/或控制装置3032-1至3032-N可以由电子设备3010控制。
仍参考图11，系统1301包括热源3060(例如红外加热器、电阻式电加热器等)，其可以用于产生热量并将所产生的热量提供给工艺腔室3020(例如，以加热工艺腔室3020的至少一部分)，例如执行如在这里描述的退火工艺。如所示的，热源3060可以由电子设备3010控制。
如图11所示，电子设备3010可以，例如基于执行存储在存储器3014中的指令程序的处理电路3012，经由通信线路3018与系统1301的各个元件通信以使系统1301执行一个或更多个部分，包括执行图8A-8G中所示的方法的一些或全部操作，以形成根据在这里的任何示例实施方式的畴切换器件4000。将理解，系统1301可以省略图11中所示的元件中的一个或更多个(例如热源3060、基座或卡盘3022等)。
图12显示了根据一些示例实施方式的被配置为控制电子装置的形成的系统5000的示意图，图13是示出由系统5000实施以制造根据一些示例实施方式的电子装置的方法的流程图。如所示的，系统5000可以包括系统1301，其被配置为形成根据本发明构思的任何示例实施方式的畴切换器件(S1602)。系统5000还包括装配组件1504，其被配置为合并由系统1301形成的畴切换器件(们)4000与各种电子装置子部件1502(包括例如印刷电路板、电源、总线、通信接口部件、处理电路部件、存储器部件、其任意组合等)。装配组件1504可以将铁电薄膜结构(们)与电子装置子部件1502合并(S1604)，以装配(“制造”)电子装置部件和/或电子装置本身(例如电子装置1000、1500中的任何一个、其任何组合等)，以装配(“制造”)包括根据本发明构思的任何示例实施方式的一个或更多个畴切换器件的电子装置(们)1000、1500(S1606)。这样的合并(S1604)和装配(S1606)可以包括：例如，基于将畴切换器件4000联接到一个或更多个电子装置子部件，组装电子装置(例如如在这里描述的电子装置1000或1500中的任何一个，基于将所述电子装置合并到另外的电子装置子部件进一步组装处理电路和/或存储器等)；以及将电子装置子部件联接到其它电子装置子部件(例如印刷电路板或PCB)，以形成电子装置(例如1000或1500)。
尽管以上详细给出了许多描述，但是本发明构思的范围不限于此，并且该描述被解释为详细示例实施方式的示例。例如，本公开所属领域的技术人员将知道，图1至图7的畴切换器件的配置以及图9和图10的电子装置可以以各种方式改变。此外，本公开所属领域的技术人员将知道，可以以各种方式改变参考图8A至图8G描述的畴切换器件的制造方法。应理解，在这里描述的示例实施方式应仅在描述性意义上被考虑，而不是出于限制目的。每个示例实施方式内的特征或方面的描述通常应被认为可用于其它示例实施方式中的其它类似特征或方面。尽管已经参考附图描述了一些示例实施方式，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在其中进行在形式和细节上的各种改变。
本申请要求于2019年9月24日在韩国知识产权局提交的韩国专利申请第10-2019-0117483号的权益，其公开通过引用整体在此合并。

Claims (29)

1.一种畴切换器件，包括：
沟道区；
连接到所述沟道区的源极和漏极；
与所述沟道区不接触的栅电极；
在所述沟道区和所述栅电极之间的反铁电层；
在所述栅电极和所述反铁电层之间的导电层，所述导电层与所述反铁电层接触；以及
在所述反铁电层和所述沟道区之间的阻挡层。
2.根据权利要求1所述的畴切换器件，其中所述反铁电层的与所述导电层相邻的至少部分结晶。
3.根据权利要求1所述的畴切换器件，其中所述反铁电层在所述反铁电层的表面的表面区域中包含超过50％的比率的ZrO，所述反铁电层的所述表面的所述表面区域与所述导电层接触并限定与所述导电层的界面的界面区域。
4.根据权利要求1所述的畴切换器件，其中所述导电层包括具有小于1MΩ/平方的表面电阻的材料。
5.根据权利要求1所述的畴切换器件，其中所述导电层的热膨胀系数小于所述反铁电层的热膨胀系数。
6.根据权利要求5所述的畴切换器件，其中所述导电层的所述热膨胀系数大于Mo的热膨胀系数。
7.根据权利要求1所述的畴切换器件，其中所述导电层包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
8.根据权利要求1所述的畴切换器件，其中所述阻挡层具有比所述反铁电层的击穿电压大的击穿电压。
9.根据权利要求1所述的畴切换器件，其中所述阻挡层包括：
SiO、AlO、HfO、ZrO、LaO、YO和MgO中的至少一种，或
在SiO、AlO、HfO、ZrO、LaO、YO、MgO中的任何一种中包括掺杂剂的材料，
或2D绝缘体。
10.根据权利要求1所述的畴切换器件，还包括：
在所述阻挡层和所述沟道区之间的电介质层。
11.根据权利要求10所述的畴切换器件，其中所述电介质层包括与所述阻挡层的总材料组成不同的总材料组成。
12.根据权利要求10所述的畴切换器件，其中所述阻挡层的介电常数大于所述电介质层的介电常数。
13.根据权利要求10所述的畴切换器件，其中所述电介质层包括SiO、AlO、HfO、ZrO或2D绝缘体。
14.根据权利要求1所述的畴切换器件，其中所述反铁电层包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种。
15.根据权利要求14所述的畴切换器件，其中所述反铁电层还包括掺杂剂，并且所述掺杂剂包括Si、Al、Zr、Y、La、Gd、Sr、Hf和Ce中的至少一种。
16.根据权利要求1所述的畴切换器件，其中所述沟道区包括Si、Ge、SiGe、III-V族半导体、氧化物半导体、氮化物半导体、氮氧化物半导体、2D材料、量子点、过渡金属二硫族化物和有机半导体中的至少一种。
17.一种制造畴切换器件的方法，所述方法包括：
准备包括沟道区的衬底；
在所述沟道区上形成包括阻挡层、畴切换层和导电层的层叠结构；
在所述层叠结构上形成电极材料层；以及
在所述畴切换层中诱导反铁电性。
18.根据权利要求17所述的方法，其中所述畴切换层包括HfO、ZrO、SiO、AlO、CeO、YO和LaO中的至少一种。
19.根据权利要求17所述的方法，其中所述导电层包括金属氮化物、金属氮氧化物、RuO、MoO或WO。
20.根据权利要求17所述的方法，其中在所述畴切换层中诱导所述反铁电性包括使所述畴切换层的与所述导电层相邻的至少一部分结晶。
21.根据权利要求17所述的方法，其中在所述畴切换层中诱导所述反铁电性包括通过所述导电层向所述畴切换层施加拉伸应力。
22.根据权利要求17所述的方法，其中在所述畴切换层中诱导所述反铁电性包括使所述层叠结构退火。
23.根据权利要求22所述的方法，其中所述层叠结构的退火在形成所述层叠结构之后在形成所述电极材料层之前和/或在形成所述电极材料层之后执行。
24.一种制造电子装置的方法，所述方法包括：
根据权利要求17所述的方法，形成畴切换器件；以及
基于将所述畴切换器件合并到电子装置子部件中来装配所述电子装置。
25.根据权利要求24所述的方法，其中所述电子装置子部件包括处理电路和存储器中的至少一个。
26.一种用于形成畴切换器件的系统，所述系统包括：
工艺腔室，包括被配置为在所述工艺腔室中在结构上支撑衬底的基座或卡盘，所述衬底包括沟道区；
多个成分源和多个控制装置，每个成分源经由单独的控制装置联接到所述工艺腔室，每个控制装置被配置为控制保持在单独的所联接的成分源中的单独材料向所述工艺腔室的供应；以及
电子设备，被配置为控制至少所述多个控制装置以在所述工艺腔室中的所述衬底的所述沟道区上形成包括阻挡层、畴切换层和导电层的层叠结构；以在所述层叠结构上形成电极材料层；以及以在所述畴切换层中诱导反铁电性。
27.根据权利要求26所述的系统，还包括：
被配置为加热所述工艺腔室的至少一部分的热源，
其中所述电子设备被配置为控制所述热源以引起所述层叠结构的退火，以在所述畴切换层中诱导所述反铁电性。
28.根据权利要求27所述的系统，其中所述电子设备被配置为在形成所述层叠结构之后在形成所述电极材料层之前和/或在形成所述电极材料层之后，控制所述热源以使所述层叠结构的退火被执行。
29.根据权利要求27所述的系统，其中所述电子设备被配置为控制至少所述多个控制装置以基于将掺杂剂注入到所述衬底的两个分离的区域中，以在所述两个分离的区域中形成源极和漏极并且将所述沟道区限定为在所述衬底中在所述源极和所述漏极之外且在所述源极和所述漏极之间的区域，而在将所述层叠结构形成在所述沟道区上之前准备包括所述沟道区的所述衬底，所述两个分离的区域彼此不接触。
CN202011013829.7A 2019-09-24 2020-09-24 畴切换器件、制造其的方法及系统及制造电子装置的方法 Pending CN112635561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0117483 2019-09-24
KR1020190117483A KR20210035553A (ko) 2019-09-24 2019-09-24 도메인 스위칭 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
CN112635561A true CN112635561A (zh) 2021-04-09

Family

ID=72615710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011013829.7A Pending CN112635561A (zh) 2019-09-24 2020-09-24 畴切换器件、制造其的方法及系统及制造电子装置的方法

Country Status (5)

Country Link
US (3) US11527646B2 (zh)
EP (1) EP3799131A1 (zh)
JP (1) JP2021052184A (zh)
KR (1) KR20210035553A (zh)
CN (1) CN112635561A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834216B (zh) * 2021-11-19 2024-03-01 南韓商三星電子股份有限公司 半導體裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210085460A (ko) * 2019-12-30 2021-07-08 삼성전자주식회사 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법
KR20210138997A (ko) * 2020-05-13 2021-11-22 삼성전자주식회사 커패시터, 커패시터 제어 방법, 및 이를 포함하는 트랜지스터
KR20210142356A (ko) * 2020-05-18 2021-11-25 에스케이하이닉스 주식회사 반도체 장치
KR20230015232A (ko) * 2021-07-22 2023-01-31 삼성전자주식회사 반강유전 박막 구조체 및 이를 포함하는 전자 소자

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110932A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
US20080079111A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Semiconductor devices containing nitrided high dielectric constant films
US7662693B2 (en) * 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
WO2009128133A1 (ja) 2008-04-14 2009-10-22 富士通株式会社 反強誘電体ゲートトランジスタおよびその製造方法、不揮発性メモリ素子
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN101593755B (zh) 2009-06-17 2012-02-01 复旦大学 一种基于金属/反铁电薄膜/金属氧化物/半导体场效应管结构的存储器单元
WO2011013522A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition
EP2661775A1 (en) * 2011-01-04 2013-11-13 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device
KR101799146B1 (ko) * 2012-04-05 2017-11-17 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 제조 방법 및 기판 처리 시스템
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9190484B2 (en) * 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US9064865B2 (en) 2013-10-11 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming gate dielectric layer
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9269785B2 (en) * 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US9391162B2 (en) * 2014-04-04 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel MOSFET with ferroelectric gate stack
US9337334B2 (en) * 2014-04-21 2016-05-10 Globalfoundries Inc. Semiconductor memory device employing a ferromagnetic gate
US10242989B2 (en) * 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
JP6676316B2 (ja) * 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9349652B1 (en) * 2014-12-12 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device with different threshold voltages
DE102014018382B4 (de) * 2014-12-15 2018-07-26 Forschungszentrum Jülich GmbH Tunnel-Feldeffekttransistor sowie Verfahren zu dessen Herstellung
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9673039B2 (en) * 2015-03-24 2017-06-06 Globalfoundries Inc. Devices comprising high-K dielectric layer and methods of forming same
US9679893B2 (en) * 2015-05-15 2017-06-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and transistor
JP6814915B2 (ja) 2015-09-18 2021-01-20 アドバンストマテリアルテクノロジーズ株式会社 強誘電体メモリ及びその製造方法、強誘電体膜及びその製造方法
US9978868B2 (en) * 2015-11-16 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance field effect transistor with charged dielectric material
US9876018B2 (en) * 2015-12-03 2018-01-23 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US10090036B2 (en) * 2015-12-21 2018-10-02 Imec Vzw Non-volatile memory cell having pinch-off ferroelectric field effect transistor
US10115796B2 (en) * 2016-01-07 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of pulling-back sidewall metal layer
DE102017200678B4 (de) * 2016-01-19 2019-06-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
US20170345831A1 (en) 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US20170365719A1 (en) * 2016-06-15 2017-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Negative Capacitance Field Effect Transistor
US9853150B1 (en) * 2016-08-15 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating epitaxial gate dielectrics and semiconductor device of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI834216B (zh) * 2021-11-19 2024-03-01 南韓商三星電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
KR20210035553A (ko) 2021-04-01
US11824119B2 (en) 2023-11-21
US20210091227A1 (en) 2021-03-25
US11527646B2 (en) 2022-12-13
JP2021052184A (ja) 2021-04-01
US20240038890A1 (en) 2024-02-01
EP3799131A1 (en) 2021-03-31
US20230100991A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
CN112635561A (zh) 畴切换器件、制造其的方法及系统及制造电子装置的方法
KR101973248B1 (ko) 극성, 비대칭성, 및 비-중심-대칭성 강유전성 물질들, 그러한 물질들을 포함하는 메모리 셀들, 및 관련 디바이스들 및 방법들
CN110854198B (zh) 逻辑开关器件及其制造方法
US11711923B2 (en) Electronic device and method of manufacturing the same
US20240088256A1 (en) Electronic devices and methods of manufacturing the same
US11527635B2 (en) Ferroelectric thin-film structures, methods of manufacturing the same, and electronic devices including the ferroelectric thin-film structures
US20230268385A1 (en) Electronic devices and methods of manufacturing the same
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
CN114582967A (zh) 萤石基材料薄膜和包括其的半导体器件
KR20210075727A (ko) 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
US11456351B2 (en) Thin film structure including dielectric material layer and electronic device employing the same
US20240162346A1 (en) Field effect transistor, capacitor, and electronic apparatus including domain-controlled ferroelectric material
KR20220112124A (ko) Dram용 커패시터, 이를 포함하는 dram 및 이들의 제조 방법
CN115117172A (zh) 半导体器件和制造半导体器件的方法
Liao et al. Fundamental Research

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination