CN112582430A - 覆晶薄膜及显示面板 - Google Patents

覆晶薄膜及显示面板 Download PDF

Info

Publication number
CN112582430A
CN112582430A CN202011344184.5A CN202011344184A CN112582430A CN 112582430 A CN112582430 A CN 112582430A CN 202011344184 A CN202011344184 A CN 202011344184A CN 112582430 A CN112582430 A CN 112582430A
Authority
CN
China
Prior art keywords
trace
chip
bending
film
bending area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011344184.5A
Other languages
English (en)
Other versions
CN112582430B (zh
Inventor
黄凤娟
黄明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN202011344184.5A priority Critical patent/CN112582430B/zh
Publication of CN112582430A publication Critical patent/CN112582430A/zh
Application granted granted Critical
Publication of CN112582430B publication Critical patent/CN112582430B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种覆晶薄膜及显示面板，涉及显示技术领域，包括：弯折区和位于弯折区两侧的第一非弯折区和第二非弯折区，基底和设置于基底上的多个导电衬垫和多条第一走线，导电衬垫位于第一非弯折区；导电衬垫包括多个有效衬垫和至少一个虚设衬垫；第一走线包括与有效衬垫电连接的第一子走线和与虚设衬垫电连接的第二子走线，第一子走线从第一非弯折区延伸至弯折区、并从弯折区延伸至第二非弯折区；第二子走线从第一非弯折区至少延伸至弯折区，第二子走线浮置；在弯折区，各第一走线沿第一方向排布且沿第二方向延伸，且各第二子走线向基底的正投影均与弯折区的第一边界和第二边界交叠。如此有利于提升抗弯折性能。

Description

覆晶薄膜及显示面板
技术领域
本发明涉及显示技术领域，更具体地，涉及一种覆晶薄膜及显示面板。
背景技术
随着显示技术的发展，电子产品，尤其是手携式产品，愈来愈走向轻薄短小的设计架构，因此新的材料及组装技术不断推陈出新，COF(Chip On Film)即为一例。COF常称覆晶薄膜，是将集成电路固定在柔性线路板上的晶粒软膜构装技术，在显示产品中引入COF技术，使显示产品实现了更窄边框设计，极大提升了产品的屏占比。
当将COF应用于显示产品中时，COF需要与面板绑定，并反折至面板的背面。由于COF发生弯折，弯折时有应力集中，容易导致COF出现弯折断线的问题，大大降低了COF的抗弯折性能。
发明内容
有鉴于此，本发明提供了一种覆晶薄膜及显示面板，有利于减小弯折断线的可能，提升第一走线与导电衬垫之间电连接的可靠性，进而有利于提升覆晶薄膜的抗弯折性能。
第一方面，本申请提供一种覆晶薄膜，包括弯折区和位于弯折区两侧的第一非弯折区和第二非弯折区，所述弯折区绕第一弯折轴弯折，所述第一弯折轴沿第一方向延伸；所述弯折区包括第一边界和第二边界，所述第一边界和所述第二边界分别与所述第一非弯折区和所述第二非弯折区相邻；
所述覆晶薄膜还包括：
基底和设置于所述基底上的多个导电衬垫和多条第一走线，所述导电衬垫位于所述第一非弯折区；所述导电衬垫包括多个有效衬垫和至少一个虚设衬垫，所述虚设衬垫位于任意相邻两个有效衬垫之间；
所述第一走线包括与所述有效衬垫电连接的第一子走线和与所述虚设衬垫电连接的第二子走线，所述第一子走线从所述第一非弯折区延伸至所述弯折区、并从所述弯折区延伸至所述第二非弯折区；所述第二子走线从所述第一非弯折区至少延伸至所述弯折区，所述第二子走线浮置；在所述弯折区，各所述第一走线沿所述第一方向排布且沿第二方向延伸，且各所述第二子走线向所述基底的正投影均与所述第一边界和所述第二边界交叠，所述第一方向和所述第二方向相交。
第二方面，本申请提供一种显示面板，包括本申请所提供的覆晶薄膜。
与现有技术相比，本发明提供的覆晶薄膜及显示面板，至少实现了如下的有益效果：
本发明所提供的覆晶薄膜及显示面板中，覆晶薄膜设置有弯折区和位于弯折区两侧的第一非弯折区和第二非弯折区，即，在覆晶薄膜上，第一非弯折区、弯折区和第二非弯折区依次排布，弯折区包括与第一非弯折区相邻的第一边界和与第二非弯折区相邻的第二边界。在第一非弯折区设置有多个导电衬垫，从导电衬垫引出多条第一走线。导电衬垫包括多个有效衬垫和至少一个虚设衬垫，其中，有效衬垫指的是实际传输信号的衬垫，虚设衬垫浮置不传输电信号。第一走线包括多条与有效衬垫电连接的第一子走线和与虚设衬垫电连接的第二子走线，特别是，第一子走线从第一非弯折区延伸至弯折区并从弯折区延伸至第二非弯折区，第二子走线从第一非弯折区至少延伸至弯折区，并且第二子走线均与弯折区的第一边界和第二边界交叠，也就是说，各第二子走线均未在弯折区截止，第一子走线和第二子走线沿第二方向穿过了整个弯折区，因此有效避免了覆晶薄膜在弯折时应力在弯折区集中而导致断线的现象，或者导致第一走线与导电衬垫断开的现象，因此有利于提升覆晶薄膜的抗弯折性能。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为相关技术中覆晶薄膜上走线的一种排布示意图；
图2所示为本发明实施例所提供的覆晶薄膜的一种俯视图；
图3所示为图2中覆晶薄膜的一种AA截面图；
图4所示为本发明的覆晶薄膜发生弯折后的一种示意图；
图5所示为本发明实施例所提供的覆晶薄膜的另一种俯视图；
图6所示为图2中覆晶薄膜的另一种AA截面图；
图7所示为图2中覆晶薄膜的另一种AA截面图；
图8所示为本发明实施例所提供的覆晶薄膜的另一种俯视图；
图9所示为图8中覆晶薄膜的一种BB截面图；
图10所示为同层设置的第一走线和第二走线的一种排布示意图；
图11所示为同层设置的第一走线和第二走线的另一种排布示意图；
图12所示为本发明实施例所提供的覆晶薄膜的另一种俯视图；
图13所示为本发明实施例所提供的显示面板的一种结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1所示为相关技术中覆晶薄膜100’上走线的一种排布示意图，相关技术中，一部分走线L’在覆晶薄膜的弯折区B’横穿，另一部分走线L’在覆晶薄膜的弯折区B’终止(走线的端点位于弯折区中)，即在弯折区B’出现走线长短不一的现象。当覆晶薄膜的弯折区B’发生弯折时，弯折区B’中长短不一的走线所受到的弯折应力将不同，导致走线和与走线连接的导电衬垫P’所受到的弯折应力不同，当弯折区B’有应力集中时，极有可能发生走线断线的现象，或者走线L’与导电衬垫P’断开的现象，大大降低了覆晶薄膜的抗弯折性能。
有鉴于此，本发明提供了一种覆晶薄膜及显示面板，有利于减小弯折断线的可能，提升第一走线与导电衬垫之间电连接的可靠性，进而有利于提升覆晶薄膜的抗弯折性能。
以下将结合附图和具体实施例进行详细说明。
图2所示为本发明实施例所提供的覆晶薄膜的一种俯视图，图3所示为图2中覆晶薄膜的一种AA截面图，图4所示为本发明的覆晶薄膜发生弯折后的一种示意图，请参见图2至图4，本发明提供一种覆晶薄膜100，包括弯折区B和位于弯折区B两侧的第一非弯折区NB1和第二非弯折区NB2，所述弯折区B绕第一弯折轴Z弯折，所述第一弯折轴Z沿第一方向F1延伸；所述弯折区B包括第一边界11和第二边界12，所述第一边界11和所述第二边界12分别与所述第一非弯折区NB1和所述第二非弯折区NB2相邻；
所述覆晶薄膜100还包括：
基底10和设置于所述基底10上的多个导电衬垫P和多条第一走线L1，所述导电衬垫P位于所述第一非弯折区NB1；所述导电衬垫P包括多个有效衬垫P1和至少一个虚设衬垫P2，所述虚设衬垫P2位于任意相邻两个有效衬垫P1之间；
所述第一走线L1包括与所述有效衬垫P1电连接的第一子走线L11和与所述虚设衬垫P2电连接的第二子走线L12，所述第一子走线L11从所述第一非弯折区NB1延伸至所述弯折区B、并从所述弯折区B延伸至所述第二非弯折区NB2；所述第二子走线L12从所述第一非弯折区NB1至少延伸至所述弯折区B，所述第二子走线L12浮置；在所述弯折区B，各所述第一走线L1沿所述第一方向F1排布且沿第二方向F2延伸，且各所述第二子走线L12向所述基底10的正投影均与所述第一边界11和所述第二边界12交叠，所述第一方向F1和所述第二方向F2相交。
需要说明的是，图2仅以矩形结构的覆晶薄膜100为例对覆晶薄膜100的俯视结构进行了说明，并不代表覆晶薄膜100的实际结构，在本发明的一些其他实施例中，覆晶薄膜100还可体现为其他形状。另外，图2仅对覆晶薄膜100的弯折区B、第一非弯折区NB1和第二非弯折区NB2的相对位置关系进行了示意，也并不代表实际的尺寸。图2和图3中也仅对覆晶薄膜100上的第一走线L1进行了示意，并不代表实际的尺寸和数量。为清楚区分第一子走线L11和第二子走线L12，本发明以走线较粗的线条示出第二子走线L12，以走线较细的线条示出第一子走线L11，实际上并不代表第一子走线L11和第二子走线L12的实际尺寸。
具体而言，请参见图2至图4，本发明所提供的覆晶薄膜100中，覆晶薄膜100设置有弯折区B和位于弯折区B两侧的第一非弯折区NB1和第二非弯折区NB2，即，当未发生弯折时，第一非弯折区NB1、弯折区B和第二非弯折区NB2沿第二方向F2在覆晶薄膜100上依次排布，弯折区B包括与第一非弯折区NB1相邻的第一边界11和与第二非弯折区NB2相邻的第二边界12，图2中仅以虚线的形式对第一边界11和第二边界12进行的示意，可以理解的是，第一边界11和第二边界12是第一弯折区B和非弯折区B的交界位置，第一弯折区B指的是覆晶薄膜100在发生弯折时实际发生弯折的区域。
本发明在第一非弯折区NB1设置有多个导电衬垫P，从导电衬垫P引出多条第一走线L1。导电衬垫P包括多个有效衬垫P1和至少一个虚设衬垫P2，其中，有效衬垫P1指的是实际传输信号的衬垫，虚设衬垫P2浮置不传输电信号，可以理解的是，为清楚区分有效衬垫P1和虚设衬垫P2，本发明以不同的填充图形对二者进行了区分，实际上在制作导电衬垫P的过程中，二者的结构并无区别，区别仅在于是否传输电信号。
覆晶薄膜100上的第一走线L1包括多条与有效衬垫P1电连接的第一子走线L11和与虚设衬垫P2电连接的第二子走线L12，特别是，第一子走线L11从第一非弯折区NB1延伸至弯折区B并从弯折区B延伸至第二非弯折区NB2，第二子走线L12从第一非弯折区NB1至少延伸至弯折区B，并且第二子走线L12均与弯折区B的第一边界11和第二边界12交叠，也就是说，各第二子走线L12均未在弯折区B截止，第一子走线L11和第二子走线L12沿第二方向F2穿过了整个弯折区B；当覆晶薄膜100发生弯折时，在弯折区B中，第一子走线L11和第二子走线L12所在区域所受到的弯折应力是相同的或者大致相同的，因此有效避免了覆晶薄膜100在弯折时应力在弯折区B集中而导致断线的现象，或者导致第一走线L1与导电衬垫P断开的现象，因此有利于提升覆晶薄膜100的抗弯折性能，同时有利于提升第一走线L1与导电衬垫P之间电连接的可靠性。
此外，在弯折区B的各第一子走线L11和第二子走线L12均体现为沿第一方向F1延伸的直线结构，有利于避免在覆晶薄膜100弯折时曲线结构的弯曲部分出现应力集中的现象，因此在弯折区B将第一子走线L11和第二子走线L12设置为直线的形式同样有利于提升覆晶薄膜100的抗弯折性能。
图2所示实施例示出了第二子走线L12沿第二方向F2延伸至弯折区B的第二边界12但是并未延伸至第二非弯折区NB2的情形，在本发明的一种可选实施例中，图5所示为本发明实施例所提供的覆晶薄膜100的另一种俯视图，各所述第二子走线L12从所述弯折区B延伸至所述第二非弯折区NB2。
具体而言，当第二子走线L12从弯折区B延伸至第二非弯折区NB2时，使得覆晶薄膜100上的各第一走线L1(含第一子走线L11和第二子走线L12)均从第一非弯折区NB1延伸至弯折区B，并进一步从弯折区B延伸至第二非弯折区NB2，当覆晶薄膜100的弯折区B发生弯折时，各第一走线L1位于弯折区B中的部分与其位于第一非弯折区NB1和第二非弯折区NB2中的部分之间均会产生一定的弯折应力，如此更加有利于避免弯折应力在弯折区B中集中的现象，因而更加有利于提升覆晶薄膜100的抗弯折性能，避免各第一走线L1出现弯折断线的现象，同时也有利于提升第一走线L1与导电衬垫P之间电连接的可靠性。
在本发明的一种可选实施例中，请参见图3，所述第一走线L1位于所述弯折区B的部分为第一线段X1，各所述第一线段X1同层设置，沿所述第一方向F1相邻的任意两条所述第一线段X1之间的距离相等。
具体而言，请结合图2和图3，本发明将各第一走线L1位于弯折区B的部分(即第一线段X1)设置在相同膜层，在同一制作工序中即可完成各第一线段X1的制作，因而有利于简化覆晶薄膜100中第一走线L1的制作工序，提高覆晶薄膜100的生产效率。特别是，本发明将沿第一方向F1相邻的任意两条第一线段X1之间的距离设置为相等，使得第一线段X1在弯折区B中均匀分布，当覆晶薄膜100发生弯折时，在弯折区B中均匀分布的第一线段X1使得弯折区B各个部分受到的弯折应力较为均匀，因而更加有利于避免在弯折区B中的某些区域发生应力集中的现象，因此同样由于提升覆晶薄膜100的抗弯折性能。可以理解的是，本发明中所提及的沿第一方向F1相邻的任意两条第一线段X1之间的距离，可以指两条第一线段X1之间的中心距，也可以指两条第一线段X1之间的间隔的宽度，只要能够保证第一线段X1在弯折区B中均匀排布即可。
在本发明的一种可选实施例中，图6所示为图2中覆晶薄膜100的另一种AA截面图，所述第一走线L1位于所述弯折区B的部分为第一线段X1，所述第一线段X1异层设置，位于不同层的所述第一线段X1向所述基底10的正投影至少部分不交叠。
具体而言，图6所示实施例示出了第一走线L1在弯折区B中的第一线段X1设置于两个不同膜层的情形，请结合图2和图6，位于两个不同膜层中的第一线段X1向基底10的正投影有部分交叠且至少部分不交叠，也就是说，在图6所示视角下，两个膜层中上下一一对应设置的两条第一线段X1至少部分不交叠。可以理解的是，第一走线L1通常为金属走线，当位于不同膜层中的金属走线在垂直于基底10的方向有交叠时，在覆晶薄膜100发生弯折时，金属走线交叠的区域所受到的弯折应力将大于未交叠的区域，交叠的区域越大，所受到的弯折应力越大。因此，本发明中将弯折区B中位于不同层的第一线段X1向基底10的正投影至少部分不交叠，有利于减小覆晶薄膜100在弯折过程中弯折区B所受到的弯折应力，因而有利于避免弯折应力在弯折区B中发生集中的现象，同样有利于提升覆晶薄膜100的弯折性能。
可以理解地，图6近以弯折区B中的第一线段X1分布于两个不同膜层为例进行说明，在本发明的一些其他实施例中，当弯折区B中的第一线段X1异层设置时，第一线段X1还可分布在三个或更多的膜层中，本发明对此不进行具体限定。
在本发明的一种可选实施例中，图7所示为图2中覆晶薄膜100的另一种AA截面图，所述第一走线L1位于所述弯折区B的部分为第一线段X1，所述第一线段X1异层设置，位于不同层的所述第一线段X1向所述基底10的正投影互不交叠。
具体而言，图7示出了当弯折区B中的第一线段X1异层设置时，第一线段X1分布于两个不同膜层时的另一种实施例。请结合图2和图7，位于不同层的第一线段X1向基底10的正投影互不交叠。正如前文所述，当位于不同膜层中的金属走线有交叠时，在覆晶薄膜100发生弯折时，交叠的区域越大所受到的弯折应力将越大。本实施例中将位于不同层的第一线段X1向基底10的正投影设置为互不交叠，从很大程度上避免了由于交叠而导致的弯折应力变大的问题，因而更加有利于避免覆晶薄膜100的弯折区B出现弯折应力在某一区域发生集中的现象，因此更加由于提升覆晶薄膜100的抗弯折性能。
在本发明的一种可选实施例中，请继续参见图7，位于相同层的所述第一线段X1中，沿所述第一方向F1相邻的任意两条所述第一线段X1之间的距离相等。
具体而言，当本发明中位于弯折区B中的第一线段X1分布于不同的膜层中时，将位于相同层的第一线段X1中相邻的两条第一线段X1之间的距离设置为相等，使得位于同一膜层的第一线段X1在对应的膜层中均匀排布，因而有利于提升设置第一线段X1的各个膜层在弯折过程中的受力均匀性，同样有利于避免出现弯折应力集中的现象，因而同样有利于提升覆晶薄膜100的抗弯折性能。可以理解的是，本发明中所提及的位于相同层的第一线段X1中，沿第一方向F1相邻的任意两条第一线段X1之间的距离，可以指两条第一线段X1之间的中心距，也可以指两条第一线段X1之间的间隔的宽度，只要能够保证第一线段X1在对应的膜层中均匀排布即可。
在本发明的一种可选实施例中，图8所示为本发明实施例所提供的覆晶薄膜100的另一种俯视图，本发明所提供的覆晶薄膜100还包括多条第二走线L2，所述第二走线L2浮置；所述覆晶薄膜100包括沿第一方向F1相对设置的两条边界线20，所述第一走线L1形成第一走线组L0，所述第一走线组L0位于所述两条边界线20之间；
沿所述第一方向F1，所述第二走线L2位于所述第一走线组L0与所述边界线20之间；在所述弯折区B，所述多条第二走线L2沿所述第二方向F2延伸并沿所述第一方向F1排布，且各所述第二走线L2向所述基底10的正投影均与所述第一边界11和所述第二边界12交叠。
具体而言，图8示出了覆晶薄膜100上同时包括第一走线L1和第二走线L2的情形，其中第一走线L1为前文所提及的第一走线L1，包括第一子走线L11和第二子走线L12，对于第一走线L1的设置方式可参见前述实施例，本发明在此不在进行赘述。
本发明中的覆晶薄膜100包括沿第一方向F1相对设置的两条边界线20，即沿第一方向F1位于覆晶薄膜100两侧的边缘，覆晶薄膜100上的所有第一走线L1形成第一走线组L0，沿第一方向F1，第一走线组L0位于两条边界线20之间。本发明在覆晶薄膜100上引入了沿第二方向F2延伸并沿第一方向F1排布的第二走线L2，第二走线L2位于第一走线组L0和边界线20之间。沿着第一方向F1，各第二走线L2向基底10的正投影均与第一边界11和第二边界12交叠，即第二走线L2也是穿过整个弯折区B的。在弯折区B中，除第一走线L1外，本发明还引入了浮置的第二走线L2，当覆晶薄膜100发生弯折时，弯折应力除作用于第一走线L1外，还将作用于第二走线L2，也就是说弯折应力将分布于第一走线L1和第二走线L2上，第二走线L2的引入使整个弯折区B的布线更加均匀，相当于减小了第一走线L1上所受到的弯折应力，因而有效避免了第一走线L1发生断线的现象，同时也有利于提升第一走线L1与导电衬垫P之间电连接的可靠性。
此外，在覆晶薄膜100弯折时，第二走线L2所在区域所受到的弯折应力是相同的或者大致相同的，因此有效避免了覆晶薄膜100在弯折时应力在弯折区B集中而导致断线的现象，因此有利于提升覆晶薄膜100的抗弯折性能，同时有利于提升第一走线L1与导电衬垫P之间电连接的可靠性。此外，在弯折区B的各第二走线L2均体现为沿第一方向F1延伸的直线结构，有利于避免在覆晶薄膜100弯折时曲线结构的弯曲部分与第一走线L1走线出现应力不一致的情况，从而出现应力集中的现象，因此在弯折区B将第二走线L2设置为直线的形式同样有利于提升覆晶薄膜100的抗弯折性能。
在本发明的一种可选实施例中，图9所示为图8中覆晶薄膜100的一种BB截面图，图10所示为同层设置的第一走线L1和第二走线L2的一种排布示意图，在所述弯折区B：所述第二走线L2与至少部分所述第一走线L1同层设置；同层设置的所述第一走线L1和所述第二走线L2中，沿所述第一方向F1相邻的任意两条所述第二走线L2之间的距离为D1，沿所述第一方向F1相邻的所述第一走线L1与所述第二走线L2之间的距离为D2，沿所述第一方向F1相邻的两条所述第一走线L1之间的距离为D0，其中，D1、D2和D0在工艺误差范围内相等。需要说明的是，上述D0、D1和D2指的是两条走线之间的中心距。
具体而言，为了更清楚地区分第一走线L1和第二走线L2，在图9和图10所示实施例中采用不同的填充图形对第一走线L1和第二走线L2进行了区别示意。当在覆晶薄膜100中引入第二走线L2时，将第二走线L2与至少部分第一走线L1同层设置，在制作第二走线L2时，复用第一走线L1的制作工序即可，无需为第二走线L2引入新的制作流程，因此有利于简化在覆晶薄膜100中引入第二走线L2时的生产工序，以提高覆晶薄膜100的生产效率。
在同层设置的第一走线L1和第二走线L2中，将沿第一方向F1相邻的任意两条第一走线L1之间的距离D0、沿第一方向F1相邻的任意两条第二走线L2之间的距离D1、以及沿第一方向F1相邻的第一走线L1和第二走线L2之间的距离D2设置为相等，即在工艺误差范围内相等，使得同层设置的第一走线L1和第二走线L2在所在膜层中均匀排布，一方面在制作的时候有利于简化制作工艺，另一方面，在覆晶薄膜100弯折时，使得弯折区B中的第一走线L1和第二走线L2所受到的弯折应力更为均匀，因而更加有利于提升覆晶薄膜100的抗弯折性能。
在本发明的一种可选实施例中，请继续参见图8和图10，18μm≤D0≤30μm。具体而言，第一走线L1中的第一子走线L11用于传输电信号，相邻第一子走线L11之间的间距如果太近可能会出现信号相互干扰的现象，例如，若相邻两条第一走线L1之间的距离小于18μm时，当两条第一走线L1传输不同的电信号时，两条走线由于距离过近而可能出现信号耦合的现象，影响信号的正常传输。而当将沿第一方向F1相邻的两条第一走线L1之间的距离设置得大于30μm时，会导致第一走线L1之间的距离过大，在覆晶薄膜100上占用的空间较大，不利于实现覆晶薄膜100的小巧化设计，同时也不利于节约生产成本。因此，本发明将沿第一方向F1相邻的任意两条第一走线L1之间的距离设置为18μm≤D0≤30μm时，既有利于减小相邻两条第一走线L1之间发生信号耦合的现象，提高信号传输的可靠性，又有利于减小第一走线L1在覆晶薄膜100上所占的空间，有利于实现覆晶薄膜100的小巧化设计，并有利于节约生产成本。可选地，沿第一方向F1相邻的任意两条第一走线L1之间的距离可设置为18μm、19μm、20μm、21μm、22μm……30μm中的任一种。可选地，沿第一方向F1相邻的任意两条第一走线L1之间的距离可设置为20μm～26μm。
在本发明的一种可选实施例中，请继续参见图8和图10，在所述弯折区B，沿所述第一方向F1，各所述第二走线L2的线宽与各所述第一走线L1的线宽在工艺误差范围内相等。
具体而言，本发明中第一走线L1的线宽和第二走线L2的线宽指的是第一走线L1和第二走线L2在沿第一方向F1上的宽度。本发明将第一走线L1和第二走线L2的线宽设置为相等，即在工艺误差范围内相等时，采用相同的尺寸标准制作第一走线L1和第二走线L2即可，因而有利于简化覆晶薄膜100上的布线工艺，提升覆晶薄膜100的生产效率。
在本发明的一种可选实施例中，请继续参见图10，所述第一走线L1的线宽为H0，10μm≤H0≤19μm。
具体而言，由于第一走线L1中的部分走线需要传输电信号，例如第一子走线L11需要进行电信号的传输，若将第一走线L1的线宽设置的过小，例如小于10μm时，第一走线L1较细，当覆晶薄膜100发生弯折时，弯折应力极有可能导致第一走线L1发生断裂的现象，影响信号正常传输。而当将第一走线L1的线宽设置得过大时，例如大于19μm时，第一走线L1在覆晶薄膜100上所占的空间将较大，不利于覆晶薄膜100的小巧化设计。本发明将第一走线L1的线宽设置为10μm≤H0≤19μm，使得第一走线L1的线宽不至于过小，因而避免了第一走线L1在覆晶薄膜100发生弯折时可能出现断裂的问题，同时，还能有效控制第一走线L1在覆晶薄膜100上所占用的空间，因而还有利于实现覆晶薄膜100的小巧化设计，从而有利于节约生产成本。可选地，第一走线L1的线宽可以设置为10μm、11μm、12μm、13μm、14μm、15μm、16μm、17μm、18μm、19μm等等；可选地，第一走线L1的线宽可根据需求在11μm～15μm范围内灵活设置。
在本发明的一种可选实施例中，图11所示为同层设置的第一走线L1和第二走线L2的另一种排布示意图，在所述弯折区B，沿所述第一走线L1指向所述第二走线L2的方向，所述第二走线L2的线宽递增。
具体而言，图11所示实施例示出了第一走线L1等线宽设计且第二走线L2非等线宽设计的方案。请结合图8和图11，在弯折区B，沿第一走线L1指向第二走线L2的方向，第二走线L2的线宽呈递增的趋势。也就是说，越靠近覆晶薄膜100的边界线，第二走线L2的线宽越大。当覆晶薄膜100发生弯折时，在弯折区B，线宽较大的第二走线L2受到的应力将大于线宽较小的第一走线L1所受到的应力，因此，相当于利用线宽较大的第二走线L2对线宽较小的第一走线L1所受到的弯折应力进行了分散，对第一走线L1起到了保护的作用，因而更加有利于避免在覆晶薄膜100发生弯折时第一走线L1发生断线的可能，更加有利于提升覆晶薄膜100的抗弯折性能。
在本发明的一种可选实施例中，请继续参见图11，在所述弯折区B，沿所述第一方向F1，各所述第一走线L1的线宽相等，与所述第一走线L1相邻的所述第二走线L2的线宽与所述第一线段X1的线宽相等，例如线宽均体现为H0。
具体而言，在弯折区B，沿第一走线L1指向第二走线L2的方向，将第二走线L2的线宽设置为呈递增的趋势时，将沿第一方向F1与第一走线L1相邻的第二走线L2的线宽设置为与第一走线L1的线宽相等，使得从第一走线L1向第二走线L2过渡时，走线的线宽有一个过渡的过程，在覆晶薄膜100发生弯折时，从一走线向第二走线L2过渡的时，弯折应力呈渐变的趋势，因而避免了弯折应力在覆晶薄膜100上发生突变的现象，有利于避免第一走线L1由于应力突变而发生断线的现象，因此同样有利于提升覆晶薄膜100的抗弯折性能。
可选地，图12所示为本发明实施例所提供的覆晶薄膜100的另一种俯视图，该实施例示出了第一走线L1和第二走线L2在覆晶薄膜100上的整体分布示意图。在覆晶薄膜100的第二非弯折区NB2还设置有多个导电衬垫P0，此处的导电衬垫P0用于绑定驱动芯片。第一走线L1从弯折区B延伸至第二非弯折区NB2后，延伸至第二非弯折区NB2中的导电衬垫P0，与此部分导电衬垫P0电连接。第一非弯折区NB1中的导电衬垫P例如可绑定在显示面板200上。当在第二非弯折区NB2的导电衬垫P0上绑定驱动芯片、并将第一非弯折区NB1中的导电衬垫P绑定至显示面板200上后，驱动芯片即可实现与显示面板200上的走线的电连接。
可选地，请继续参见图12，位于覆晶薄膜100两侧的第二走线L2也可从弯折区B延伸至第二非弯折区NB2，在第二非弯折区NB2，导电衬垫P位于第二走线L2之间。由于第二走线L2是浮置的，当有静电从覆晶薄膜100的两侧作用于覆晶薄膜100时，第二走线L2将能够作为静电传输路径将静电释放，因而有效避免了静电对第二非弯折区NB2的导电衬垫P0以及驱动芯片的影响，因而有利于提升覆晶薄膜100的抗静电性能。
基于同一发明构思，本发明还提供一种显示面板200，图13所示为本发明实施例所提供的显示面板200的一种结构示意图，该显示面板200本发明实施例中的覆晶薄膜100。覆晶薄膜100绑定于显示面板200的绑定区。需要说明的是，图13仅示出了显示面板200上覆晶薄膜100未发生弯折时的一种示意图，在完成绑定后，会将覆晶薄膜100弯折至显示面板200的背面，以实现显示面板200的窄边框设计。
需要说明的是，本发明中显示面板200的实施例可参见上述覆晶薄膜100的实施例，重复之处不再赘述。本发明所提供的显示面板200可应用于：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有现实功能的产品或部件。
综上，本发明提供的覆晶薄膜及显示面板，至少实现了如下的有益效果：
本发明所提供的覆晶薄膜及显示面板中，覆晶薄膜设置有弯折区和位于弯折区两侧的第一非弯折区和第二非弯折区，即，在覆晶薄膜上，第一非弯折区、弯折区和第二非弯折区依次排布，弯折区包括与第一非弯折区相邻的第一边界和与第二非弯折区相邻的第二边界。在第一非弯折区设置有多个导电衬垫，从导电衬垫引出多条第一走线。导电衬垫包括多个有效衬垫和至少一个虚设衬垫，其中，有效衬垫指的是实际传输信号的衬垫，虚设衬垫浮置不传输电信号。第一走线包括多条与有效衬垫电连接的第一子走线和与虚设衬垫电连接的第二子走线，特别是，第一子走线从第一非弯折区延伸至弯折区并从弯折区延伸至第二非弯折区，第二子走线从第一非弯折区至少延伸至弯折区，并且第二子走线均与弯折区的第一边界和第二边界交叠，也就是说，各第二子走线均未在弯折区截止，第一子走线和第二子走线沿第二方向穿过了整个弯折区，因此有效避免了覆晶薄膜在弯折时应力在弯折区集中而导致断线的现象，或者导致第一走线与导电衬垫断开的现象，因此有利于提升覆晶薄膜的抗弯折性能。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种覆晶薄膜，其特征在于，包括弯折区和位于弯折区两侧的第一非弯折区和第二非弯折区，所述弯折区绕第一弯折轴弯折，所述第一弯折轴沿第一方向延伸；所述弯折区包括第一边界和第二边界，所述第一边界和所述第二边界分别与所述第一非弯折区和所述第二非弯折区相邻；
所述覆晶薄膜还包括：
基底和设置于所述基底上的多个导电衬垫和多条第一走线，所述导电衬垫位于所述第一非弯折区；所述导电衬垫包括多个有效衬垫和至少一个虚设衬垫，所述虚设衬垫位于任意相邻两个有效衬垫之间；
所述第一走线包括与所述有效衬垫电连接的第一子走线和与所述虚设衬垫电连接的第二子走线，所述第一子走线从所述第一非弯折区延伸至所述弯折区、并从所述弯折区延伸至所述第二非弯折区；所述第二子走线从所述第一非弯折区至少延伸至所述弯折区，所述第二子走线浮置；在所述弯折区，各所述第一走线沿所述第一方向排布且沿第二方向延伸，且各所述第二子走线向所述基底的正投影均与所述第一边界和所述第二边界交叠，所述第一方向和所述第二方向相交。
2.根据权利要求1所述的覆晶薄膜，其特征在于，各所述第二子走线从所述弯折区延伸至所述第二非弯折区。
3.根据权利要求1所述的覆晶薄膜，其特征在于，所述第一走线位于所述弯折区的部分为第一线段，各所述第一线段同层设置，沿所述第一方向相邻的任意两条所述第一线段之间的距离相等。
4.根据权利要求1所述的覆晶薄膜，其特征在于，所述第一走线位于所述弯折区的部分为第一线段，所述第一线段异层设置，位于不同层的所述第一线段向所述基底的正投影至少部分不交叠。
5.根据权利要求1所述的覆晶薄膜，其特征在于，所述第一走线位于所述弯折区的部分为第一线段，所述第一线段异层设置，位于不同层的所述第一线段向所述基底的正投影互不交叠。
6.根据权利要求4或5所述的覆晶薄膜，其特征在于，位于相同层的所述第一线段中，沿所述第一方向相邻的任意两条所述第一线段之间的距离相等。
7.根据权利要求1所述的覆晶薄膜，其特征在于，还包括多条第二走线，所述第二走线浮置；所述覆晶薄膜包括沿第一方向相对设置的两条边界线，所述第一走线形成第一走线组，所述第一走线组位于所述两条边界线之间；
沿所述第一方向，所述第二走线位于所述第一走线组与所述边界线之间；在所述弯折区，所述多条第二走线沿所述第二方向延伸并沿所述第一方向排布，且各所述第二走线向所述基底的正投影均与所述第一边界和所述第二边界交叠。
8.根据权利要求7所述的覆晶薄膜，其特征在于，在所述弯折区：所述第二走线与至少部分所述第一走线同层设置；同层设置的所述第一走线和所述第二走线中，沿所述第一方向相邻的任意两条所述第二走线之间的距离为D1，沿所述第一方向相邻的所述第一走线与所述第二走线之间的距离为D2，沿所述第一方向相邻的两条所述第一走线之间的距离为D0，其中，D1、D2和D0在工艺误差范围内相等。
9.根据权利要求8所述的覆晶薄膜，其特征在于，18μm≤D0≤30μm。
10.根据权利要求8所述的覆晶薄膜，其特征在于，在所述弯折区，沿所述第一方向，各所述第二走线的线宽与各所述第一走线的线宽在工艺误差范围内相等。
11.根据权利要求10所述的覆晶薄膜，其特征在于，所述第一走线的线宽为H0，10μm≤H0≤19μm。
12.根据权利要求7所述的覆晶薄膜，其特征在于，在所述弯折区，沿所述第一走线指向所述第二走线的方向，所述第二走线的线宽递增。
13.根据权利要求12所述的覆晶薄膜，其特征在于，在所述弯折区，沿所述第一方向，各所述第一走线的线宽相等，与所述第一走线相邻的所述第二走线的线宽与所述第一线段的线宽相等。
14.一种显示面板，其特征在于，包括权利要求1至13之任一所述的覆晶薄膜。
CN202011344184.5A 2020-11-26 2020-11-26 覆晶薄膜及显示面板 Active CN112582430B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011344184.5A CN112582430B (zh) 2020-11-26 2020-11-26 覆晶薄膜及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011344184.5A CN112582430B (zh) 2020-11-26 2020-11-26 覆晶薄膜及显示面板

Publications (2)

Publication Number Publication Date
CN112582430A true CN112582430A (zh) 2021-03-30
CN112582430B CN112582430B (zh) 2024-04-09

Family

ID=75123698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011344184.5A Active CN112582430B (zh) 2020-11-26 2020-11-26 覆晶薄膜及显示面板

Country Status (1)

Country Link
CN (1) CN112582430B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113552970A (zh) * 2021-08-03 2021-10-26 京东方科技集团股份有限公司 显示基板和显示装置
CN114664189A (zh) * 2022-03-21 2022-06-24 云谷（固安）科技有限公司 显示面板及显示装置
CN115132794A (zh) * 2022-06-14 2022-09-30 荣耀终端有限公司 显示模组及其制备方法、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273476A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
CN101174606A (zh) * 2006-08-18 2008-05-07 Nec液晶技术株式会社 带载体、用于液晶显示装置的带载体以及液晶显示装置
US20080117376A1 (en) * 2006-11-22 2008-05-22 Hitachi Displays, Ltd. Display device and flat display device
JP2011100771A (ja) * 2009-11-04 2011-05-19 Hitachi Cable Ltd プリント配線板
CN104835416A (zh) * 2014-02-10 2015-08-12 三星显示有限公司 显示装置
CN106879161A (zh) * 2015-10-20 2017-06-20 三星电子株式会社 包括弯曲区的印刷电路板
CN107300793A (zh) * 2017-06-30 2017-10-27 厦门天马微电子有限公司 显示面板及显示装置
CN108520887A (zh) * 2013-02-15 2018-09-11 乐金显示有限公司 具有柔性显示器的电子装置
US20180301520A1 (en) * 2017-04-12 2018-10-18 Samsung Display Co., Ltd. Display apparatus
CN109360499A (zh) * 2018-12-17 2019-02-19 上海天马微电子有限公司 一种柔性显示模组及显示装置
US20190348478A1 (en) * 2018-05-08 2019-11-14 Samsung Display Co., Ltd. Display device, apparatus and method for testing display device
CN111696461A (zh) * 2020-06-30 2020-09-22 武汉天马微电子有限公司 一种显示面板和显示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273476A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
CN101174606A (zh) * 2006-08-18 2008-05-07 Nec液晶技术株式会社 带载体、用于液晶显示装置的带载体以及液晶显示装置
US20080117376A1 (en) * 2006-11-22 2008-05-22 Hitachi Displays, Ltd. Display device and flat display device
JP2011100771A (ja) * 2009-11-04 2011-05-19 Hitachi Cable Ltd プリント配線板
CN108520887A (zh) * 2013-02-15 2018-09-11 乐金显示有限公司 具有柔性显示器的电子装置
CN104835416A (zh) * 2014-02-10 2015-08-12 三星显示有限公司 显示装置
CN106879161A (zh) * 2015-10-20 2017-06-20 三星电子株式会社 包括弯曲区的印刷电路板
CN108695343A (zh) * 2017-04-12 2018-10-23 三星显示有限公司 显示装置
US20180301520A1 (en) * 2017-04-12 2018-10-18 Samsung Display Co., Ltd. Display apparatus
CN107300793A (zh) * 2017-06-30 2017-10-27 厦门天马微电子有限公司 显示面板及显示装置
US20190348478A1 (en) * 2018-05-08 2019-11-14 Samsung Display Co., Ltd. Display device, apparatus and method for testing display device
CN109360499A (zh) * 2018-12-17 2019-02-19 上海天马微电子有限公司 一种柔性显示模组及显示装置
CN111696461A (zh) * 2020-06-30 2020-09-22 武汉天马微电子有限公司 一种显示面板和显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113552970A (zh) * 2021-08-03 2021-10-26 京东方科技集团股份有限公司 显示基板和显示装置
CN113552970B (zh) * 2021-08-03 2024-03-15 京东方科技集团股份有限公司 显示基板和显示装置
CN114664189A (zh) * 2022-03-21 2022-06-24 云谷（固安）科技有限公司 显示面板及显示装置
CN115132794A (zh) * 2022-06-14 2022-09-30 荣耀终端有限公司 显示模组及其制备方法、显示装置

Also Published As

Publication number Publication date
CN112582430B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
CN109686712B (zh) 显示面板和显示装置
CN109634003B (zh) 一种显示面板及显示装置
CN112582430B (zh) 覆晶薄膜及显示面板
CN109935169B (zh) 一种显示面板及显示装置
CN113126375B (zh) 显示模组及显示装置
CN109725447B (zh) 阵列基板、显示面板及显示装置
CN108831299B (zh) 一种显示面板、显示模组及电子装置
KR20070098246A (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
CN113937109B (zh) 一种显示面板、显示装置、制备方法及掩膜版
CN110910766A (zh) 显示模组和显示装置
US11676921B2 (en) Driving chip and display panel
CN112670270B (zh) 一种显示面板及显示装置
CN112684932A (zh) 显示面板及显示装置
CN212647220U (zh) 一种阵列基板、显示面板和显示装置
CN112150933A (zh) 显示面板及显示装置
CN111599302A (zh) 一种显示面板和显示装置
CN114284302A (zh) 阵列基板、显示面板及显示装置
CN111951682B (zh) 显示面板及显示装置
CN215453382U (zh) 显示装置
CN217822793U (zh) 电子装置
CN114596777A (zh) 显示模组及移动终端
CN216773243U (zh) 一种显示面板及显示装置
CN115032836A (zh) 显示基板和显示装置
US11765873B2 (en) Electromagnetic shielding film, flexible circuit board and display device
CN115019677A (zh) 显示面板及其制备方法、显示装置的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211020

Address after: No.8, liufangyuanheng Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430074

Applicant after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Applicant after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant