CN112563222A - 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法 - Google Patents

一种实现倒装凸点芯片互叠的三维封装结构及其制备方法 Download PDF

Info

Publication number
CN112563222A
CN112563222A CN202011453346.9A CN202011453346A CN112563222A CN 112563222 A CN112563222 A CN 112563222A CN 202011453346 A CN202011453346 A CN 202011453346A CN 112563222 A CN112563222 A CN 112563222A
Authority
CN
China
Prior art keywords
chip
flip
bump
adapter
flip bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011453346.9A
Other languages
English (en)
Inventor
汪民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Nanjing Co Ltd
Original Assignee
Huatian Technology Nanjing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Nanjing Co Ltd filed Critical Huatian Technology Nanjing Co Ltd
Priority to CN202011453346.9A priority Critical patent/CN112563222A/zh
Publication of CN112563222A publication Critical patent/CN112563222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种实现倒装凸点芯片互叠的三维封装结构及其制备方法，属于集成电路芯片封装领域。所述实现倒装凸点芯片互叠的三维封装结构，包括：基板、互叠芯片单元和封装填充体；互叠芯片单元包括倒装凸点芯片和转接体；转接体一面通过粘胶膜与倒装凸点芯片远离凸点的一面粘合，转接体另一面上设有转接点，转接点用于与其他互叠芯片单元中倒装凸点芯片凸点连接；基板通过基板焊盘与倒装凸点芯片凸点连接。本发明采用回流焊工艺和Wire Bond工艺，通过简易的制备方法，实现各结构的有效连接。发明有效实现倒装凸点芯片的三维堆叠，解决倒装凸点芯片难以实现互相堆叠的困难。

Description

一种实现倒装凸点芯片互叠的三维封装结构及其制备方法
技术领域
本发明属于集成电路芯片封装领域，涉及一种实现倒装凸点芯片互叠的三维封装结构及其制备方法。
背景技术
随着半导体封装技术和市场应用的发展，对于高密度集成式的芯片封装需求越来越高。针对倒装凸点芯片的封装，可以实现二维空间上多个芯片并布的集成封装形式，但因为倒装芯片在一面上含有凸点的结构，不能实现三维空间堆叠的封装形式。
要实现倒装凸点芯片三维堆叠的集成式封装形式，可以采用TSV技术实现芯片与芯片之间的互叠从而实现三维封装。由于引入TSV技术，需要在倒装凸点芯片内部进行通孔，成本和工艺方面相对复杂。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种实现倒装凸点芯片互叠的三维封装结构及其制备方法，从而通过简单的制备工艺方法，实现包含多个倒装凸点芯片互叠的三维封装体结构，解决了倒装凸点芯片难以实现互相堆叠的技术难点。
为了达到上述目的，本发明采用以下技术方案予以实现：
本发明公开了一种实现倒装凸点芯片互叠的三维封装结构，包括：基板、互叠芯片单元和封装填充体；互叠芯片单元包括倒装凸点芯片和转接体；转接体一面通过粘胶膜与倒装凸点芯片远离凸点的一面粘合，转接体另一面上设有转接点，转接点用于与其他互叠芯片单元中倒装凸点芯片凸点连接；基板通过基板焊盘与倒装凸点芯片中的凸点连接。
优选地，转接体上设有转接焊盘，转接焊盘与基板焊盘电性连接。
进一步优选地，转接焊盘通过互连金丝与基板焊盘连接。
优选地，转接体上至少设有一个转接点，转接点之间设有连接电路。
优选地，转接体为硅晶体；转接点为锡凸点；转接焊盘为铝凸块。
本发明还公开了上述实现倒装凸点芯片互叠的三维封装结构的制备方法，包括：
1)采用粘胶膜，将转接体一面贴在倒装凸点芯片远离凸点的一面，转接体另一面上加工有用于与其他倒装凸点芯片凸点连接的转接点，转接点之间加工有连接电路转接体上还加工有转接焊盘，制得互叠芯片单元；
2)相邻的所得两个互叠芯片单元之间，采用回流焊工艺，将其中一个互叠芯片单元的倒装凸点芯片凸点与另一个互叠芯片单元的转接点连接；采用回流焊工艺，将底层的倒装凸点芯片凸点与基板焊盘连接；制得倒装凸点芯片的互叠结构；
3)对所得倒装凸点芯片的互叠结构塑封后植球，得到实现倒装凸点芯片互叠的三维封装结构。
优选地，采用Wire Bond工艺，将转接焊盘与基板焊盘互连，引出IO。
优选地，采用塑封工艺对所得倒装凸点芯片的互叠结构进行塑封。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种实现倒装凸点芯片互叠的三维封装结构，采用相互粘合的转接体与倒装凸点芯片，构成互叠芯片单元，可以有效的实现倒装凸点芯片的三维堆叠，并通过转接点与其他互叠芯片单元中倒装凸点芯片凸点的连接，能够有效实现三维堆叠的定位，解决倒装凸点芯片难以实现互相堆叠的困难。
进一步地，对比现有TSV工艺实现倒装凸点芯片的堆叠方法，本发明可以结合传统的金线互连工艺，无需使用TSV工艺需要的高成本设备及工艺材料等，在实现倒装凸点芯片互叠的三维封装结构对工艺要求相对简易。
进一步地，通过在转接点之间设有连接电路，能够用于实现后续倒装凸点芯片的互连。并且根据所需倒装凸点芯片三维堆叠的密度，可以灵活的选用多个转接体，实现高密度的集成式封装。
进一步地，通过在转接体上进行转接点的布置，包括转接点的数量和分布，能够有效的应对倒装凸点芯片凸点的密度，具有更广的适用性。
本发明还公开了上述实现倒装凸点芯片互叠的三维封装结构的制备方法，通过采用粘胶膜，将转接体的一面与倒装凸点芯片远离凸点的一面粘合，通过在转接体的另一面加工转接点，实现相邻两个互叠芯片单元之间的点对点连接，并采用回流焊工艺，将其中一个互叠芯片单元的倒装凸点芯片凸点与另一个互叠芯片单元的转接点连接，结合回流焊工艺，实现底层倒装凸点芯片与基板的连接，由此制得倒装凸点芯片的互叠结构；再通过塑封和植球操作，得到本发明所述实现倒装凸点芯片互叠的三维封装结构。本发明所述制备方法，工艺简单，互叠效率高、稳定性好，因此具有推广应用价值。
附图说明
图1为本发明所述实现倒装凸点芯片互叠的三维封装结构的制备方法中基板准备示意图；
图2为本发明所述实现倒装凸点芯片互叠的三维封装结构的制备方法中倒装凸点芯片焊贴示意图；
图3为本发明所述实现倒装凸点芯片互叠的三维封装结构的制备方法中转接体与基板连接示意图；
图4为本发明所述实现倒装凸点芯片互叠的三维封装结构的制备方法中互叠倒装芯片与转接体连接示意图；
图5为本发明所述实现倒装凸点芯片互叠的三维封装结构的制备方法中IO引出示意图；
图6为本发明所述实现倒装凸点芯片互叠的三维封装结构示意图；
图7为本发明所述实现倒装凸点芯片互叠的三维封装结构中互叠芯片单元的俯视图。
其中：1-基板；2-倒装凸点芯片；3-粘胶膜；4-转接体；5-互连金丝；6-转接焊盘；7-转接点；8-基板焊盘；9-连接电路；10-封装塑封部件，11-封装结构电路输出部件。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明公开了一种实现倒装凸点芯片互叠的三维封装结构，包括基板1，倒装凸点芯片2，转接体4，连接倒装凸点芯片2背面和转接体4的粘胶膜3，实现转接体4和基板1互联的互连金线5，设置于转接体4上的若干个转接焊盘6，转接体4上还设有至少一个转接点7，不同的转接点7之间通过连接电路9电性连接；基板1上设有至少一个基板焊盘8；
其中，倒装凸点芯片2、粘胶膜3和转接体4构成互叠芯片单元(其俯视图如图7所示)，互叠芯片单元中通过倒装凸点芯片2凸点与基板1的基板焊盘8连接，转接体4上设有的转接点7用于和其他互叠芯片单元中的倒装凸点芯片2凸点连接，实现倒装凸点芯片2的三维互叠结构，在三维互叠结构中还填充有封装塑封部件10，在基板1的下方还设有封装体电路输出部件11，进而实现了倒装凸点芯片互叠的三维封装结构，其结构如图6所示。
具体地，转接焊盘6与基板焊盘8通过互连金丝5连接。
具体地，转接点7为金属凸点，优选为锡凸点；转接焊盘6为金属凸块，优先为铝凸块；转接体4为硅晶体。
本发明还公开了上述实现倒装凸点芯片互叠的三维封装结构的制备方法，下面结合附图进行详细说明，包括以下步骤：
步骤1：倒装凸点芯片2采用回流焊工艺贴在基板1上，如图1和图2所示；
步骤2：采用粘胶膜3，将转接体4(可以是硅晶体)贴在倒装凸点芯片2背面；转接体4表面包含了转接焊盘6及转接点7(如图7所示，转接点7间有连接电路9互连，用于实现后续倒装芯片2之间的互连)；采用Wire Bond工艺通过互连金丝5实现转接焊盘6与基板焊盘8的互连，如图3所示；制得互叠芯片单元；
步骤3：继续实现倒装凸点芯片2回流焊互连以及转接体4的互连，并采用Wirebond工艺通过互连金丝5将转接焊盘6与基板焊盘8互连、实现互叠芯片单元与基板1互连将IO引出，实现倒装凸点芯片2的三维互叠；最后采用MUF工艺进行塑封填充封装塑封部件10，并进行植球形成封装结构电路输出部件11，最终得到所述实现倒装凸点芯片互叠的三维封装结构；如图4～图6所示，得到的实现倒装凸点芯片互叠的三维封装结构如图1所示。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，包括：基板(1)、互叠芯片单元和封装填充体；
互叠芯片单元包括倒装凸点芯片(2)和转接体(4)；转接体(4)一面通过粘胶膜(3)与倒装凸点芯片(2)远离凸点的一面粘合，转接体(4)另一面上设有转接点(7)，转接点(7)用于与其他互叠芯片单元中倒装凸点芯片(2)凸点连接；
基板(1)通过基板焊盘(8)与倒装凸点芯片(2)中的凸点连接。
2.根据权利要求1所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接体(4)上设有转接焊盘(6)，转接焊盘(6)与基板焊盘(8)电性连接。
3.根据权利要求2所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接焊盘(6)通过互连金丝(5)与基板焊盘(8)连接。
4.根据权利要求1所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接体(4)上至少设有一个转接点(7)，转接点(7)之间设有连接电路(9)。
5.根据权利要求1所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接体(4)为硅晶体。
6.根据权利要求1所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接点(7)为锡凸点。
7.根据权利要求1所述的一种实现倒装凸点芯片互叠的三维封装结构，其特征在于，转接焊盘(6)为铝凸块。
8.权利要求1～7任意一项所述的一种实现倒装凸点芯片互叠的三维封装结构的制备方法，其特征在于，包括：
1)采用粘胶膜(3)，将转接体(4)一面贴在倒装凸点芯片(2)远离凸点的一面，转接体(4)另一面上加工有用于与其他倒装凸点芯片(2)凸点连接的转接点(7)，转接点(7)之间加工有连接电路(9)转接体(4)上还加工有转接焊盘(6)，制得互叠芯片单元；
2)相邻的所得两个互叠芯片单元之间，采用回流焊工艺，将其中一个互叠芯片单元的倒装凸点芯片(2)凸点与另一个互叠芯片单元的转接点(7)连接；采用回流焊工艺，将底层的倒装凸点芯片(2)凸点与基板焊盘(8)连接；制得倒装凸点芯片的互叠结构；
3)对所得倒装凸点芯片的互叠结构塑封后植球，得到实现倒装凸点芯片互叠的三维封装结构。
9.根据权利要求8所述的一种实现倒装凸点芯片互叠的三维封装结构的制备方法，其特征在于，采用Wire Bond工艺，将转接焊盘(6)与基板焊盘(8)互连，引出IO。
10.根据权利要求8所述的一种实现倒装凸点芯片互叠的三维封装结构的制备方法，其特征在于，采用塑封工艺对所得倒装凸点芯片的互叠结构进行塑封。
CN202011453346.9A 2020-12-11 2020-12-11 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法 Pending CN112563222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011453346.9A CN112563222A (zh) 2020-12-11 2020-12-11 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011453346.9A CN112563222A (zh) 2020-12-11 2020-12-11 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112563222A true CN112563222A (zh) 2021-03-26

Family

ID=75061600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011453346.9A Pending CN112563222A (zh) 2020-12-11 2020-12-11 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112563222A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124539A1 (en) * 2002-12-31 2004-07-01 Advanced Semiconductor Engineering, Inc. Multi-chip stack flip-chip package
CN103594447A (zh) * 2013-10-24 2014-02-19 天水华天科技股份有限公司 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN110718528A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 半导体封装件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124539A1 (en) * 2002-12-31 2004-07-01 Advanced Semiconductor Engineering, Inc. Multi-chip stack flip-chip package
CN103594447A (zh) * 2013-10-24 2014-02-19 天水华天科技股份有限公司 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN110718528A (zh) * 2018-07-13 2020-01-21 三星电子株式会社 半导体封装件

Similar Documents

Publication Publication Date Title
US10867897B2 (en) PoP device
JP5265768B2 (ja) シリコン貫通ビアのブリッジする相互接続
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
TW200834876A (en) Multi-chips package and method of forming the same
KR20120001340A (ko) 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN101477979B (zh) 多芯片封装体
CN113725153B (zh) 多层多芯片扇出型三维集成封装方法及结构
TW200411891A (en) High density multi-chip module structure and manufacturing method thereof
CN112038330A (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
TW200421587A (en) Multi-chip module
CN106409702A (zh) 一种多芯片堆叠封装结构及其制作方法
CN116646335A (zh) 一种封装互联结构、制备方法及电子系统
CN107919333B (zh) 一种三维pop封装结构及其封装方法
CN112563222A (zh) 一种实现倒装凸点芯片互叠的三维封装结构及其制备方法
CN104867913A (zh) 多芯片混合集成的三维封装结构及加工方法
CN114725033A (zh) 具有tsv内联机的芯片堆栈封装结构及其制造方法
CN113990815A (zh) 一种硅基微模组塑封结构及其制备方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN207250493U (zh) 一种三维芯片封装结构
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN212461681U (zh) 一种多芯片堆叠的三维扇出型封装结构
CN217468336U (zh) 一种电子封装结构
CN212570991U (zh) 一种多芯片堆叠的三维扇出型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination