CN212570991U - 一种多芯片堆叠的三维扇出型封装结构 - Google Patents

一种多芯片堆叠的三维扇出型封装结构 Download PDF

Info

Publication number
CN212570991U
CN212570991U CN202022253568.8U CN202022253568U CN212570991U CN 212570991 U CN212570991 U CN 212570991U CN 202022253568 U CN202022253568 U CN 202022253568U CN 212570991 U CN212570991 U CN 212570991U
Authority
CN
China
Prior art keywords
chip
layer
metal
rewiring
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022253568.8U
Other languages
English (en)
Inventor
胡正勋
梁新夫
郭洪岩
潘波
夏剑
张朝云
崔献威
陈文军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202022253568.8U priority Critical patent/CN212570991U/zh
Application granted granted Critical
Publication of CN212570991U publication Critical patent/CN212570991U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型公开了一种多芯片堆叠的三维扇出型封装结构，属于半导体封装技术领域。其包括其第二封装体堆叠设置在第一封装体的上方，并通过再布线金属层Ⅱ（6）实现电信连接，所述芯片Ⅰ（4）依次通过金属引脚（44）、再布线金属层Ⅰ（3）、金属互联柱（53）、再布线金属层Ⅱ（6）与芯片Ⅱ（8）连接，和/或所述芯片Ⅰ（4）依次通过金属引脚（44）、再布线金属层Ⅰ（3）将电信号向下传导。该封装结构解决了现有的三维扇出型封装结构无法应用于超高密度多芯片模组的问题。

Description

一种多芯片堆叠的三维扇出型封装结构
技术领域
本实用新型涉及一种多芯片堆叠的三维扇出型封装结构，属于芯片封装技术领域。
背景技术
扇出型的英文全称为（Fan-Out Packaging；FOP），中文全称为（扇出型封装），其采取将芯片内引脚拉线出来的方式，让多种不同裸晶埋进去，通过高密度再布线相连，提高互联密度，并缩短了芯片之间距离，降低了封装厚度并节省空间，提高了互联性能。然而对于多颗芯片密集封装，扇出后的面积过大，封装密度不足，无法应用于超高密度多芯片模组。
发明内容
承上所述，本实用新型的目的在于克服现有芯片封装结构的不足，提供一种多芯片堆叠的三维扇出型封装结构，以解决现有的三维扇出型封装结构无法应用于超高密度多芯片模组的问题。
本实用新型的目的是这样实现的：
本实用新型提供了一种多芯片堆叠的三维扇出型封装结构，其由下而上依次包括第一封装体、再布线金属层Ⅱ和第二封装体，所述第二封装体堆叠设置在第一封装体的上方，并通过再布线金属层Ⅱ实现电信连接，
所述第一封装体包括再布线金属层Ⅰ、芯片Ⅰ封装体、若干个金属互联柱、塑封料Ⅰ，所述再布线金属层Ⅰ的上表面设置上层焊盘Ⅰ和上层焊盘Ⅱ、其下表面设置底层焊盘；
所述芯片Ⅰ封装体包括芯片Ⅰ、金属引脚、芯片绝缘层和芯片塑封料，所述芯片绝缘层覆盖芯片Ⅰ的正面，并设有芯片绝缘层开口露出芯片Ⅰ的芯片电极，所述金属引脚通过芯片绝缘层开口与芯片电极连接，所述芯片塑封料塑封金属引脚，所述芯片Ⅰ通过金属引脚倒装在再布线金属层Ⅰ的上表面并与再布线金属层Ⅰ的上层焊盘Ⅱ连接，
所述金属互联柱设置在芯片Ⅰ封装体的周围并与再布线金属层Ⅰ的上层焊盘Ⅰ连接，所述塑封料Ⅰ于再布线金属层Ⅰ上方包封芯片Ⅰ封装体和金属互联柱，其上表面与金属互联柱的顶端、芯片Ⅰ封装体的顶端齐平；
所述再布线金属层Ⅱ的上表面设置上层复合金属焊盘，所述上层复合金属焊盘上设置金属合金层；
所述第二封装体包括若干个芯片Ⅱ、芯片下凸块金属、焊球、底填胶和塑封料Ⅱ，所述芯片下凸块金属设置于芯片Ⅱ的正面，所述芯片Ⅱ依次通过芯片下凸块金属、焊球、金属合金层与再布线金属层Ⅱ的上层复合金属焊盘倒装连接；
所述底填胶填充芯片Ⅱ底部及其芯片间隙，所述塑封料Ⅱ于再布线金属层Ⅱ上方塑封芯片Ⅱ，并露出芯片Ⅱ的背面；
所述芯片Ⅰ依次通过金属引脚、再布线金属层Ⅰ、金属互联柱、再布线金属层Ⅱ与芯片Ⅱ连接，和/或所述芯片Ⅰ依次通过金属引脚、再布线金属层Ⅰ将电信号向下传导。
进一步地，所述塑封料Ⅰ于再布线金属层Ⅰ上方留出再布线金属层Ⅰ的上方边缘不包封，所述第二封装体的塑封料Ⅱ向下塑封再布线金属层Ⅱ至第一封装体的再布线金属层Ⅰ的上方边缘。
进一步地，所述第一封装体的塑封料Ⅰ还塑封被动元件Ⅰ，所述被动元件Ⅰ设置于再布线金属层Ⅰ的上表面。
进一步地，所述第二封装体的塑封料Ⅱ还塑封被动元件Ⅱ，所述被动元件Ⅱ设置于再布线金属层Ⅱ的上表面。
进一步地，所述上层复合金属焊盘包括铜层和镍层，所述镍层覆盖铜层之上。
进一步地，所述金属合金层包括金层和焊锡层，所述焊锡层覆盖金层。
进一步地，还包括金属微凸块和球栅阵列焊球，所述金属微凸块设置于再布线金属层Ⅰ的下方与其底层焊盘连接，所述球栅阵列焊球通过金属微凸块与再布线金属层Ⅰ连接。
有益效果
1、本实用新型多芯片堆叠的扇出型封装结构，兼顾扇出型封装布线密度大，互联间距小的优点，并通过三维堆叠的方式有效利用了垂直方向的空间；
2、基于本实用新型提供的该种封装结构获得的最终单颗产品，除了露出的金属锡球凸点外及功能芯片背面硅外，将全部由塑封胶包裹，形成良好的机械强度；使用再布线作为同层芯片之间互联电路，形成平面方向的扇出型结构；利用垂直方向的互联金属柱Ⅱ将上层的第一封装体的再布线金属层Ⅰ与下层第二封装体内的再布线金属层Ⅱ互联，进而形成下层芯片Ⅰ与上层芯片Ⅱ之间的三维互联；最终实现功能芯片间的三维扇出型互联，用更小尺寸形成高密度互联，相比传统的扇出型封装结构或三维堆叠工艺，该方案集成度更高且更有利于实现。
附图说明
图1为本实用新型一种多芯片堆叠的三维扇出型封装结构的实施例一的剖面示意图；
图2至图4为图1中第一封装体内的芯片Ⅰ与被动元件Ⅰ的分布示意图；
图5为本实用新型一种多芯片堆叠的三维扇出型封装结构的实施例二的剖面示意图；
主要元件符号说明
再布线金属层Ⅰ3
芯片Ⅰ4
金属引脚44
芯片绝缘层46
芯片塑封料48
上层焊盘Ⅰ51
上层焊盘Ⅱ52
金属互联柱53
塑封料Ⅰ55
再布线金属层Ⅱ6
铜层71
镍层72
金属合金层73
焊球74
芯片下凸块金属75
芯片Ⅱ8
底填胶83
塑封料Ⅱ86
底层焊盘91
金属微凸块93
球栅阵列焊球95。
具体实施方式
现在将在下文中参照附图更加充分地描述本实用新型，在附图中示出了本实用新型的示例性实施例，从而本公开将本实用新型的范围充分地传达给本领域的技术人员。然而，本实用新型可以以许多不同的形式实现，并且不应被解释为限制于这里阐述的实施例。
下面结合附图和实施例对本实用新型进行进一步地说明。
实施例一
本实用新型一种多芯片堆叠的三维扇出型封装结构，其由下而上依次包括第一封装体、再布线金属层Ⅱ6和第二封装体，所述第二封装体堆叠设置在第一封装体的上方，并通过再布线金属层Ⅱ6连接电信连接，如图1至4所示。
所述第一封装体包括再布线金属层Ⅰ3、芯片Ⅰ封装体、若干个金属互联柱53、塑封料Ⅰ55，再布线金属层Ⅰ3的上表面设有金属互联柱53的上层焊盘Ⅰ51和芯片Ⅰ封装体的上层焊盘Ⅱ52，其下表面设有底层焊盘91。
所述芯片Ⅰ封装体包括芯片Ⅰ4、金属引脚44、芯片绝缘层46和芯片塑封料48，所述芯片Ⅰ4倒装在再布线金属层Ⅰ3的上表面，具体地，所述芯片绝缘层46覆盖芯片Ⅰ4的正面，并设有芯片绝缘层开口露出芯片Ⅰ4的芯片电极41，所述金属引脚44通过芯片绝缘层开口与芯片Ⅰ4的芯片电极41连接，所述芯片塑封料48塑封金属引脚44。芯片Ⅰ4的金属引脚44外露出第一封装体。芯片Ⅰ4通过金属引脚44倒装在再布线金属层Ⅰ3的上表面并与再布线金属层Ⅰ3的上层焊盘Ⅱ52连接。
所述金属互联柱53设置在芯片Ⅰ封装体的周围并与再布线金属层Ⅰ3的上层焊盘Ⅰ51连接，所述塑封料Ⅰ55于再布线金属层Ⅰ3上方包封芯片Ⅰ封装体和金属互联柱53，其上表面与金属互联柱53的顶端、芯片Ⅰ封装体的顶端齐平；
所述再布线金属层Ⅱ6的上表面设置上层复合金属焊盘，所述上层复合金属焊盘包括铜层71和镍层72，所述镍层72覆盖铜层71之上。所述再布线金属层Ⅱ6的下表面设置连接金属互联柱53的下层焊盘 56。所述再布线金属层Ⅱ6包括多层金属层以及绝缘层。
所述上层复合金属焊盘上设置金属合金层73，金属合金层73包括金层72和焊锡层73，所述焊锡层73覆盖金层72；
所述第二封装体包括若干个芯片Ⅱ8、芯片下凸块金属75、焊球74、底填胶83和塑封料Ⅱ86，芯片Ⅱ8为功能芯片。所述芯片下凸块金属75设置于芯片Ⅱ8的正面与芯片Ⅱ电极81连接，所述芯片Ⅱ8依次通过芯片下凸块金属75、焊球74、金属合金层与再布线金属层Ⅱ6的上层复合金属焊盘70倒装连接；
所述底填胶83填充芯片Ⅱ8底部及其芯片间隙，所述塑封料Ⅱ86于再布线金属层Ⅱ6上方塑封芯片Ⅱ8，并露出芯片Ⅱ8的背面；
所述芯片Ⅰ4依次通过金属引脚44、再布线金属层Ⅰ3、金属互联柱53、再布线金属层Ⅱ6与芯片Ⅱ8连接，和/或所述芯片Ⅰ4依次通过金属引脚44、再布线金属层Ⅰ3将电信号向下传导，使得芯片Ⅰ4的每一个金属引脚44通过再布线金属层Ⅰ3跟至少一个金属互联柱53相连接或与至少一个芯片Ⅱ8相连接。再布线金属层Ⅰ3的下方还可以设置金属微凸块93和球栅阵列焊球95，所述金属微凸块93设置于再布线金属层Ⅰ3的下方与其底层焊盘91连接，所述球栅阵列焊球95通过金属微凸块93与再布线金属层Ⅰ3连接。
本实用新型一种多芯片堆叠的三维扇出型封装结构的上述实施例，通过堆叠在第一封装体上方的第二封装体的再布线金属层Ⅱ6，第二封装体内包裹的芯片Ⅱ8与位于第二封装体内的再布线路的焊盘互联，进而与第一封装体内芯片Ⅰ4以及再布线金属层Ⅰ3形成三维互联。
本实用新型一种多芯片堆叠的三维扇出型封装结构，其第一封装体的塑封料Ⅰ55还塑封电阻、电感等被动元件Ⅰ41，所述被动元件Ⅰ41设置于再布线金属层Ⅰ3的上表面。如图2至4所示。可选地，其第二封装体的塑封料Ⅱ86还塑封电阻、电感等被动元件Ⅱ，所述被动元件Ⅱ设置于再布线金属层Ⅱ6的上表面。
实施例二
本实用新型一种多芯片堆叠的三维扇出型封装结构，其由下而上依次包括第一封装体、再布线金属层Ⅱ6和第二封装体，所述第二封装体堆叠设置在第一封装体的上方，并通过再布线金属层Ⅱ6连接电信连接，如图5所示。
所述第一封装体包括再布线金属层Ⅰ3、芯片Ⅰ封装体、若干个金属互联柱53、塑封料Ⅰ55，再布线金属层Ⅰ3的上表面设有金属互联柱53的上层焊盘51和芯片Ⅰ封装体的上层焊盘Ⅱ52，其下表面设有底层焊盘91。
所述芯片Ⅰ封装体包括芯片Ⅰ4、金属引脚44、芯片绝缘层46和芯片塑封料48，所述芯片Ⅰ4倒装在再布线金属层Ⅰ3的上表面，具体地，所述芯片绝缘层46覆盖芯片Ⅰ4的正面，并设有芯片绝缘层开口露出芯片Ⅰ4的芯片电极41，所述金属引脚44通过芯片绝缘层开口与芯片Ⅰ4的芯片电极41连接，所述芯片塑封料48塑封金属引脚44。芯片Ⅰ4的金属引脚44外露出第一封装体。芯片Ⅰ4通过金属引脚44倒装在再布线金属层Ⅰ3的上表面并与再布线金属层Ⅰ3的上层焊盘Ⅱ52连接。
所述金属互联柱53设置在芯片Ⅰ封装体的周围并与再布线金属层Ⅰ3的上层焊盘Ⅰ51连接，所述塑封料Ⅰ55于再布线金属层Ⅰ3上方包封芯片Ⅰ封装体和金属互联柱53，并留出再布线金属层Ⅰ3的上方边缘不包封，其上表面与金属互联柱53的顶端、芯片Ⅰ封装体的顶端齐平；
所述再布线金属层Ⅱ6的上表面设置上层复合金属焊盘，所述上层复合金属焊盘包括铜层71和镍层72，所述镍层72覆盖铜层71之上。所述再布线金属层Ⅱ6的下表面设置连接金属互联柱53的下层焊盘 56。所述再布线金属层Ⅱ6包括多层金属层以及绝缘层。
所述上层复合金属焊盘上设置金属合金层73，金属合金层73包括金层和焊锡层，所述焊锡层覆盖金层；
所述第二封装体包括若干个芯片Ⅱ8、芯片下凸块金属75、焊球74、底填胶83和塑封料Ⅱ86，芯片Ⅱ8为功能芯片。所述芯片下凸块金属75设置于芯片Ⅱ8的正面，所述芯片Ⅱ8依次通过芯片下凸块金属75、焊球74、金属合金层与再布线金属层Ⅱ6的上层复合金属焊盘倒装连接；
所述底填胶83填充芯片Ⅱ8底部及其芯片间隙，所述塑封料Ⅱ86于再布线金属层Ⅱ6上方塑封芯片Ⅱ8，并露出芯片Ⅱ8的背面；且塑封料Ⅱ86向下塑封再布线金属层Ⅱ6至第一封装体的再布线金属层Ⅰ3的上方边缘，通过塑封料Ⅱ86的包裹，形成了良好的机械强度。
所述芯片Ⅰ4依次通过金属引脚44、再布线金属层Ⅰ3、金属互联柱53、再布线金属层Ⅱ6与芯片Ⅱ8连接，和/或所述芯片Ⅰ4依次通过金属引脚44、再布线金属层Ⅰ3将电信号向下传导，使得芯片Ⅰ4的每一个金属引脚44通过再布线金属层Ⅰ3跟至少一个金属互联柱53相连接或与至少一个芯片Ⅱ8相连接。再布线金属层Ⅰ3的下方还可以设置金属微凸块93和球栅阵列焊球95，所述金属微凸块93设置于再布线金属层Ⅰ3的下方与其底层焊盘91连接，所述球栅阵列焊球95通过金属微凸块93与再布线金属层Ⅰ3连接。
本实用新型一种多芯片堆叠的三维扇出型封装结构的上述实施例，通过堆叠在第一封装体上方的第二封装体的再布线金属层Ⅱ6，第二封装体内包裹的芯片Ⅱ8与位于第二封装体内的再布线路的焊盘互联，进而与第一封装体内芯片Ⅰ4以及再布线金属层Ⅰ3形成三维互联。
本实用新型一种多芯片堆叠的三维扇出型封装结构，其第一封装体的塑封料Ⅰ55还塑封电阻、电感等被动元件Ⅰ47，所述被动元件Ⅰ47设置于再布线金属层Ⅰ3的上表面。如图2至4所示。可选地，其第二封装体的塑封料Ⅱ86还塑封电阻、电感等被动元件Ⅱ，所述被动元件Ⅱ设置于再布线金属层Ⅱ6的上表面。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种多芯片堆叠的三维扇出型封装结构，其特征在于，其由下而上依次包括第一封装体、再布线金属层Ⅱ（6）和第二封装体，所述第二封装体堆叠设置在第一封装体的上方，并通过再布线金属层Ⅱ（6）实现电信连接，
所述第一封装体包括再布线金属层Ⅰ（3）、芯片Ⅰ封装体、若干个金属互联柱（53）、塑封料Ⅰ（55），所述再布线金属层Ⅰ（3）的上表面设置上层焊盘Ⅰ（51）和上层焊盘Ⅱ（52）、其下表面设置底层焊盘（91）；
所述芯片Ⅰ封装体包括芯片Ⅰ（4）、金属引脚（44）、芯片绝缘层（46）和芯片塑封料（48），所述芯片绝缘层（46）覆盖芯片Ⅰ（4）的正面，并设有芯片绝缘层开口露出芯片Ⅰ（4）的芯片电极（41），所述金属引脚（44）通过芯片绝缘层开口与芯片电极（41）连接，所述芯片塑封料（48）塑封金属引脚（44），所述芯片Ⅰ（4）通过金属引脚（44）倒装在再布线金属层Ⅰ（3）的上表面并与再布线金属层Ⅰ（3）的上层焊盘Ⅱ（52）连接，
所述金属互联柱（53）设置在芯片Ⅰ封装体的周围并与再布线金属层Ⅰ（3）的上层焊盘Ⅰ（51）连接，所述塑封料Ⅰ（55）于再布线金属层Ⅰ（3）上方包封芯片Ⅰ封装体和金属互联柱（53），其上表面与金属互联柱（53）的顶端、芯片Ⅰ封装体的顶端齐平；
所述再布线金属层Ⅱ（6）的上表面设置上层复合金属焊盘，所述上层复合金属焊盘上设置金属合金层（73）；
所述第二封装体包括若干个芯片Ⅱ（8）、芯片下凸块金属（75）、焊球（74）、底填胶（83）和塑封料Ⅱ（86），所述芯片下凸块金属（75）设置于芯片Ⅱ（8）的正面，所述芯片Ⅱ（8）依次通过芯片下凸块金属（75）、焊球（74）、金属合金层与再布线金属层Ⅱ（6）的上层复合金属焊盘倒装连接；
所述底填胶（83）填充芯片Ⅱ（8）底部及其芯片间隙，所述塑封料Ⅱ（86）于再布线金属层Ⅱ（6）上方塑封芯片Ⅱ（8），并露出芯片Ⅱ（8）的背面；
所述芯片Ⅰ（4）依次通过金属引脚（44）、再布线金属层Ⅰ（3）、金属互联柱（53）、再布线金属层Ⅱ（6）与芯片Ⅱ（8）连接，和/或所述芯片Ⅰ（4）依次通过金属引脚（44）、再布线金属层Ⅰ（3）将电信号向下传导。
2.如权利要求1所述的三维扇出型封装结构，其特征在于，所述塑封料Ⅰ（55）于再布线金属层Ⅰ（3）上方留出再布线金属层Ⅰ（3）的上方边缘不包封，所述第二封装体的塑封料Ⅱ（86）向下塑封再布线金属层Ⅱ（6）至第一封装体的再布线金属层Ⅰ（3）的上方边缘。
3.如权利要求1或2所述的三维扇出型封装结构，其特征在于，所述第一封装体的塑封料Ⅰ（55）还塑封被动元件Ⅰ（47），所述被动元件Ⅰ（47）设置于再布线金属层Ⅰ（3）的上表面。
4.如权利要求1或2所述的三维扇出型封装结构，其特征在于，所述第二封装体的塑封料Ⅱ（86）还塑封被动元件Ⅱ，所述被动元件Ⅱ设置于再布线金属层Ⅱ（6）的上表面。
5.如权利要求1或2所述的三维扇出型封装结构，其特征在于，所述上层复合金属焊盘包括铜层（71）和镍层（72），所述镍层（72）覆盖铜层（71）之上。
6.如权利要求1或2所述的三维扇出型封装结构，其特征在于，所述金属合金层（73）包括金层和焊锡层，所述焊锡层覆盖金层。
7.如权利要求1或2所述的三维扇出型封装结构，其特征在于，还包括金属微凸块（93）和球栅阵列焊球（95），所述金属微凸块（93）设置于再布线金属层Ⅰ（3）的下方与其底层焊盘（91）连接，所述球栅阵列焊球（95）通过金属微凸块（93）与再布线金属层Ⅰ（3）连接。
CN202022253568.8U 2020-10-12 2020-10-12 一种多芯片堆叠的三维扇出型封装结构 Active CN212570991U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022253568.8U CN212570991U (zh) 2020-10-12 2020-10-12 一种多芯片堆叠的三维扇出型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022253568.8U CN212570991U (zh) 2020-10-12 2020-10-12 一种多芯片堆叠的三维扇出型封装结构

Publications (1)

Publication Number Publication Date
CN212570991U true CN212570991U (zh) 2021-02-19

Family

ID=74622660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022253568.8U Active CN212570991U (zh) 2020-10-12 2020-10-12 一种多芯片堆叠的三维扇出型封装结构

Country Status (1)

Country Link
CN (1) CN212570991U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038330A (zh) * 2020-10-12 2020-12-04 长电集成电路(绍兴)有限公司 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN113809028A (zh) * 2021-10-12 2021-12-17 长电集成电路(绍兴)有限公司 一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038330A (zh) * 2020-10-12 2020-12-04 长电集成电路(绍兴)有限公司 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN112038330B (zh) * 2020-10-12 2024-09-03 长电集成电路(绍兴)有限公司 一种多芯片堆叠的三维扇出型封装结构及其封装方法
CN113809028A (zh) * 2021-10-12 2021-12-17 长电集成电路(绍兴)有限公司 一种埋入式三维堆叠的晶圆级扇出封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN112038330B (zh) 一种多芯片堆叠的三维扇出型封装结构及其封装方法
KR101429344B1 (ko) 반도체 패키지 및 그 제조 방법
US9847284B2 (en) Stacked wafer DDR package
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN113725153B (zh) 多层多芯片扇出型三维集成封装方法及结构
US11315881B1 (en) Electronic package and manufacturing method thereof
CN212570991U (zh) 一种多芯片堆叠的三维扇出型封装结构
CN106531715A (zh) 系统级封装及用于制造系统级封装的方法
CN110021572B (zh) 堆叠式封装结构及其制造方法
CN212461681U (zh) 一种多芯片堆叠的三维扇出型封装结构
CN113410215B (zh) 半导体封装结构及其制备方法
CN114171469A (zh) 晶圆级扇出的多芯片封装结构及其制备方法
CN109411418B (zh) 电子封装件及其制法
US9576888B2 (en) Package on-package joint structure with molding open bumps
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
TW202416493A (zh) 堆疊型封裝結構及其製造方法
CN116169035A (zh) 倒装芯片与正装芯片的芯片间可互联堆叠结构的制备方法
US10755993B2 (en) Electrical connection structure, semiconductor package and method of forming the same
CN212342601U (zh) 一种多芯片超薄扇出型封装结构
CN212342619U (zh) 一种圆片级芯片扇出三维堆叠封装结构
KR101013548B1 (ko) 스택 패키지
CN210489610U (zh) 一种扇出形多芯片封装结构
CN104617034B (zh) 半导体封装结构及其形成方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant