CN1124650C - 半导体器件、该器件的制造方法和所使用的引线架 - Google Patents
半导体器件、该器件的制造方法和所使用的引线架 Download PDFInfo
- Publication number
- CN1124650C CN1124650C CN96117260A CN96117260A CN1124650C CN 1124650 C CN1124650 C CN 1124650C CN 96117260 A CN96117260 A CN 96117260A CN 96117260 A CN96117260 A CN 96117260A CN 1124650 C CN1124650 C CN 1124650C
- Authority
- CN
- China
- Prior art keywords
- lead
- semiconductor wafer
- semiconductor device
- lead frame
- end portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件,制造该半导体器件的方法,和所使用的一种引线架。在该半导体器件中扁平内引线这样连接到半导体晶片上,以致内引线的侧面连接到半导体晶片上。
Description
技术领域
本发明是关于一种半导体器件,制造该器件的方法,和所使用的引线架,更具体地说,是关于把内引线连接到半导体晶片而无需使用任何焊接线的技术。
背景技术
把内引线连接到半导体晶片使用的最流行的技术是线连接方法。如图1所示,半导体晶片20被装配并固定在内引线52上。半导体晶片20的晶片电极(未表示出)由焊接线54,即金属细线连接到内引线51上,最终结构用树脂材料13封装。
在这种连接方法中,为了将内引线与焊接线54相连接,即,使得内引线51的焊接能够进行,必须保证有大的焊接面积,减小该面积尺寸是困难的。由于各种必要的固态特性的限制,焊接线54通常用象金这样的贵重金属制成,因此增加了材料费用。此外,焊接线54很细,不论其材料如何,其机械强度都很差。在暴露状态下,焊接线54容易变形和拉断。因此在制造过程中,必须采取保护焊接线的措施。另外,当过大的电流流过用这种方法制造的半导体器件时,因为焊接线的电阻热,焊接线趋于熔断,以致使导体器件不能用于这种情况。即,不能用于产生冲击电阻问题的场合。
如上所述,线连接方法有许多限制和问题。为了解决其中的某些问题,日本未审查的实用新型公告第3-21854号公开了图2所示的技术。参考图2,内引线51的终端部分与内部引线52的终端部分重叠。半导体晶片20嵌在内部引线51和内部引线52之间,并连接到二个内部引线上,最终结构用树脂材料13封装。
当使用图2所示的日本未审查的实用新型公告第3-21854号公开的技术时,半导体器件能够被小型化,不象用线连接方式。另外,由于没有任何焊接线,最终结构的封装过程能够用浇铸合成树脂的方法在短时间内完成。
然而,为了使内引线51与内引线52重叠,至少需要二个引线架才能形成相应的引线。这会引起引线架的材料价格比线连接方法还高。另外,当插入半导体晶片20时,内引线51和52与半导体晶片20会互相干扰。半导体晶片20会由于切薄而趋于破裂。而且,内引线52的焊接界面并不总是与半导体晶片20的电极相平行。因此就需要有在半导体晶片上形成凸出电极、或者在内引线52上形成凸出的焊接面、或者在半导体晶片20和内引线52之间插入一焊接中间层55的工艺过程。这会使制造工艺复杂化,同时也使自动化变得困难,导致制造成本的增加。
图3所示的另一种先有技术被公开在日本末经审查的专利公告第4-93055号中。参考图3,半导体晶片20的一个主面焊接到内引线51的终端部分,由此装配半导体晶片20。然后,内引线52的终端部分连接到在半导体晶片20的另一主面上的晶片凸电极56上。最终结构用树脂材料13封装。
在如图2,图3所示的先有技术中,与用线焊接方法不同,半导体器件能被小型化,另外,增加了冲击电阻。在图3所示的先有技术中,半导体晶片几乎不会弄碎。然而,形成晶片凸出电极56的工艺是必需的,正如在图2所示的先有技术中,为了两根引线相互重叠,需要两个引线,因此导致引线架材料费用增加。从而总体上使半导体器件的制造成本增加。
作为解决图2和3中所示先有技术中的某些问题的一种技术,日本末审查的专利公告第60-241241号中公开了图4所示的一种半导体器件。参考图4,引线架的内引线51的末端部分复盖一层适于用作焊料的金属,通过扁平引线57连接到半导体晶片20的晶片凸出电极56上。最终结构用树脂材料13封装。
因为仅一个引线架用于图4所示的半导体器件中,防止了引线架的材料费用的增加。然而,需要一个通过扁平引线57连接晶片凸出电极56和引线架的内引线51的工序。与图2和3表示先有技术相比,这使制造工艺更加复杂,并且也使自动化变得困难。另外,因为必须预备扁平引线57,零部件数目增加,导致材料费用增加。因此,需要一种工序形成晶片凸出电极,以得到凸出电极56,或者需要在扁平引线57上形成凸出焊接部分的工序。因此整个制造成本增加。
在日本末经审查的专利申请No 522354中公开一种半导体器件表示在图5A和5B中。图5A是一个水平剖面图,图5B是纵向剖示图。这种半导体器件解决了图1到4中所示半导体器件的某些问题。这种器件使用一个引线架。内引线52的末端部分是向旁边弯曲的。半导体晶片20装配在内引线52的末端部分和内引线51的末端部分之间,并且最终结构用树脂材料13封装。
在图5A和5B中表示的半导体器件中,因为用一个引线架,部件数目减小了。然而,必须在引线架的上下两个面涂覆镀层,与上面描述的先有技术相比增加了镀层费用。另外,因为内引线52的末端部分是弯曲的,在封装后半导体器件的宽度A不能减少,因而要求较大的安装面积。此外,由于需要将内引线52的末端向侧边全部反转弯曲的工艺过程。在半导体器件制造工艺中引线架的传递速度必然降低,导致生产量的降低。
在日本末审查专利申请号No 48-38070中公开的类似半导体器件表示在图6,其中使用一个引线架,内引线的末端部分是弯曲的。参考图6,引线架由支持架58和59与内引线51和52构成。半导体晶片20装配在安装岛上,即内引线51的末端的宽阔部分上。内引线52的末端部分是弯曲的,向侧边全部反转并连接到用作半导体晶片20的晶片凸出电极56的焊料凸缘上。
在图6所示的半导体器件中,因为正如图5A和5B中表示的器件那样仅用一个引线,零件数目减小了。然而,在半导体晶片20上必须预先形成焊料凸缘56。另外,必须在引线架的上下表面进行涂覆镀层,总体上增加了制造成本。此外,把半导体晶片20装配在内引线51和52中,在半导体晶体20的下面部分固定在内引线51的宽的安装岛上之前,内引线52是弯曲的并连接到半导体晶片20的焊料凸缘56上。因为在半导体晶片20固定到内引线51之前完成这一操作,在半导体晶片20的内引线52的末端部分之间容易发生错位,导致内引线52焊接位置的偏离。如图5A和5B中表示的先有技术,导线架的传递速度必然减低。
作为这种类型的另一种先有技术,日本末审查专利公告第2-33956号中公开了一种半导体器件表示在图7A和7B中。在图7B中表示的内引线,从支持架58和59向内延长并且作为内引线51和52的部份分别沿其纵向,在支持架的中部相互靠近。支持架58和59通过连接片53连接。半导体晶片20装配在一根内引线即内引线51末端的宽阔部分。相对于支持架58和内引线51内引线52与支持架59一起被提高(在图7B的页面向外的方向上位移),同时,相对于支持架58和内引线51,向图7B箭头指示的方向移动。用这一操作,内引线52的末端部分覆盖(悬于)半导体晶片20之上并连接到半导体晶片20的面晶片电极上,正如图7A所示。
这种半导体器件能小型化,在半导体器件制造过程中导线架传递速度能够提高。然而,事实上用图7B表示的平面状态,按图7B指示的方向相对于下半部分水平方向移动引线架的上半部分以达到预定位移并使半导体晶片以极好的可靠性复盖内引线52的末端部分是困难的。另外,选择性地将内引线52连接到半导体晶片20的表面电极,必须形成一凸缘电极,或者必须在内引线52上形成凸出的焊接部分。进而,在引线架的上下二面必须进行涂覆镀层。这样增加了制造步骤数和涂覆镀层的费用。
如上所述,先有技术各自有其存在的问题。
更具体地说,图1所示的半导体器件难于小型化。焊接线的材料费用增加了。焊接线容易变形和拉断。使用中半导体器件的冲击电阻减小。
在图2所示的半导体器件中,引线架的材料费用增加。在装配过程中,半导体晶片对破片和刻痕敏感。需要一项在半导体晶片上形成凸出电极的工艺,或者在内引线上形成凸出焊接接触面工艺,或者插入焊接媒质的工艺。这样使制造工艺复杂化,并难于实现自动化。
在图3所示的半导体器件中,为了形成凸出的晶片电极,制造步骤数增加了,另外引线架的材料费用也增加了。
在图4所示的半导体器件中,因为使用扁平导线,制造步骤数和零件数增加。为了形成凸出晶片电极,或为了在扁平引线上形成凸出的焊接部分,制造步骤数增加了。
在图5A和5B表示的半导体器件中,因为必须在引线架的上下二个面涂覆镀层,增加了涂覆镀层的费用。半导体器件的宽度难于减小。引线架的传递速度降低。
在图6所示的半导体器件中,为了在半导体晶片上形成焊接凸缘,制造步骤数增加了。因为必须在引线架的上下二面涂覆镀层,用增加了涂覆镀层的费用。引线架的传递速度降低。在半导体晶片和内引线的末端部分之间容易发生错位。
在图7A和7B表示的半导体器件中,难于使半导体晶片覆盖在内引线的末端部分。需要形成凸缘电极的工艺,或在内引线上形成凸出的焊接部分的工艺。因为在导线架的上下二面涂覆镀层,增加了涂覆镀层的费用。
发明内容
本发明已经解决了上述先有技术存在的问题。作为第一个目的,本发明提供一种半导体器件,该器件能小型化,由于不用任何引线连接半导体晶片到内引线从而降低造价,改善制造过程中的可靠性和使用中的冲击电阻,减少导线架的材料费用不需要在连接部分形成凸出部分的特殊工序,降低了涂覆镀层的费用,增加引线架传递速度,避免装配过程中半导体晶片出现裂纹,避免在半导体晶片和内引线的末端部分之间的错位,使制造过程易于自动化。
本发明的第二个目的是提供获得上述半导体器件的有效制造方法。
本发明的第三个目的是提供一种有效的引线架,该引线架可用于上述半导体器件,或可用于上述制造半导体器件的方法中。
为了达到第一个目的,按照本发明的第一方面,提供一种半导体器件,在该器件中扁平内引线连接到半导体晶片,其中内引线的侧面连接到半导体晶片上。内引线在预定位置有一个收缩部分,以使内引线在收缩部分能够弯曲。最好在连接到半导体晶片的内引线的末端面部分的侧面上形成一个凸出部分。另外,最好在内引线的末端部分的扁平面上形成凹入部分。
为了达到第二个目的,按照本发明的第二方面,提供一种制造半导体器件的方法,该方法包括以下步骤:在引线架的第一内引线上装配半导体晶片,在引线架的第二内引线的末端部分供给低温焊接导电材料,焊料更好,弯曲第二内引线使末端部分的侧面使其正对着半导体晶片的晶片电极,在温度高于焊接的熔点下完成热处理,从把第二内引线的末端部分通过焊料连接到晶片电极上。这里还提供一种制造半导体器件的方法,该方法包括以下步骤:把半导体晶片装配在引线架的第一内引线上,弯曲引线架的第二内引线,以使第二内引线的末端部分的侧面正对着半导体晶片的晶片电极,把第二内引线的末端部分浸入在低熔点导电材料的熔化桶内,焊料熔化桶更好,以通过焊料把末端部分连接到晶片电极上。
为了达到第三个目的,按照本发明的第三方面,提供一种引线架,该引线架的第一内引线有一个安装岛,半导体晶片装配在该安装岛上,该引线架的第二内引线连接到半导体晶片的晶片电极上,其中,位于第二内引线末端侧面的凸起部份正对着引线岛。
在第三方面,在第二内引线的预定位置最好有一收缩部分。还提供一种引线架,该引线架包括:第一支撑架;与第一支持架分开预定距离、并沿平行于第一支撑架方向延伸的第二支撑架;一个整体地与第一支撑架连接的第一引线,该引线包括第一外引线和在其末端形成有引线岛的第一内引线;一个整体地与第二支撑架连接的第二引线,该引线包括第二外引线和第二内引线,其中,第二内引线包括:第一部份,该部份从第二外线侧延伸到第一支撑架;第二部份,该部份在第一部份的末端弯曲,并沿平行于第一和第二支撑架的方向延伸;第三部份,该部份在第二部分的末端弯曲,并向第一支撑架延伸,以便能够正对着引线岛。在第一部份的预定位置形成收缩部份,在第三部份侧面形成凸起部份,朝向引线岛。最好在第三部份凸起部份附近的平面上形成通孔或凹坑。另外,在形成凸起部份的第三部份的一个平面上可涂覆电镀。
按照上面描述的本发明的各方向,内引线不使用焊接线而是使用焊接材料,如焊料直接连接。用这种装置,焊接部分的冲击电阻增加了,能够防止线的变形和拉断。因此,上面描述的与线连接方法有关的所有问题都能解决。
因为通过弯曲引线架的内引线来实现连接,仅用一个引线架内引线就能够连接到预定位置,不会划伤半导体晶片。因此,引线架的材料费用降低了。与完全反转工艺相比传递速度能够增加。自动化能很容易实现。铸模包装的尺寸能够减小,装配面积能减小大约30%。
在使用压制或刻蚀的方法制作引线架上的引线和导孔的同时,可制作内引线的凸起部份。由于这一原因,半导体器件能很容易制造,无需任何特殊的制造工艺。
因为在内引线侧形成凸出部分,所以不需要做在半导体晶片侧形成凸出电极如凸缘。由普通导电薄膜构成的晶片电极甚至能焊接到内引线上,所以半导体器件能够以低成本制造出来。
引线架上只有一个与晶片电极焊接的表面需要涂覆镀层,结果材料费用降低,这也就能够以低成本制造半导体晶件。
参考下面的详细描述和附图,本专业的技术人员将明白本发明的上述和许多其他的优点、特征和目的,其中结合本发明的原理的最佳实施例以示例方式表示。
附图说明
图1表示用线连接方法形成的普通半导体器件的纵剖面示图;
图2表示内引线连接到半导体晶片的二个面的另一种常规半导体器件的纵剖面视图;
图3表示内引线连接到半导体晶片的二个面的另一种常规半导体器件的纵剖面视图;
图4是结构的纵截面示图,仍然表示内引线通过扁平引线连接到半导体晶片的一个表面的另一种常规半导体器件的纵剖面视图;
图5A和5B分别是一种结构的水平剖面视图和一种结构的纵剖面视图,仍然表示内引线从一个引线架延长连接到半导体晶片的二个表面的另一种常规半导体器件;
图6表示内引线从一个导线架延长连接到半导体晶片一个表面的另一种常规半导体器件的平面视图;
图7A表示内引线从一个导线架延长连接到半导体晶片二个表面的另一种半导体器件的侧视图;
图7B表示用于图7半导体器件的引线架的主要部份的平面视图;
图8A到8C表示使用按照本发明一个实施例的引线架制造半导体器件的步骤的平面视图;
图9A和9B分别表示在图8C以后热处理得到的主要部分的前视图和侧视图;
图10是按照本发明一个实施例的半导体器件的结构的纵剖面视图;
图11表示用于本发明的实施例的内引线的主要部分涂覆镀层后的一种状态的透视图;
图12表示用于本发明实施例的焊料供给单元的例子的前视图;
图13表示用于本发明实施例的焊料供应单元的另一个例子的前视图。
具体实施方式
参考附图(图8A到13)本发明的最佳实施例描述如下:
图8A到8C是结构平面视图,表示使用按本发明的实施例的引线架制造的半导体器件的步骤。
如图8A所示,在由铜基板制成的引线架中,含有用于定位和行进的导孔6的支撑架7通过连接片9,与含有用于定位和行进的导孔6的支撑架8相互组合在一起。以使得支撑架7,8之间有一个预定的距离,并且相互平行。
再一个引线21由内引线1和外引线11构成,连接到支撑架7上。在内引线1的末端有一个安装半导体晶片的安装岛3。每一个引线22由内引线2和外引线12构成,连接到支撑架8上。在每一个引线中,在用树脂材料封装后,在树脂材料内的部分是内引线,而在树脂材料外的部分为外引线。
连接到支撑架8的每一个引线22的内引线2有一个第一部分2A,该部份从外引线12向支撑架7延伸,一个第二部份2B,该部份在第一部分2A处以直角弯曲,平行于导线架7和8延长,一个第三部分2C,该部份从第二部份2B以直角弯曲,向支撑架7延伸。在第一部份的预定位置上形成收缩部份4。凸出部分10(平面视图中的凸出部分)从第三部分2C的末端,即内导线2的末端部分的侧面凸出而形成,该凸出部分正对着安装岛3,向安装岛3突出。在内引线2的平面上,在凸起部分10附近形成凹陷部份5。形成收缩部分4,以从页面出来的方向成直角地弯曲内引线2的剩余部分,凸出部分10是为了连接半导体晶片上面的晶片电极而设的。连接焊料可以沉积在凹陷部份5中。
更具体地说,形成收缩部分4的主要目的是,当内引线弯曲并连接到半导本晶片的上表面晶片电极时,减小可能影响剩余引线部分的变形,或者在弯曲过程以后减小残存应力。在连接以前,焊料预先沉积在内引线2的末端部分。形成凹陷部分5以沉积必须数量的焊料。
正如图11透视图中所表示的,仅凹陷部分5及其附近的部分预先涂覆镀层,以具有对焊料的良好粘接力。仅对图11的阴影线部分涂覆镀层,即仅在末端部分形成凹陷部分5的表面涂覆镀层,以便降低涂覆镀层的费用。因为图11中的凹陷部分由模压方法形成,所以在其背面上就形成凸出部分5’。
引线是扁平的并在延长方向和与延长方向垂直的方向上具有矩形截面。在图11中沿A-A,B-B和C-C的截面是矩形的。在这种矩形中几对长边对应于第一部分2A、第二部分2B和第三2C的几对主面(上面和下面),而几对短边对应于引线的厚度。
更具体地说,从第三部分2C的一个侧面凸起的凸出部分具有与剩余部分相同的厚度,凹陷部分5形成在一个主面上(上表面)。
在常规的引线架制造工序中,即用模压或刻蚀方法从引线架片形成引线、连接杆、支持架和导孔部分,其凸出部分10和凹陷部分5很容易与这些部分一起形成。这就是说,形成凸出部分10和凹陷部分5不需要特殊的工艺过程,所以对于形成凸出部分10和凹陷部分5而言,不会增加制造步骤数。
正如图8B所示,半导体晶片20装配在上面描述的本发明的引线架的安装岛3上。这个过程是将安装岛半导体晶片20的下表面用粘接剂即银胶焊到3上。
其后,即低熔点Sn-Pb(锡-铅)焊料用如图12所示的焊料供给设备沉积在凹陷部分上。更具体地说,焊线30由滚筒32通过喷嘴31供给,喷嘴提升圆筒33可以在垂直方向上驱动该喷嘴焊料丝在内引线的末端部分处靠着被加热的凹陷部分5,并将其沉积在上面。
用另一种方法可代替涂覆镀层,即,在保护气氛中沉积焊料,以防止氧化,如图13所示。更具体地说,在图13所示的单元中,引线架37由气体盖35盖住。随着惰性气体如氮气从下部气体入口36进入并充满气体盖35的内部,焊料流出堆积在焊点上。
用这二种方法,焊料都能够有选择地以必要的数量堆积在凹陷部分5上。
其后,正如图8C所示,内引线2在收缩部分4被扭转,从而把凸出部分10从半导体晶片20的上表面侧(从上侧)推向靠近上表面电极。
进行热处理,以熔化预先沉积在内引线2的末端部分的焊料14,正如图9A的前视图和图9B的侧视图所示。熔化的焊料14沿凸出部分10滴下并与下面的半导体晶片20的上表面晶片电极20E相接触。焊料14因为其表面张力保持在其所谓的桥接状态。焊料冷却下来并固化,以至内引线2和半导体晶片20的上表面晶片电极被连接在一起。这个上表面晶片电极20E是具有平表面的普通焊接,且是由焊料层材料或其他类似的金属膜形成的。这就是说,半导体晶片不必具有凸出电极如凸缘电极,因为在引线侧面已形成凸起部份。
正如图10所示,包括半导体晶片20的内引线1和2用树脂材料13封装。从树脂材料13延长的外引线11和12分别从支持架7和8切断,外引线11和12弯曲并成型,因此就得到按照本发明的实施例的半导体器件。
上面已经参考图8A到13描述本发明的实施例。然而,本发明并不仅仅限于上面的实施例,实际上可对本发明做各种变化和修改。
在按照本发明上面的实施例的制造工艺中,当内引线2和半导体晶片20用焊料焊接时,焊料预先沉积在内引线2上,然后加热焊料并熔化。然而,不用预先沉积焊料也能完成焊接。这就是,仅只在内引线2的末端凹口部分5镀上对焊料有极好的浸润性的镀层,并把末端部分浸没在焊料熔化桶中。在这种情况下,不需要防止氧化的保护气体。在这种浸没在焊料熔化桶中的方法中,特别是注意镀层必须是局部的。如图11所示。全部涂覆是不可取的,因为焊料可能粘接到不必要的部分。按照实验结果,在半导体晶片装配以后,甚至当整个结构完全浸没在焊料熔化桶中也不会出现问题。
甚至仅对凹口部分5进行涂覆,而凸出部分10的侧面不需要涂覆,由于表面张力,也能完成对晶片电极的连接,而不会出现任何问题。
在上面的实施例中,内引线和半导体晶片的上表面晶片电极用焊料连接。然而,可以用一种低熔点导电材料,即,低熔点金属如锡,代替所谓焊料合金。
在上面的实施例中,用一个引线架。然而,本发明甚至能应用于多个引线架中。另外引线架材料不限于铜基片构件,另一些材料,如铁基片构件也可以使用。
内引线2的凸出部分具有半圆形形状。然而,也可以做成其他形状,使得熔化的焊料能够沿凸出部分滴下即可。
内引线2被弯曲成90°弯角。然而,其他的弯角也可以应用,能使焊接部分紧靠晶片电极即可。
内引线2有一个沉积焊料的弧立的凹陷部分。然而,也可以形成槽形凹口或孔。
虽然在上述实施例中没有特别说明,但在减少空气或充满惰性气体的环境下进行本制造过程的加热工艺,可以得到更令人满意的焊接效果。
在上面的实施例中,已经描述了二端型半导体器件。然而,本发明也能应用到具有三个或更多端子的半导体器件中。
Claims (8)
1.一种扁平内引线连接到半导体晶片的半导体器件,其特征在于:所述内引线上具有收缩部分,使得该内引线容易弯曲;所述收缩部分被扭转,从而使其末端的侧面连接到所述半导体晶片的电极上。
2.按照权利要求1的器件,其特征在于:所述内引线的离开晶片的平面,整体平行于该内引线的靠近晶片的侧边表面。
3.按照权利要求1的器件,其特征在于:在与所述半导体晶片连接的所述内引线末端侧面上形成凸起部分。
4.按照权利要求1的器件,其特征在于:在与所述的半导体晶片连接的所述内引线的末端平面上,形成储存预定量焊料的凹陷部分。
5.制造半导体器件的一种方法,其特征在于包含以下步骤:把半导体晶片装配在引线架的第一内引线上;在所述引线架的第二内引线的末端部分供给低熔点导电材料;在第二内引线的一部分上设置收缩部分;在该收缩部分扭转第二内引线以使其末端部分的侧面正对着半导体晶片的晶片电极;在高于所述低熔点导电材料的熔点的温度下完成热处理,以便通过所述低熔点导电材料把内引线的末端部分连接到所述晶片电极上。
6.按照权利要求5的方法,其特征在于:所述低熔点导电材料是焊料。
7.按照权利要求5的方法,其特征在于包括以下步骤:把所述第二内引线的末端部分浸没在低熔点导电材料的熔化桶内,以通过所述低熔点导电材料把末端部分连接到所述晶片电极上。
8.按照权利要求7的方法,其特征在于:所述低熔点导电材料的熔化桶是焊料熔化桶。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP305332/1995 | 1995-11-24 | ||
JP305332/95 | 1995-11-24 | ||
JP30533295 | 1995-11-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1156904A CN1156904A (zh) | 1997-08-13 |
CN1124650C true CN1124650C (zh) | 2003-10-15 |
Family
ID=17943847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN96117260A Expired - Fee Related CN1124650C (zh) | 1995-11-24 | 1996-11-22 | 半导体器件、该器件的制造方法和所使用的引线架 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6005287A (zh) |
KR (1) | KR100258050B1 (zh) |
CN (1) | CN1124650C (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY122101A (en) * | 1997-03-28 | 2006-03-31 | Rohm Co Ltd | Lead frame and semiconductor device made by using it |
US6255141B1 (en) * | 1999-09-07 | 2001-07-03 | National Semiconductor Corporation | Method of packaging fuses |
US20060157829A1 (en) * | 2003-06-18 | 2006-07-20 | Koninklijke Phillips Electronics N.C. | Lead frame, semiconductor device comprising the lead frame and method of manufacturing a semiconductor device with the leadframe |
US8288200B2 (en) * | 2005-11-30 | 2012-10-16 | Diodes Inc. | Semiconductor devices with conductive clips |
US8680656B1 (en) * | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
US8866004B1 (en) | 2009-06-09 | 2014-10-21 | Amkor Technology, Inc. | Frame interconnect for concentrated photovoltaic module |
US8841547B1 (en) * | 2009-10-09 | 2014-09-23 | Amkor Technology, Inc. | Concentrated photovoltaic receiver package with built-in connector |
US8866002B1 (en) | 2009-11-25 | 2014-10-21 | Amkor Technology, Inc. | Through wafer via structures for concentrated photovoltaic cells |
US9362437B1 (en) | 2010-06-14 | 2016-06-07 | Amkor Technology, Inc. | Concentrated photovoltaic receiver module with improved optical light guide assembly |
US8809677B1 (en) | 2010-07-02 | 2014-08-19 | Amkor Technology, Inc. | Molded light guide for concentrated photovoltaic receiver module |
US8552517B1 (en) | 2010-09-14 | 2013-10-08 | Amkor Technology, Inc. | Conductive paste and mold for electrical connection of photovoltaic die to substrate |
US8502361B1 (en) | 2010-12-09 | 2013-08-06 | Amkor Technology, Inc. | Concentrated photovoltaic receiver package with stacked internal support features |
US9583421B2 (en) * | 2015-07-16 | 2017-02-28 | Semiconductor Components Industries, Llc | Recessed lead leadframe packages |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
US5343072A (en) * | 1990-08-20 | 1994-08-30 | Rohm Co., Ltd. | Method and leadframe for making electronic components |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5224832B2 (zh) * | 1971-09-16 | 1977-07-04 | ||
JPS60241241A (ja) * | 1984-05-16 | 1985-11-30 | Hitachi Ltd | 半導体装置 |
JPS6235549A (ja) * | 1985-08-08 | 1987-02-16 | Mitsubishi Electric Corp | 整流装置 |
JPH0636422B2 (ja) * | 1988-07-22 | 1994-05-11 | ローム株式会社 | 半導体装置の製造方法及びその製造方法に使用するリードフレーム並びに前記製造方法に使用するずらせ変位装置 |
JPH02253298A (ja) * | 1989-03-28 | 1990-10-12 | Sharp Corp | 音声通過フィルタ |
FR2647549B1 (fr) * | 1989-05-23 | 1993-06-18 | Inst Francais Du Petrole | Procede et dispositif pour mesurer des qualites d'un fluide polyphasique |
JPH03105957A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 半導体集積回路装置 |
US5099431A (en) * | 1989-10-23 | 1992-03-24 | International Business Machines Corporation | Automated re-work shop order scheduling system |
JPH07105302B2 (ja) * | 1990-08-09 | 1995-11-13 | ティーディーケイ株式会社 | チップインダクタの製造方法 |
-
1996
- 1996-11-04 US US08/743,047 patent/US6005287A/en not_active Expired - Fee Related
- 1996-11-21 KR KR1019960055887A patent/KR100258050B1/ko not_active IP Right Cessation
- 1996-11-22 CN CN96117260A patent/CN1124650C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
US5343072A (en) * | 1990-08-20 | 1994-08-30 | Rohm Co., Ltd. | Method and leadframe for making electronic components |
Also Published As
Publication number | Publication date |
---|---|
KR100258050B1 (ko) | 2000-06-01 |
CN1156904A (zh) | 1997-08-13 |
US6005287A (en) | 1999-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1146044C (zh) | 具有弯成j-型引线端子的半导体器件 | |
CN1124650C (zh) | 半导体器件、该器件的制造方法和所使用的引线架 | |
CN1107349C (zh) | 一种半导体器件引线框架及引线接合法 | |
CN102044451B (zh) | 半导体器件的制造方法和电子器件的制造方法 | |
CN100552947C (zh) | 电源控制系统的电子线路装置 | |
CN1052340C (zh) | 塑料模制的具有小平直度偏差引线的集成电路组件 | |
CN1104741C (zh) | 半导体封装及其制造方法 | |
CN1748307A (zh) | 有引线模制组件设计中的选择性倒装芯片及制造方法 | |
US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
CN101060090A (zh) | 半导体装置的制造方法 | |
CN1751390A (zh) | 包括无源器件的引线框架 | |
US3577633A (en) | Method of making a semiconductor device | |
CN1246729A (zh) | 半导体器件及其制造方法 | |
CN1961415A (zh) | 灵活的引线框架结构以及形成集成电路封装件的方法 | |
JP2010098036A (ja) | 樹脂ケース及び樹脂ケース製造方法 | |
JP5008832B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN1559085A (zh) | 半导体装置及其制造方法 | |
CN1435882A (zh) | 半导体装置及其制造方法 | |
CN1360465A (zh) | 零件安装底板及其制造方法 | |
JP2004140156A (ja) | パッケージ型電子部品におけるリード端子の切断方法 | |
CN1189690A (zh) | 树脂密封型半导体器件 | |
WO2023218941A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2934372B2 (ja) | 面実装型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030403 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20030403 Address after: Kawasaki, Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |