CN112447824A - 半导体装置及半导体模块 - Google Patents

半导体装置及半导体模块 Download PDF

Info

Publication number
CN112447824A
CN112447824A CN202010074523.6A CN202010074523A CN112447824A CN 112447824 A CN112447824 A CN 112447824A CN 202010074523 A CN202010074523 A CN 202010074523A CN 112447824 A CN112447824 A CN 112447824A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
voltage
insulating film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010074523.6A
Other languages
English (en)
Other versions
CN112447824B (zh
Inventor
河村圭子
末代知子
岩鍜治阳子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN112447824A publication Critical patent/CN112447824A/zh
Application granted granted Critical
Publication of CN112447824B publication Critical patent/CN112447824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

实施方式提供能够降低开关损耗的半导体装置及半导体模块。实施方式的半导体装置具有第1电极；第2电极；第1导电型的第1半导体层；第2导电型的第2半导体层；第1导电型的第3半导体层；第2导电型的第4半导体层；第1导电型的第5半导体层；多个第1绝缘膜，在从上述第1电极朝向上述第2电极的第1方向上延伸，在与上述第1方向相交的第2方向上相邻；第3电极，设置于上述第1绝缘膜之中；第2绝缘膜，从与上述第1电极接触的位置起在第1方向上延伸，在上述第2方向上互相间隔第1宽度地被设置多个，从上述第1电极侧的端部到上述第2电极侧的端部为止的高度为大于上述第1宽度的第1高度；第4电极，设置于上述第2绝缘膜之中。

Description

半导体装置及半导体模块
关联申请
本申请享受以日本专利申请2019－158729号(申请日：2019年8月30日)为基础申请的优先权。本申请通过参考该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置及半导体模块。
背景技术
作为高耐压、控制大电流的功率半导体装置，广泛使用IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)。IGBT通常作为开关元件而利用。就作为功率半导体装置的IGBT而言，希望开关损耗小。
发明内容
实施方式提供能够降低开关损耗的半导体装置及半导体模块。
实施方式的半导体装置具有：第1电极；第2电极；第1导电型的第1半导体层；第2导电型的第2半导体层；第1导电型的第3半导体层；第2导电型的第4半导体层；第1导电型的第5半导体层；多个第1绝缘膜，在从上述第1电极朝向上述第2电极的第1方向上延伸，在与上述第1方向相交的第2方向上相邻；第3电极，设置于上述第1绝缘膜之中；第2绝缘膜，从与上述第1电极接触的位置起在第1方向上延伸，在上述第2方向上互相间隔第1宽度地被设置多个，从上述第1电极侧的端部到上述第2电极侧的端部为止的高度为大于上述第1宽度的第1高度；以及第4电极，设置于上述第2绝缘膜之中。
附图说明
图1是表示第1实施方式的半导体装置的构成的示意的剖视图。
图2是表示第1实施方式的半导体模块的构成的示意图。
图3是表示各时刻的控制信号、第1栅极电压及第2栅极电压的值的表。
图4中(a)是表示第1实施方式的半导体装置的相对于时刻的控制信号的值的时序图，(b)是表示第1实施方式的半导体装置的相对于时刻的第1栅极电压的值的时序图，(c)是表示第1实施方式的半导体装置的相对于时刻的第2栅极电压的值的时序图。
图5是示意地表示第1实施方式的半导体装置的导通动作的载流子行为的图。
图6是示意地表示第1实施方式的半导体装置的第1关断动作的载流子行为的图。
图7是示意地表示第1实施方式的半导体装置的第2关断动作的载流子行为的图。
图8是表示第1实施方式的变形例1涉及的半导体装置的构成的示意的剖视图。
图9是表示第1实施方式的变形例2涉及的半导体装置的构成的示意的剖视图。
图10是表示第1实施方式的变形例3涉及的半导体装置的构成的示意的剖视图。
图11是表示第2实施方式的半导体装置的构成的示意的剖视图。
图12是表示第3实施方式的半导体装置的构成的示意的剖视图。
图13是表示第4实施方式的半导体装置的构成的示意的剖视图。
图14是表示第5实施方式的半导体装置的构成的示意的剖视图。
图15是表示第6实施方式的半导体装置的构成的示意的剖视图。
图16是表示第6实施方式的变形例的半导体装置的构成的示意的剖视图。
具体实施方式
以下，参照附图，对实施方式涉及的半导体装置详细地进行说明。另外，并不是通过这些实施方式限定本发明。另外，以下的实施方式中使用的半导体装置的剖视图是示意性的，层的厚度与宽度的关系、各层的厚度的比率等不限定于此。另外，即使在表示相同的部分的情况下，也存在根据附图而彼此的尺寸、比率不同而进行表示的情况。另外，在本案说明书和各图中，对于与关于已出现的图的在前面叙述过的要素同样的要素标注同一符号并适当省略详细的说明。
在本说明书的说明中，N+、N、N－及P+、P的标记表示各导电型的载流子浓度的相对的高低。即，N+表示与N相比N型的载流子浓度相对较高，N－表示与N相比N型的载流子浓度相对较低。另外，P+表示与P相比P型的载流子浓度相对较高。
在本说明书中，半导体区域的载流子浓度的分布及绝对值能够使用例如二次离子质量分析法(Secondary Ion Mass Spectrometry：SIMS)来测定。另外，2个半导体区域的载流子浓度的相对的大小关系能够使用例如扫描型静电电容显微镜法(ScanningCapacitance Microscopy：SCM)来判定。另外，载流子浓度的分布及绝对值能够使用例如扩展电阻测定法(Spreading Resistance Analysis：SRA)来测定。
(第1实施方式)
使用图1，对第1实施方式的半导体装置100进行说明。图1是表示第1实施方式的半导体装置100的构成的示意的剖视图。如图1所示，第1实施方式的半导体装置100具有发射极电极1、N+型发射极层2、P+型接触层3、P型基极层4、N－型基极层5、P型集电极层6、集电极电极7、第1栅极电极8、第2栅极电极9、第1绝缘膜18及第2绝缘膜19。各半导体层例如是硅，但不限定于此。半导体装置100是IGBT。
在以下说明的实施方式中，将从集电极电极7朝向发射极电极1的方向设为Z方向，将与Z方向正交的方向之一设为X方向，将与Z方向及X方向正交的方向设为Y方向。
发射极电极1包含相对于N型的半导体而表现出肖特基特性的金属。例如用包含从Al、Ta、Ag、Mo、W、Co、Cr、Ru、Au、Pd、Ni、Pt等中选择的至少1种的材料构成。
集电极电极7使用金属。
P型集电极层6是在发射极电极1与集电极电极7之间设置的P型的半导体层。P型集电极层6与集电极电极7电连接。
N－型基极层5是在发射极电极1与P型集电极层6之间设置的N型的半导体层。N－型基极层5的N型载流子浓度是例如1×1013(cm－3)左右，能够根据半导体装置100的耐压设计而设定为任意的载流子浓度。
P型基极层4是P型的半导体层，设置于发射极电极1与N－型基极层5之间。P型基极层4的P型载流子浓度是1×1017(cm－3)左右。
P+型接触层3设置于发射极电极1与P型基极层4之间。P+型接触层3的P型载流子浓度是1×1019～1×1020(cm－3)左右。
N+型发射极层2设置于发射极电极1与P型基极层4之间。N+型发射极层2和P+型接触层3在与XY平面平行的方向上相邻而设置。在图1中，N+型发射极层2和P+型接触层3在X方向上并排地相邻，但也能够在Y方向上并排地相邻。N+型发射极层2的N型载流子浓度是1×1019～1×1020(cm－3)左右。
多个第1绝缘膜18设置于发射极电极1与N－型基极层5之间，并与这两者接触。第1绝缘膜18设置为与N+型发射极层2、P型基极层4及N－型基极层5的一部分接触。第1绝缘膜18从与发射极电极1接触的位置起在Z方向上延伸。第1绝缘膜18在Y方向上延伸。第1绝缘膜18能够使用绝缘性的物质、例如氧化硅。多个第1绝缘膜18在X方向上互相分离而设置。在图1中，记载了2个第1绝缘膜18，但还可以设置有更多的第1绝缘膜18。
第1栅极电极8是通过被施加的电压的调整来控制半导体装置100的导通/截止的电极。多个第1栅极电极8在Y方向上延伸，分别形成于不同的第1绝缘膜18中。第1栅极电极8使用金属、被添加了杂质的半导体材料。第1栅极电极8通过第1绝缘膜18而与发射极电极1、N+型发射极层2、P型基极层4及N－型基极层5绝缘。即，第1绝缘膜18设置于第1栅极电极8与发射极电极1、N+型发射极层2、P型基极层4及N－型基极层5之间。第1栅极电极8设置于N－型基极层5与发射极电极1之间。在图1中，记载了2个第1栅极电极8，但也可以设置得更多。
多个第2绝缘膜19设置于发射极电极1与N－型基极层5之间，并与这两者接触。第2绝缘膜19设置为与P型基极层4及N－型基极层5的一部分接触。第2绝缘膜19也可以设置为与N+型发射极层2及P+型接触层3的一部分接触。另外，第2绝缘膜19与第1绝缘膜18在X方向上分离而设置。即，在X方向上相邻的第1绝缘膜18与第2绝缘膜19之间，设置有N+型发射极层2、P+型接触层3、P型基极层4及N－型基极层5的一部分。
第2绝缘膜19从与发射极电极1接触的位置起在Z方向上延伸。第2绝缘膜19在Y方向上延伸。第2绝缘膜19能够使用绝缘性的物质、例如氧化硅。多个第2绝缘膜19在X方向上互相分离而设置。即，设置为，N－型基极层5的一部分位于在X方向上相邻的第2绝缘膜19间。在图1中，示出了在相邻的2个第1绝缘膜18之间设置有4个第2绝缘膜19的例子，但第2绝缘膜19的个数不被特别限定。
第2栅极电极9是通过被施加的电压的调整来控制半导体装置100内的空穴的排出的电极。第2栅极电极9使用金属、被添加了杂质的半导体材料。多个第2栅极电极9在N－型基极层5与发射极电极1之间被设置多个。与第1栅极电极8相邻的第2栅极电极9，通过第2绝缘膜19而与发射极电极1、P+型接触层3、P型基极层4及N－型基极层5绝缘。即，第2绝缘膜19设置于与第1栅极电极8相邻的第2栅极电极9与发射极电极1、P+型接触层3、P型基极层4及N－型基极层5之间。与第1栅极电极8不相邻的第2栅极电极9通过第2绝缘膜19，而与发射极电极1及N－型基极层5绝缘。即，第2绝缘膜19设置于与第1栅极电极8不相邻的第2栅极电极9与发射极电极1及N－型基极层5之间。
图1中示出了第1栅极电极8的构造与第2栅极电极9的构造相同的例子，但不限定于此，第1栅极电极8的构造和第2栅极电极9的构造可以不同。例如，第1栅极电极8的Y方向的长度、X方向的宽度能够设为与第2栅极电极9不同。另外，第1栅极电极8、第2栅极电极9及下述说明的台面(mesa)部的个数不限定于附图中记载的个数。
对被相邻的2个绝缘膜夹着的半导体(以下，为台面部)进行说明。
第1台面部(21)是被相邻的第2绝缘膜19夹着的半导体。在第1实施方式中，对第1台面部标注21A的符号进行说明。第2台面部(22)是被相邻的第1绝缘膜18与第2绝缘膜19夹着的半导体。在第1实施方式中，对第2台面部标注22A的符号进行说明。第1台面部及第2台面部在后述的实施方式及变形例中，在半导体层的构成不同的情况下，标注字母不同的符号进行说明。
如图1所示，将被相邻的第2绝缘膜19夹着的第1台面部21A的X方向的宽度设为W1。换言之，相邻的第2绝缘膜19之间的距离是W1。另外，将第1台面部21A的Z方向的长度设为高度L1。换言之，第2绝缘膜19的Z方向的长度是L1。在本实施方式中，L1比W1长。例如，作为第1台面部21A能够控制空穴的排出的基准，满足W1/L1≤0.2，L1可以为W1的5倍以上的值。
位于被相邻的第2绝缘膜19夹着的第1台面部21A的N－型基极层5与发射极电极1电接触。发射极电极1包含相对于N型的半导体表现出肖特基特性的金属。因此，N－型基极层5与发射极电极1肖特基接触。由此，半导体装置100能够提高被施加了反向偏压时的耐压。
对于第1栅极电极8及第2栅极电极9的电气上的连接关系进行说明。如图1所示，在本实施方式的半导体装置100中，第1栅极电极8经由配线而与第1栅极焊盘58电连接。同样地，第2栅极电极9经由配线而与第2栅极焊盘59电连接。第1栅极焊盘58被施加第1栅极－发射极间电压即第1栅极电压Vg1，第2栅极焊盘59被施加第2栅极－发射极间电压即第2栅极电压Vg2。即，第1栅极电极8和第2栅极电极9构成为分别被施加不同的控制电压。
接下来，参照图2，对半导体模块200的构成进行说明。图2是表示第1实施方式的半导体模块200的构成装置的栅极驱动电路50的示意图。半导体模块200具有半导体装置100及控制对第1栅极焊盘58和第2栅极焊盘59施加的电压的栅极驱动电路50。栅极驱动电路50具有第1栅极驱动电路及第2栅极驱动电路。另外，栅极驱动电路50能够以各不相同的定时对第1栅极焊盘58和第2栅极焊盘59施加电压。
第1栅极驱动电路按照从外部输入的取H和L这2个值的控制信号S1，经由第1栅极焊盘58而对第1栅极电极8施加第1栅极电压Vg1。第2栅极驱动电路按照从外部输入的取H和L这2个值的控制信号S2，经由第2栅极焊盘59而对第2栅极电极9施加第2栅极电压Vg2。另外，也可以不通过单独的控制信号S1、S2，而通过取Hs和Ls这2个值的控制信号S，控制各个栅极驱动电路。
第1栅极电压Vg1例如具有高电压(电压Hg1)和低电压(电压Lg1)这2个电压。电压Hg1是在半导体装置100中形成沟道的阈值电压Vth以上的电压。关于动作在后面叙述，但若对第1栅极电极8施加电压Hg1，则半导体装置100成为导通状态，从集电极电极7向发射极电极1流通电流。另一方面，电压Lg1是阈值电压Vth以下的电压。因此，若对第1栅极电极8施加电压Lg1，则半导体装置100成为截止状态。
另外，第2栅极电压Vg2例如具有高电压(电压Hg2)和低电压(电压Lg2)这2个电压。电压Lg2是例如0V以下的电压。
这里，对于栅极驱动电路50控制的第1栅极电压Vg1及第2栅极电压Vg2的定时进行说明。图3是表示各时刻T0～T3的半导体装置100的动作状态和控制信号S、第1栅极电压Vg1及第2栅极电压Vg2的值的表。图4的(a)是表示第1实施方式的半导体装置100的相对于时刻的控制信号S的值的时序图。另外，图4的(b)是表示第1实施方式的半导体装置100的相对于时刻的第1栅极电压Vg1的值的时序图。再另外，图4的(c)是表示第1实施方式的半导体装置100的相对于时刻的第2栅极电压Vg2的值的时序图。
图3所示的表的T0、T1、T2、T3表示时刻，并表示时刻按此顺序经过。另外，在本说明书中，设为，将控制信号S从Ls切换为Hs这一状况作为触发、半导体装置100成为导通状态，将控制信号S从Hs切换为Ls这一状况作为触发、半导体装置100成为关断状态，而进行说明。另外，控制信号的切换与半导体装置100的导通、截止状态之间的对应，可以是与上述相反的关系。即，可以将控制信号S从Ls切换为Hs这一状况作为触发，而半导体装置100从导通状态切换为截止状态。
在时刻T0，半导体装置100为截止状态。此时，栅极驱动电路50被输入Ls的控制信号S。另外，栅极驱动电路50分别以使第1栅极电压Vg1成为电压Lg1的方式输出，以使第2栅极电压Vg2成为电压Lg2的方式输出。
在时刻T1，半导体装置100接通，并从截止切换为导通。在T1～T2为止的期间，半导体装置100导通。在时刻T1，对栅极驱动电路50输入的控制信号S切换为Hs。栅极驱动电路50输出电压Hg1的第1栅极电压Vg1及电压Hg2的第2栅极电压Vg2。
在接通时，设为将第1栅极电压Vg1切换为电压Hg1的定时及将第2栅极电压Vg2切换为电压Hg2的定时是同时而进行说明，但也能够在不同的定时进行切换。
在时刻T2，半导体装置100进行第1关断。在第1关断中，蓄积于半导体装置100的空穴的量得到调整。此时，对栅极驱动电路50输入的控制信号S从Hs切换为Ls。栅极驱动电路50输出电压Hg1的第1栅极电压Vg1及电压Lg2的第2栅极电压Vg2。从时刻T2起经过了规定的时间后达到时刻T3。所谓的规定的时间，是调整所蓄积的空穴的量所需要的时间，例如是5×10－6秒。半导体装置100在进行第1关断的时刻T2～时刻T3的期间，也继续导通状态。
在时刻T3，半导体装置100进行第2关断。在第2关断中，P型基极层4的与第1绝缘膜18侧壁的界面附近的沟道消失。此时，对栅极驱动电路50输入Ls的控制信号S。栅极驱动电路50输出电压Hg1的第1栅极电压Vg1及电压Lg2的第2栅极电压Vg2。通过第2关断，半导体装置100从导通切换为截止。
在时刻T3以后，半导体装置100截止。此时，对栅极驱动电路50输入Ls的控制信号S。栅极驱动电路50输出电压Lg1的第1栅极电压Vg1及电压Lg2的第2栅极电压Vg2。
参照图5、图6及图7，对本实施方式的半导体装置100的各动作中的载流子的行为进行说明。对发射极电极1施加比集电极电极7低的电位。
图5是示意地表示时刻T1的第1实施方式的半导体装置100的导通动作的载流子行为的图。通过对第1栅极电极8施加电压Hg1，从而在P型基极层4的与第1绝缘膜18侧壁的界面附近形成沟道。所谓的侧壁，是第1绝缘膜18及第2绝缘膜19中的在Z方向上延伸的面。
如图5所示，半导体装置100为导通状态时，电子按发射极电极1、N+型发射极层2、P型基极层4、N－型基极层5、P型集电极层6、集电极电极7的顺序流动。空穴从P型集电极层6被注入到N－型基极层5。被注入到N－型基极层5的空穴，通过P型基极层4后从P+型接触层3向发射极电极1、或者通过N－型基极层5后直接向发射极电极1流动。
在第1实施方式中，第1台面部21A的宽度W1的长度比高度L1的长度小。第1台面部21A是细长的形状，空穴不易流动。另外，第1台面部21A中的载流子的行为，由于第1台面部21A的宽度较窄，因此在与第2栅极电极9距离最远的第1台面部21A的中央部也大大受到第2栅极电极9产生的电场影响。若是例如满足W1/L1≤0.2这样的半导体装置100，则在对第2栅极电极9施加电压Hg2时，从第1台面部21A向发射极电极1的空穴的排出被抑制。
另外，在第1实施方式中，在第1台面部21A未设置P型半导体。即，在第1台面部21A并未设置P+型接触层3、P型基极层4。因此，从第1台面部21A的空穴的排出进一步被抑制。
空穴通过被抑制排出而被蓄积于N－型基极层5。通过基于空穴蓄积的传导率调制，N－型基极层5的电阻降低，半导体装置100的导通电压降低。
图6是示意地表示时刻T2中的第1实施方式的半导体装置100的第1关断的载流子行为的图。栅极驱动电路50保持对第1栅极电极8施加电压Hg1的状态不变地、对第2栅极电极9施加电压Lg2。
通过对第2栅极电极9施加电压Lg2，由此空穴被蓄积于N－型基极层5的沿着第2绝缘膜19的侧壁的部分。蓄积了的空穴沿着第2绝缘膜19的侧壁而向发射极电极1排出。此时，从第1台面部21A排出空穴。在第1实施方式中，在相邻的第1绝缘膜18之间设置有多个第2绝缘膜19，有多个空穴的排出路径，因此可获得较高的排出效果。
另外，对第1栅极电极8施加电压Hg1，所以在P型基极层4的与第1绝缘膜18侧壁的界面附近形成有沟道。在N－型基极层5的载流子密度降低，集电极－发射极间电压变高的状态下，在集电极－发射极间、通过沟道而流通电流。即，在时刻T2～时刻T3的导通动作中，与时刻T1～时刻T2的导通动作相比较，稳态损耗增加。
图7是示意地表示时刻T3的第1实施方式的半导体装置100的第2关断动作的载流子行为的图。栅极驱动电路50保持对第2栅极电极9施加电压Lg2不变地、对第1栅极电极8施加电压Lg1。
通过对第1栅极电极8施加电压Lg1，从而在P型基极层4的第1绝缘膜18附近形成的沟道消失，半导体装置100切换为关断状态。此时，蓄积于N－型基极层5的空穴从第1台面部21A、第2台面部22A向发射极电极1排出。半导体装置100转移为截止状态，由此集电极－发射极间电压变高。因此，通过第2关断而产生开关损耗。
但是，空穴的一部分在第1关断时被排出，所蓄积的空穴的个数减少。因此，在时刻T3，半导体装置100快速地向截止状态转移，在第2关断时流动的电荷量也变少。由此，半导体装置100的第2关断时的开关损耗变小。并且，通过时刻T2～时刻T3的导通动作而增加的稳态损耗与第2关断时的开关损耗加在一起而得到的能量损耗的合计也变小。
另外，在半导体装置100的截止动作时，对第2栅极电极9施加电压Lg2。虽未图示，但在第1台面部21A形成耗尽层，截止时的耐压提高。此时，从第2绝缘膜19侧壁形成的耗尽层的最大宽度的2倍的值成为比W1大的值。
根据第1实施方式，半导体装置100在第1绝缘膜18之间具有多个第2绝缘膜19。第1栅极电极设置于第1绝缘膜18之中，第2栅极电极9设置于第2绝缘膜19之中。第1台面部21A的宽度W1小于第1台面部21A的高度L1。从第1台面部21A的空穴的排出，通过第2栅极电极的电压而被控制。
在T1～T2的导通动作时，从第1台面部21A不易排出空穴，因此通过导电率调制，导通电压下降。在T2的第1关断中，第2栅极电极9的电压下降，从而预先从第1台面部21A将空穴的一部分排出。在T3的第2关断中，第1栅极电极8的电压下降，从而在P型基极层4形成的沟道消失。半导体装置100及半导体模块200由于在第1关断中已经排出了一部分空穴，因此能够实现沟道消失时的开关损耗的降低。并且，半导体装置100及半导体模块200能够实现使将通过第1关断(时刻T2～时刻T3的导通动作)而增加的稳态损耗与第2关断时的开关损耗加在一起而得到的能量损耗的合计降低。
这里，对第1实施方式的变形例1进行说明。图8是表示第1实施方式的变形例1涉及的半导体装置102的构成的示意的剖视图。另外，在图8以后的附图中，为了便于说明，将用于将第1栅极焊盘58、第2栅极焊盘59及各栅极焊盘与各栅极电极相连的配线省略而进行记载。
如图8所示，半导体装置102除了半导体装置100的构成以外，在P型基极层4与N－型基极层5之间设置N型阻挡层11。
通过在半导体装置102中设置N型阻挡层11，从而空穴难以从第2台面部22B的N－型基极层5脱离到P型基极层4。空穴难以从N－型基极层5向P型基极层4放出，因此空穴向N－型基极层5的蓄积得到促进。通过空穴的蓄积而引发导电率调制，因此图8所示的半导体装置102能够获得比图1所示的半导体装置100低的导通电压。
接下来，对第1实施方式的变形例2及变形例3进行说明。图9是表示第1实施方式的变形例2涉及的半导体装置103的构成的示意的剖视图。另外，图10是表示第1实施方式的变形例3涉及的半导体装置104的构成的示意的剖视图。图9所示的第1实施方式的变形例2及图10所示的第1实施方式的变形例3，在具有与第1绝缘膜18接触的N+型发射极层2的半导体装置100的构成的基础上，还具有与第2绝缘膜19接触的N+型发射极层2。变形例3涉及的半导体装置104与变形例2涉及的半导体装置103的不同点在于，具有N型阻挡层11。
在图9所示的半导体装置103和图10所示的半导体装置104中，与第2绝缘膜19接触的N+型发射极层2分别设置于第2台面部22C、22D的P型基极层4的上方。即，P+型接触层3在第2台面部22C、22D中位于N+型发射极层2之间。在导通动作时，在沿着与第1绝缘膜18相对的第2绝缘膜19的侧壁的P型基极层4的一部分也形成沟道。
半导体装置103和半导体装置104，导通动作时的沟道数比半导体装置100多，因此能够在低的导通电压下动作。进而在T2的第1关断时，沿着第2绝缘膜19侧壁而形成的沟道截止，从而在第2关断时截止的沟道及电荷量降低，因此能够减小开关损耗。另外，与第1绝缘膜18及第2绝缘膜19接触的N+型发射极层2，可以在Y方向上形成为条纹状或者与P+型接触层3交替地形成。即未必是在X方向上P+型接触层3位于N+型发射极层2之间。
(第2实施方式)
使用图11，对第2实施方式的半导体装置105进行说明。图11是表示第2实施方式的半导体装置105的构成的示意的剖视图。第2实施方式的半导体装置105与第1实施方式的不同点在于，P型基极层4除了设置于第2台面部以外，也设置于第1台面部。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
第2台面部的半导体层的构成，与第1实施方式的半导体装置100的第2台面部22A的构成是同样的。
在第1台面部21B，设置P型基极层4及N－型基极层5。在发射极电极1与第1台面部21B的N－型基极层5之间，设置P型基极层4。
通过在第1台面部21B设置P型的半导体层(P型基极层4)，在将第2栅极电压Vg2设为电压Lg2时，从第1台面部21B向发射极电极1的空穴的排出效果提高。因此，在第2实施方式中，使第1关断消耗的时间缩短，第1关断的稳态损耗降低。
进而，通过用P型基极层4和N－型基极层5形成PN结，从而对第1台面部21B施加的电压成为反向偏压。由此，半导体装置105截止时的耐压提高。
另外，第2实施方式的发射极电极1在第1台面部21B不接触N型的半导体层，因此并不必须用包含相对于N型的半导体表现出肖特基特性的金属的材料构成。
另外，第2实施方式的半导体装置105的第2台面部的半导体层的构造设为与第1实施方式(图1)相同而进行了图示/说明，但能够取第2台面部22A、22B、22C、22D的任一个构造。
如以上说明那样，通过第2实施方式，可获得与第1实施方式相比第1关断的稳态损耗小、耐压高的半导体装置105。
(第3实施方式)
使用图12，对第3实施方式的半导体装置106进行说明。图12是表示第3实施方式的半导体装置106的构成的示意的剖视图。如图12所示，第3实施方式的半导体装置106与第1实施方式的不同点在于，在第1台面部也设置P型基极层4和P+型接触层3。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
第2台面部的半导体层的构成与半导体装置100的构成的第2台面部22A是同样的。
在第1台面部21C，设置P+型接触层3、P型基极层4及N－型基极层5。在第1台面部21C的N－型基极层5与发射极电极1之间设置P型基极层4。在第1台面部21C的P型基极层4与发射极电极1之间设置P+型接触层3。
通过在第1台面部21C设置P型的半导体层，由此将第2栅极电压Vg2设为电压Lg2时的从P+型接触层3向发射极电极1的空穴的排出效果提高。
进而，通过用P型基极层4和N－型基极层5形成PN结，从而对第1台面部21B施加的电压成为反向偏压。由此，半导体装置106截止时的耐压提高。
另外，第3实施方式的发射极电极1可以不用包含相对于N型的半导体表现出肖特基特性的金属材料构成。
另外，第3实施方式的半导体装置106的第2台面部的半导体层的构造设为与第1实施方式(图1)相同而进行了图示/说明，但能够取第2台面部22A、22B、22C、22D中的任一构造。
如以上说明那样，通过第3实施方式，可获得与第1实施方式相比、第1关断的稳态损耗小、耐压高的半导体装置106。
(第4实施方式)
使用图13，对第4实施方式的半导体装置107进行说明。图13是表示第4实施方式的半导体装置107的构成的示意的剖视图。如图13所示，第4实施方式的半导体装置107与第1实施方式的不同点在于，在一部分的第1台面部21A正上方，设置台面部绝缘膜40。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
台面部绝缘膜40在Z方向上设置于第1台面部21A的正上方，与构成第1台面部21A的半导体层(N－型基极层5)接触。台面部绝缘膜40设置于第1台面部21A与发射极电极1之间。台面部绝缘膜40将正下方的第1台面部21A与发射极电极1绝缘。
半导体装置107，通过设置台面部绝缘膜40，从而在第1台面部21A通过的载流子(空穴)的导通量减少，能够控制N－型基极层5的载流子蓄积量。由此，半导体装置107能够调整导通电压、开关速度。
另外，第4实施方式的半导体装置107的各半导体层的构造，第1台面部及第2台面部的半导体层的构造设为与第1实施方式(图1)相同而进行了图示/说明，但能够取第1台面部21A、21B、21C及第2台面部22A、22B、22C、22D中的任一构造。
如以上说明那样，通过第4实施方式，可获得与第1实施方式相比、能够进一步调整导通电压的半导体装置107。
(第5实施方式)
使用图14，对第5实施方式的半导体装置108进行说明。图14是表示第5实施方式的半导体装置108的构成的示意的剖视图。如图14所示，第5实施方式的半导体装置108与第1实施方式的不同点在于，具有被在X方向上连续排列的多个第1绝缘膜18夹着的第3台面部23。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
半导体装置108中，设置有在X方向上连续排列的多个第1绝缘膜18及第1栅极电极8。所谓的连续排列是指，在相邻的某绝缘膜彼此之间，不设置不同的绝缘膜。即，半导体装置108具有2个以上第1绝缘膜18连续地排列的构造和2个以上第2绝缘膜19连续排列的构造。
在相邻的2个第1绝缘膜18彼此之间，设置第3台面部23。第3台面部23具有N+型发射极层2、P+型接触层3、P型基极层4及N－型基极层5，并能够取例如与第2台面部22A同样的半导体层的构成。
第3台面部23与第2台面部22A同样地，在半导体装置108导通时形成沟道。第3台面部23在第1关断时也形成沟道。半导体装置108通过设置第3台面部23，从而能够调整沟道密度。
半导体装置108通过第3台面部23而使载流子的导通量增加，从而能够控制沟道密度、N－型基极层5的载流子蓄积量。由此，半导体装置108能够根据设计来调整导通电压。
另外，第5实施方式的半导体装置108的第1台面部及第2台面部的半导体层的构造设为与第1实施方式(图1)相同而进行了图示/说明，但能够取第1台面部21A、21B、21C及第2台面部22A、22B、22C、22D中的任一构造。半导体装置108与第4实施方式同样地，还能够在一部分的第1台面部21A的正上方设置台面部绝缘膜40。
如以上说明那样，通过第5实施方式，可获得与第1实施方式相比、能够进一步调整导通电压的半导体装置108。
(第6实施方式)
使用图15，对第6实施方式的半导体装置109进行说明。图15是表示第6实施方式的半导体装置109的构成的示意的剖视图。如图15所示，第6实施方式的半导体装置109与第1实施方式的不同点在于，具有第3绝缘膜20和在第3绝缘膜20中形成的第3栅极电极10(虚拟栅极电极)。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
在半导体装置109中，设置1个以上的第3绝缘膜20。第3绝缘膜20设置于发射极电极1与N－型基极层5之间，并与这两者接触。第3绝缘膜20从与发射极电极1接触的位置起、在Z方向上延伸。第3绝缘膜20在Y方向上延伸。第3绝缘膜20能够使用绝缘性的物质、例如氧化硅。
第3绝缘膜20与第1绝缘膜18、第2绝缘膜及其他的第3绝缘膜20在X方向上互相分离而设置。在图15中，在半导体装置109中以形成相邻的第2绝缘膜29及至少1个第1台面部21A的方式，第3绝缘膜20设置于第2绝缘膜19之间。
第4台面部24是被相邻的第2绝缘膜19与第3绝缘膜20夹着的半导体层。第5台面部25是被相邻的第3绝缘膜20夹着的半导体层。在图15中，示出了第4台面部24及第5台面部25的半导体层的构成、高度及宽度等的构造是与第1台面部21A相同的构造的例子。例如，第4台面部24及第5台面部25的半导体层的构成不限定于与第1台面部21A相同的构成，而能够采用与第1台面部21B、21C相同的构成。第4台面部24及第5台面部25的半导体层也可以是不同的构造。
第3栅极电极10在Y方向上延伸，形成于第3绝缘膜20之中。第3栅极电极10使用金属、被添加了杂质的半导体材料。第3栅极电极10通过第3绝缘膜20而与第4台面部24及第5台面部25绝缘。
第3栅极电极10作为与发射极电极1在电气上接触、且电位不被独立地控制的虚拟电极发挥功能。第3栅极电极10维持于与发射极电极1相同的电位等级，在第4台面部24及第5台面部25不形成沟道。因此，半导体装置109与第1实施方式的半导体装置100相比，沟道密度降低，在第2关断中沟道消失耗费的时间进一步变短，快速地切换为截止。即，半导体装置109的开关速度提高。
半导体装置109的导通、第1关断及第2关断中的在第4台面部24及第5台面部25通过的载流子的导通量，能够根据设置第3栅极电极10的个数及设置的位置来调整。
另外，能够如图16那样、第3绝缘膜20设置于1绝缘膜18与第2绝缘膜19之间。图16是表示第6实施方式的变形例的半导体装置110的构成的示意的剖视图。如图16所示，半导体装置110与第1实施方式的不同点在于，具有第3绝缘膜20及在第3绝缘膜20中形成的第3栅极电极10。另外，对于与第1实施方式同样的构成、动作、效果等，省略说明。
第6台面部26是被相邻的第1绝缘膜18和第3绝缘膜20夹着的半导体层。第6台面部26例如能够采用与第2台面部22A相同的构造。第6实施方式的变形例的半导体装置110与半导体装置109同样地，沟道密度降低，开关速度提高。
半导体装置109及半导体装置110的第1台面部及第2台面部的半导体层的构造设为与第1实施方式(图1)相同而进行了图示/说明，但能够取第1台面部21A、21B、21C及第2台面部22A、22B、22C、22D中的任一构造。半导体装置109及半导体装置110还能够与第4实施方式同样地、在第1台面部21A的正上方及第5台面部25的正上方设置台面部绝缘膜40。
如以上说明那样，通过第6实施方式及其变形例，可获得与第1实施方式相比、开关速度提高的半导体装置109、110。
另外，半导体模块中使用的半导体装置不限定于第1实施方式所示的半导体装置100，能够使用半导体装置100～半导体装置110中的任一半导体装置。
通过以上说明的至少一个实施方式，半导体装置在第1绝缘膜18之间具有多个第2绝缘膜19。第1栅极电极8设置于第1绝缘膜18之中，第2栅极电极9设置于第2绝缘膜19之中。从第1台面部的空穴的排出通过第2栅极电极9的电压来控制。
在导通动作时，从第1台面部不易排出空穴，引起导电率调制，导通电压下降。在从导通切换为截止时，在使第1栅极电极8的电压下降前，使第2栅极电极9的电压下降，从而先从第1台面部排出空穴的一部分，开关损耗得以降低。进而，半导体装置及半导体模块能够实现使将由于预先将空穴的一部分排出而增加的稳态损耗与开关损耗加在一起而得到的能量损耗的合计降低。这样，半导体装置能够实现在较低的导通电压下的动作和开关损耗的降低。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，意图不是限定发明的范围。这些新的实施方式能够以其他的各种各样的方式实施，在不脱离发明的宗旨的范围内能够进行各种各样的省略、置换及变更。这些实施方式及其变形包含于发明的范围及宗旨，并且包含于权利要求记载的发明及其等同物的范围。

Claims (9)

1.一种半导体装置，具备：
第1电极；
第2电极；
第1导电型的第1半导体层，设置于上述第1电极与上述第2电极之间；
第2导电型的第2半导体层，设置于上述第1电极与上述第1半导体层之间；
第1导电型的第3半导体层，设置于上述第1电极与上述第2半导体层之间；
第2导电型的第4半导体层，设置于上述第1电极与上述第3半导体层之间；
第1导电型的第5半导体层，设置于上述第1电极与上述第3半导体层之间；
多个第1绝缘膜，与上述第1电极及上述第4半导体层接触，在从上述第1电极朝向上述第2电极的第1方向上延伸，在与上述第1方向相交的第2方向上相邻；
第3电极，设置于上述第1绝缘膜之中；
第2绝缘膜，从与上述第1电极接触的位置起在第1方向上延伸，在上述第2方向上互相间隔第1宽度地被设置多个，从上述第1电极侧的端部到上述第2电极侧的端部为止的高度为大于上述第1宽度的第1高度；以及
第4电极，设置于上述第2绝缘膜之中。
2.根据权利要求1所述的半导体装置，其中，
上述第1宽度除以上述第1高度而得到的值为0.2以下。
3.根据权利要求1或2所述的半导体装置，其中，
还具有第6半导体层，该第6半导体层具有比上述第2半导体层高的第2导电型的载流子浓度，
上述第6半导体层位于上述第2半导体层与上述第3半导体层之间，并且在上述第2方向上，位于上述第1绝缘膜与上述第2绝缘膜之间。
4.根据权利要求1或2所述的半导体装置，其中，
上述第1绝缘膜在上述第2方向上、2个以上连续地排列。
5.根据权利要求1或2所述的半导体装置，其中，还具有：
第3绝缘膜，从与上述第1电极接触的位置起在上述第1方向上延伸；及
第5电极，设置于上述第3绝缘膜之中，与上述第1电极电连接。
6.根据权利要求1或2所述的半导体装置，其中，还具有：
第4绝缘膜，设置于在相邻的上述第2绝缘膜之间形成的上述第2半导体层与上述第1电极之间。
7.根据权利要求1或2所述的半导体装置，其中，
上述第2半导体层在相邻的上述第2绝缘膜之间，与上述第1电极接触，
上述第1电极用包含Al、Ta、Ag、Mo、W、Co、Cr、Ru、Au、Pd、Ni、Pt中的至少1种的材料构成。
8.一种半导体模块，具有：
电压控制电路，能够以互相不同的定时控制上述第3电极的电压和上述第4电极的电压；以及
权利要求1至7中任一项所述的半导体装置。
9.根据权利要求8所述的半导体模块，其中，
在上述第4电极的电压切换起经过了规定的时间后，切换上述第3电极的电压。
CN202010074523.6A 2019-08-30 2020-01-22 半导体装置及半导体模块 Active CN112447824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-158729 2019-08-30
JP2019158729A JP7346170B2 (ja) 2019-08-30 2019-08-30 半導体装置及び半導体モジュール

Publications (2)

Publication Number Publication Date
CN112447824A true CN112447824A (zh) 2021-03-05
CN112447824B CN112447824B (zh) 2024-05-28

Family

ID=74682698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010074523.6A Active CN112447824B (zh) 2019-08-30 2020-01-22 半导体装置及半导体模块

Country Status (3)

Country Link
US (1) US11222966B2 (zh)
JP (1) JP7346170B2 (zh)
CN (1) CN112447824B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054644A1 (en) * 2012-08-21 2014-02-27 Rohm Co., Ltd. Semiconductor device
CN104995738A (zh) * 2013-08-15 2015-10-21 富士电机株式会社 半导体装置
WO2017135037A1 (ja) * 2016-02-05 2017-08-10 株式会社日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP2018200974A (ja) * 2017-05-29 2018-12-20 株式会社 日立パワーデバイス 半導体装置
JP2019012813A (ja) * 2017-06-29 2019-01-24 株式会社東芝 絶縁ゲート型バイポーラトランジスタ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
JP2000101076A (ja) 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
JP2003189593A (ja) 2001-12-19 2003-07-04 Toshiba Corp 絶縁ゲート型半導体素子のゲート駆動回路、絶縁ゲート型半導体モジュール及び電力変換装置
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP5594276B2 (ja) 2010-12-08 2014-09-24 株式会社デンソー 絶縁ゲート型半導体装置
KR20140072729A (ko) 2012-12-05 2014-06-13 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
CN105074932A (zh) 2013-02-22 2015-11-18 丰田自动车株式会社 半导体装置
JP2015072950A (ja) 2013-10-01 2015-04-16 株式会社東芝 半導体装置
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP2016012670A (ja) 2014-06-30 2016-01-21 株式会社デンソー 半導体モジュール
JP6459791B2 (ja) 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
US20180204909A1 (en) 2015-08-26 2018-07-19 Mitsubishi Electric Corporation Semiconductor device
JP6584893B2 (ja) * 2015-09-25 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10192978B2 (en) 2016-01-19 2019-01-29 Mitsubishi Electric Corporation Semiconductor apparatus
US10164078B2 (en) 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
US10439054B2 (en) 2017-06-29 2019-10-08 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP6896673B2 (ja) 2018-03-23 2021-06-30 株式会社東芝 半導体装置
JP6952667B2 (ja) 2018-09-19 2021-10-20 株式会社東芝 半導体装置
JP7027287B2 (ja) 2018-09-19 2022-03-01 株式会社東芝 半導体装置
JP7091204B2 (ja) 2018-09-19 2022-06-27 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140054644A1 (en) * 2012-08-21 2014-02-27 Rohm Co., Ltd. Semiconductor device
CN104995738A (zh) * 2013-08-15 2015-10-21 富士电机株式会社 半导体装置
WO2017135037A1 (ja) * 2016-02-05 2017-08-10 株式会社日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP2018200974A (ja) * 2017-05-29 2018-12-20 株式会社 日立パワーデバイス 半導体装置
JP2019012813A (ja) * 2017-06-29 2019-01-24 株式会社東芝 絶縁ゲート型バイポーラトランジスタ

Also Published As

Publication number Publication date
CN112447824B (zh) 2024-05-28
JP7346170B2 (ja) 2023-09-19
JP2021039977A (ja) 2021-03-11
US11222966B2 (en) 2022-01-11
US20210066480A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
JP5742672B2 (ja) 半導体装置
US10439054B2 (en) Insulated gate bipolar transistor
US8809903B2 (en) Semiconductor device and power conversion apparatus using the same
JP5454146B2 (ja) 逆導通半導体素子の駆動方法と半導体装置及び給電装置
US20190296133A1 (en) Semiconductor device
JP6064371B2 (ja) 半導体装置
US10468512B2 (en) Semiconductor device with insulated gate bipolar transistor (IGBT) having multiple resistors
US20040256659A1 (en) MOS-gated transistor with improved UIS capability
JP7199270B2 (ja) 半導体装置及び半導体回路
JP2012080075A (ja) 横型の絶縁ゲート型バイポーラトランジスタ
JP2023087117A (ja) 半導体装置
CN117096190A (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
US11222891B2 (en) Semiconductor device and semiconductor circuit
US20150144994A1 (en) Power semiconductor device
US11715776B2 (en) Semiconductor device and semiconductor circuit
JP7297709B2 (ja) 半導体装置及び半導体回路
JP7472068B2 (ja) 半導体装置及び半導体回路
CN112447824B (zh) 半导体装置及半导体模块
CN115117161A (zh) 半导体装置
CN114267731A (zh) 半导体装置以及半导体电路
JP7387562B2 (ja) 半導体素子および半導体装置
US11437503B2 (en) Semiconductor device
US20240097013A1 (en) Semiconductor device
JP2022164607A (ja) 半導体装置
CN117690960A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant