CN112420776A - 制造显示设备的方法 - Google Patents

制造显示设备的方法 Download PDF

Info

Publication number
CN112420776A
CN112420776A CN202010837918.7A CN202010837918A CN112420776A CN 112420776 A CN112420776 A CN 112420776A CN 202010837918 A CN202010837918 A CN 202010837918A CN 112420776 A CN112420776 A CN 112420776A
Authority
CN
China
Prior art keywords
pattern
area
forming
layer
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010837918.7A
Other languages
English (en)
Inventor
朴种熙
金真锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112420776A publication Critical patent/CN112420776A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开涉及一种制造显示设备的方法，所述方法包括：在基体基底上形成第一导电层，所述基体基底包括面板区域和设置为接近于所述面板区域的裕度区域，所述裕度区域包括虚设图案区域；在所述第一导电层上形成光致抗蚀剂层；通过曝光和显影所述光致抗蚀剂层形成光致抗蚀剂图案；通过使用所述光致抗蚀剂图案蚀刻所述第一导电层来形成第一导电图案；以及去除所述光致抗蚀剂图案。所述形成所述第一导电图案包括：在所述面板区域中形成第一像素电路图案；和在所述裕度区域的所述虚设图案区域中形成虚设图案。其中未形成所述虚设图案的部分相对于所述虚设图案区域的开口率为大约30％或更大。

Description

制造显示设备的方法
技术领域
实施例涉及制造在裕度区域中具有虚设图案的显示设备的方法。
背景技术
正在制造轻质且小型的显示设备。以往，由于性能和有竞争力的价格，一直在使用阴极射线管(CRT)显示设备。然而，CRT显示设备在尺寸和便携性方面具有劣势。因此，诸如等离子体显示设备、液晶显示设备和有机发光显示设备的显示设备已经由于其小尺寸、轻质和低功耗而受到高度重视。
在制造显示设备中，在包括面板区域和可围绕面板区域的裕度区域的母基底上形成多个导电层和绝缘层之后，将裕度区域与面板区域切开，使得面板区域可以与母基底分离。在裕度区域中可以形成各种图案。为改善显示设备的质量，需要改善裕度区域的设计。
将理解的是，本背景技术部分旨在部分地提供用于理解技术的有用的背景。然而，本背景技术部分还可以包括不作为在本文中公开的主题的相应有效申请日之前由相关领域的技术人员已知或理解的一部分的思想、构思或认知。
发明内容
提供了一种用于制造显示设备的方法以改善显示质量的实施例。
根据实施例，制造显示设备的方法可以包括：在基体基底上形成第一导电层，所述基体基底包括面板区域和设置为接近于所述面板区域的裕度区域(或称作外围区域)，所述裕度区域包括虚设图案区域；在所述第一导电层上形成光致抗蚀剂层；通过曝光和显影所述光致抗蚀剂层形成光致抗蚀剂图案；通过使用所述光致抗蚀剂图案蚀刻所述第一导电层来形成第一导电图案；以及去除所述光致抗蚀剂图案。所述形成所述第一导电图案包括：在所述面板区域中形成第一像素电路图案；和在所述裕度区域的所述虚设图案区域中形成虚设图案。其中未形成所述虚设图案的部分相对于所述虚设图案区域的开口率为大约30％或更大。
在实施例中，所述虚设图案区域的所述开口率可以为大约60％或更小。
在实施例中，所述虚设图案可以具有重复的图案，并且所述虚设图案相对于所述虚设图案区域均匀地形成。
在实施例中，所述虚设图案可以具有其中多个矩形沿着第一方向和垂直于所述第一方向的第二方向布置的形状。
在实施例中，所述虚设图案的相邻矩形之间的距离可以大于大约20μm(微米)。
在实施例中，所述裕度区域可以包括虚设有源区域。所述方法还可以包括形成有源层，所述有源层包括位于所述面板区域中的薄膜晶体管的有源图案和位于所述虚设有源区域中的虚设有源图案。
在实施例中，所述虚设有源区域可以位于所述面板区域和所述虚设图案区域之间。
在实施例中，所述裕度区域可以包括位于所述基体基底的边缘处的边缘区域。所述虚设图案区域可以位于所述边缘区域和所述面板区域之间，并且所述第一导电图案可以不被形成在所述边缘区域中。
在实施例中，所述形成所述第一导电图案可以包括使用有机酸蚀刻剂湿式蚀刻所述第一导电层。
在实施例中，所述形成所述第一导电图案的所述第一像素电路图案可以包括形成薄膜晶体管的栅电极或者源电极和漏电极。
在实施例中，所述第一导电层可以包括金、银、铝、铂、镍、钛、钯、镁、钙、锂、铬、钽、钼、钪、钕、铱、含铝的合金、氮化铝、含银的合金、钨、氮化钨、含铜的合金、含钼的合金、氮化钛、氮化钽、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓和氧化铟锌中的至少一种。
在实施例中，所述形成所述第一导电图案的所述第一像素电路图案可以包括形成电连接到薄膜晶体管的像素电极。
在实施例中，所述形成所述第一导电层可以包括：形成含银(Ag)的层。
在实施例中，所述形成所述第一导电层可以包括：形成包括至少一种氧化铟锡的层；和形成包括至少一种银(Ag)的层。
在实施例中，所述方法还可以包括：在所述像素电极上形成发光层和相对电极。
在实施例中，所述方法还可以包括：在所述第一导电图案上形成绝缘层；和在所述绝缘层上形成第二导电图案。
在实施例中，所述形成所述第二导电图案可以包括：在所述面板区域中形成第二像素电路图案；和在所述裕度区域的所述虚设图案区域中形成第二虚设图案。
在实施例中，所述方法还可以包括：切割所述基体基底的所述裕度区域以将所述裕度区域与所述面板区域分离。
根据实施例，制造显示设备的方法可以包括：在面板区域中在基体基底上形成薄膜晶体管，所述基体基底包括所述面板区域和设置为接近于所述面板区域的裕度区域；在其上形成有所述薄膜晶体管的所述基体基底上形成导电层；使所述导电层图案化以在所述裕度区域中形成虚设图案并在所述面板区域中形成电连接到所述薄膜晶体管的像素电极；在所述像素电极上形成发光层和相对电极；以及切割所述基体基底的所述裕度区域以将所述裕度区域与所述面板区域分离。
在实施例中，所述形成所述导电层可以包括形成含银(Ag)的层。
在实施例中，所述使所述导电层图案化可以包括：在所述导电层上形成光致抗蚀剂层；通过曝光和显影所述光致抗蚀剂层形成光致抗蚀剂图案；以及通过使用所述光致抗蚀剂图案蚀刻所述导电层来形成所述像素电极和所述虚设图案。
在实施例中，所述蚀刻所述导电层可以包括使用有机酸类蚀刻溶液湿式蚀刻所述导电层。
根据实施例，在虚设图案区域中可以形成虚设图案。其中未形成所述虚设图案的部分相对于所述虚设图案区域的开口率可以为大约30％或更大。在使所述光致抗蚀剂层显影的情况下，所述虚设图案可以减轻负载效应。由于其中形成有所述虚设图案的所述虚设图案区域的开口率为大约30％或更大，因此甚至可以使用诸如有机酸蚀刻剂的低偏斜蚀刻剂来制造具有优异品质且没有残余物的显示设备。
将理解的是，前述一般性描述和下述细节描述两者均是示例性和说明性的，并且旨在提供对所要求保护的本公开的进一步说明。
附图说明
将参照附图详细地描述实施例，在附图中：
图1是在根据实施例的制造显示设备的方法中的母基底的示意性平面图；
图2是示出可以包括图1的母基底的裕度区域的一部分的部分A的局部放大示意性平面图；
图3A至图3E是示出根据实施例的制造显示设备的方法的示意性截面图；
图4A至图4C是示出在根据实施例的制造显示设备的方法中的在母基底的裕度区域的虚设图案区域中的虚设图案的实施例的局部放大示意性平面图；
图5是示意性地示出根据实施例的制造显示设备的方法的流程图；
图6A和图6B是示出其中在根据比较示例的显示设备的虚设图案区域中发生缺陷的状态的照片。
具体实施方式
在下文中，将参照附图详细说明实施例。
在附图中，为了清楚和易于其描述起见，可以放大元件的尺寸和厚度。然而，本公开不限于所示出的尺寸和厚度。
除非上下文另外明确指出，否则单数形式“一个”、“一种”和“所述(该)”也意图包括复数形式。为了其含义和解释的目的，术语“和/或”意图包括术语“和”与“或”的任意组合。例如，“A和/或B”可以理解为是指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的方式使用，并且可以理解为等同于“和/或”。
为了其含义和解释的目的，短语“……中的至少一个(种)”意图包括“从……的组中选择的至少一个(种)”的含义。例如，“A和B中的至少一个(种)”可以被理解为是指“A、B或者A和B”。
考虑到讨论中的测量和与特定量的测量相关的误差(即，测量系统的局限性)，如本文中所使用的“大约”或“近似”包括陈述值，并且意指在由本领域普通技术人员确定的特定值的可接受的偏差范围内。例如，“大约”可以指在一个或多个标准偏差内，或者在陈述值的±30％、±20％、±10％或±5％以内。
所描述的各个操作可以是在实施例中出现的顺序，但是在不同的实施例中可以是不同的顺序。正如其他特征那样，一个操作可以在不同的实施例中进行组合，并且一个操作可以在另一实施例中进行分离。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员所通常理解的相同的含义。将进一步理解的是，除非说明书中明确地定义，否则诸如在通用词典中定义的术语的术语应当被解释为具有与它们在相关领域的背景中的含义相一致的含义，而将不以理想化的或过于形式化的含义来解释所述术语。
图1是在根据实施例的制造显示设备的方法中的母基底的示意性平面图。
参照图1，母基底1可以包括面板区域20和裕度区域10。
面板区域20可以包括显示区域和非显示区域。在显示区域中，在基体基底上可以形成栅极线、与栅极线交叉的数据线、电连接到栅极线和数据线的薄膜晶体管和像素电极。像素PX可以以矩阵的形式布置，并且可以在显示区域中显示图像。在非显示区域中可以形成焊盘以及驱动电路，焊盘可以向栅极线和数据线提供驱动信号。
在显示设备是有机发光显示设备的情况下，在面板区域20中还可以形成发光结构等。在显示设备是液晶显示设备的情况下，在面板区域20可以与母基底1分离之后，还可以形成液晶层等。
在实施例中，在一个母基底(母玻璃)1中可以形成一个面板区域20。然而，如图1中所示，在一个母基底1中可以形成与多个显示设备对应的多个面板区域20。母基底1可以具有大于一个面板区域20的尺寸。如图1中所示，在一个母基底1中可以形成两个面板区域20，但是本公开不限于此。例如，在一个母基底上可以形成与可以是相同型号的多个显示设备对应的多个面板区域。作为另一示例，在一个母基底上可以形成与一个或多个不同型号的显示设备对应的不同数量的面板区域。
裕度区域10可以设置为相邻于或接近于面板区域20。例如，裕度区域10可以围绕面板区域20。由于面板区域20通过切割工艺等与母基底1分离，因此裕度区域10可以是不保留在最终产品的显示设备中的区域。
由于制造显示设备的工艺的必要性，在裕度区域10中可以形成各种图案。稍后将参照图2进行其详细描述。
根据制造显示设备的方法，可以制备包括基体基底的母基底1，并且可以在面板区域20和裕度区域10上依次沉积有源层或金属层和光致抗蚀剂层。光致抗蚀剂层可以被曝光并显影，以形成光致抗蚀剂图案。可以通过使用光致抗蚀剂图案作为蚀刻阻挡件(etchbarrier)使有源层或金属层图案化来制造显示设备。
在蚀刻母基底1的金属层的工艺中，通过将母基底1(例如，整个母基底1)浸入包含蚀刻剂的容器中的浸渍方法或者使用喷涂装置将蚀刻液(例如，从母基底1上方)喷涂在母基底1上的喷涂方法，可以去除金属层。
图2是示出可以包括图1的母基底的裕度区域的一部分的部分A的局部放大示意性平面图。
参照图1和图2，裕度区域10可以包括边缘区域11、虚设图案区域12和虚设有源区域13。
虚设有源区域13可以设置为相邻于面板区域20。边缘区域11可以设置在母基底1的边缘(或最外边缘)处。虚设图案区域12可以设置在虚设有源区域13和边缘区域11之间。
在虚设有源区域13中，可以形成虚设薄膜晶体管DTFT。虚设薄膜晶体管DTFT可以形成为检查面板区域20中的薄膜晶体管的特性。
边缘区域11可以是母基底1的最外边缘部分，并且在边缘区域11中可以不形成金属图案或有源图案。
在虚设图案区域12中，可以形成虚设图案DP。虚设图案DP作为导电层可以包括第一虚设图案DP1、第二虚设图案DP2和第三虚设图案DP3(例如，参见图3E)。
为防止在面板区域20和裕度区域10之间的光刻工艺的CD(临界尺寸)的偏差，可以形成虚设图案DP。
例如，在光致抗蚀剂显影工艺中，由于溶解在显影剂中的光致抗蚀剂的量，显影剂的浓度在面板区域20和裕度区域10之间可能是不均匀的。通过考虑到这种不均匀性的定位，能够防止发生不均匀的蚀刻。
由于虚设图案DP可以设置在设置于虚设有源区域13和边缘区域11之间的虚设图案区域12中，因此在边缘区域11中的光致抗蚀剂层的显影期间，可以减轻负载效应以减小边缘区域11对面板区域20和虚设有源区域13的影响。
在实施例中，在虚设图案区域12中可以形成具有大约30％或更大的开口率的虚设图案DP。开口率可以指其中可以未形成虚设图案DP的区域相对于虚设图案区域12的比率。例如，虚设图案DP可以形成为在虚设图案区域12中具有大约70％或更小的面积。虚设图案区域12可以具有其中多个矩形可以沿着第一方向D1和垂直于第一方向D1的第二方向D2布置的形状。
考虑到虚设图案DP的作用，在实施例中，虚设图案DP可以形成为在虚设图案区域12中具有大约30％至大约60％的开口率。
在虚设图案区域12的开口率小于大约30％的情况下，其中未形成虚设图案DP的部分(即，矩形之间的空间)可能太窄，使得可能微小地形成光致抗蚀剂图案的间隔。因此，可能无法执行充分的蚀刻，并且可能存在残余物，这可能影响后续的工艺。例如，在诸如有机酸类蚀刻溶液的低偏斜蚀刻剂的情况下，这种问题可能更严重。
在开口率大于大约60％的情况下，在虚设图案区域12中通过显影剂熔化的光致抗蚀剂的量可能增加。在使光致抗蚀剂层显影时，虚设图案DP的减轻负载效应的功能可能降低。
图3A至图3E是示出根据实施例的制造显示设备的方法的示意性截面图。
参照图3A，可以在基体基底100上形成缓冲层110。
基体基底100可以由透明的或不透明的材料制成。例如，基体基底100可以是石英基底、合成石英基底、氟化钙基底、氟掺杂石英基底、钠钙玻璃基底、无碱非碱玻璃基底或它们的组合。在另一实施例中，基体基底100可以由透明树脂基底制成。可用于基体基底100的透明树脂基底的示例可以是聚酰亚胺基底。
基体基底100可以包括面板区域20和裕度区域10。面板区域20可以包括显示区域和非显示区域。裕度区域10可以设置为接近于(或围绕)面板区域20，且由于面板区域20可以通过切割工艺等与母基底1分离，因此裕度区域10可以是不保留在最终产品的显示设备中的区域。裕度区域10可以包括边缘区域11、虚设图案区域12和虚设有源区域13。
虚设有源区域13可以设置为与面板区域20相邻。边缘区域11可以设置在母基底1的边缘(或最外边缘)处。虚设图案区域12可以设置在虚设有源区域13和边缘区域11之间。边缘区域11可以是母基底1的最外边缘部分。
缓冲层110可以防止金属原子或杂质从基体基底100扩散到有源图案(稍后描述)中。缓冲层110可以在结晶化工艺期间控制传热速率，以形成有源图案，从而获得可以基本上均匀的有源图案。
在缓冲层110上可以形成有源层。有源层可以包括在面板区域20中的薄膜晶体管的有源图案ACT以及在虚设有源区域13中的虚设有源图案DACT。
参照图3B，在其上可以形成有源层的缓冲层110上可以形成第一绝缘层120。第一绝缘层120可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层120可以包括无机绝缘材料，诸如，硅化合物(诸如，氧化硅和氮化硅)或金属氧化物或者它们的组合。第一绝缘层120可以由各个层形成。根据构成材料，第一绝缘层120可以使用化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体-化学气相沉积工艺或印刷工艺等形成。
在第一绝缘层120上可以形成栅极导电层。栅极导电层可以包括在面板区域20中的栅电极GE、在虚设有源区域13中的虚设栅电极DGE以及在虚设图案区域12中的第一虚设图案DP1。
例如，在第一绝缘层120上可以形成导电层。导电层可以包括金、银、铝、铂、镍、钛、钯、镁、钙、锂、铬、钽、钼、钪、钕、铱、含铝的合金、氮化铝、含银的合金、钨、氮化钨、含铜的合金、含钼的合金、氮化钛、氮化钽、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓和氧化铟锌中的至少一种。导电层可以使用印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺或原子层沉积(ALD)工艺等形成。
在导电层上可以形成光致抗蚀剂层。可以使用掩模对光致抗蚀剂层曝光和显影以形成光致抗蚀剂图案PR。可以通过使用光致抗蚀剂图案PR作为蚀刻阻挡件来蚀刻导电层，以形成栅极导电层。可以通过剥离工艺去除光致抗蚀剂图案PR。
由于虚设图案区域12的开口率可以为大约30％或更大，因此即使在使用诸如有机酸类蚀刻溶液的低偏斜蚀刻剂的情况下，也可以执行充分的蚀刻，使得不存在残余物。因此，即使在通过剥离工艺去除光致抗蚀剂图案PR的情况下，也不会残留工艺残余物。
通过虚设图案区域12的第一虚设图案DPl，在边缘区域11中的光致抗蚀剂层的显影期间，可以减轻负载效应以减小边缘区域11对面板区域20和虚设有源区域13的影响。
参照图3C，在其上可以形成栅极导电层的第一绝缘层120上可以形成第二绝缘层130。
第二绝缘层130可以包括无机绝缘材料或有机绝缘材料。例如，第二绝缘层130可以包括无机绝缘材料，诸如，硅化合物(诸如，氧化硅和氮化硅)或者金属氧化物。第二绝缘层130可以由各个层形成。根据构成材料，第二绝缘层130可以使用化学气相沉积工艺、旋涂工艺、等离子体增强化学气相沉积工艺、溅射工艺、真空沉积工艺、高密度等离子体-化学气相沉积工艺或印刷工艺等形成。
在第二绝缘层130上可以形成源极漏极导电层。源极漏极导电层可以包括在面板区域20中的源电极SE和漏电极DE、在虚设有源区域13中的虚设源电极DSE和虚设漏电极DDE以及在虚设图案区域12中的第二虚设图案DP2。
例如，在第二绝缘层130上可以形成导电层。导电层可以包括金、银、铝、铂、镍、钛、钯、镁、钙、锂、铬、钽、钼、钪、钕、铱、含铝的合金、氮化铝、含银的合金、钨、氮化钨、含铜的合金、含钼的合金、氮化钛、氮化钽、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓和氧化铟锌中的至少一种。导电层可以使用印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺或原子层沉积(ALD)工艺等形成。
导电层可以由各个层形成。例如，导电层可以包括钛层、铝层、钛层(Ti/Al/Ti)或它们的组合。
在导电层上可以形成光致抗蚀剂层。可以使用掩模对光致抗蚀剂层曝光和显影以形成光致抗蚀剂图案PR。可以通过使用光致抗蚀剂图案PR作为蚀刻阻挡件来蚀刻导电层，以形成源极漏极导电层。可以通过剥离工艺等去除光致抗蚀剂图案PR。
由于虚设图案区域12的开口率可以为大约30％或更大，因此即使在使用诸如有机酸类蚀刻溶液的低偏斜蚀刻剂的情况下，也可以执行充分的蚀刻，使得不存在残余物。因此，即使在通过剥离工艺去除光致抗蚀剂图案PR的情况下，也不会残留工艺残余物。
通过虚设图案区域12的第二虚设图案DP2，在边缘区域11中的光致抗蚀剂层的显影期间，可以减轻负载效应以减小边缘区域11对面板区域20和虚设有源区域13的影响。
在面板区域20中的有源图案ACT、栅电极GE、源电极SE和漏电极DE可以被包括在薄膜晶体管TFT中。在虚设有源区域13中的虚设有源图案DACT、虚设栅电极DGE、虚设源电极DSE和虚设漏电极DDE可以被包括在虚设薄膜晶体管DTFT中。
参照图3D，在其上可以形成源极漏极导电层的第二绝缘层130上可以形成第三绝缘层140。第三绝缘层140可以具有单层结构。在另一实施例中，第三绝缘层140可以具有包括至少两个绝缘层的多层结构。第三绝缘层140可以使用诸如光致抗蚀剂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或硅氧烷类树脂的有机材料形成。根据其他实施例，第三绝缘层140可以使用诸如硅化合物、金属或金属氧化物等无机材料形成。
在第三绝缘层140上可以形成像素导电层。像素导电层可以包括在面板区域20中的像素电极PE以及在虚设图案区域12中的第三虚设图案DP3。
例如，在第三绝缘层140上可以形成导电层。导电层可以包括金、银、铝、铂、镍、钛、钯、镁、钙、锂、铬、钽、钼、钪、钕、铱、含铝的合金、氮化铝、含银的合金、钨、氮化钨、含铜的合金、含钼的合金、氮化钛、氮化钽、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓和氧化铟锌中的至少一种。导电层可以使用印刷工艺、溅射工艺、化学气相沉积工艺、脉冲激光沉积(PLD)工艺、真空沉积工艺或原子层沉积(ALD)工艺等形成。
导电层可以由各个层形成。例如，导电层可以包括银层和氧化铟锡层(Ag/ITO或ITO/Ag)，或者可以包括氧化铟锡层、银层和氧化铟锡层(ITO/Ag/ITO)。
在导电层上可以形成光致抗蚀剂层。可以使用掩模对光致抗蚀剂层曝光和显影以形成光致抗蚀剂图案PR。可以通过使用光致抗蚀剂图案PR作为蚀刻阻挡件来蚀刻导电层，以形成像素导电层。可以通过剥离工艺去除光致抗蚀剂图案PR。
由于虚设图案区域12的开口率可以为大约30％或更大，因此即使在使用诸如有机酸类蚀刻溶液的低偏斜蚀刻剂的情况下，也可以执行充分的蚀刻，使得不存在残余物。即使在通过剥离工艺去除光致抗蚀剂图案PR的情况下，也可以不残留工艺残余物。例如，在导电层包括银(Ag)的情况下，作为残余物的银颗粒(Ag颗粒)可能影响后续的工艺，从而降低显示质量。然而，虚设图案区域12的大约30％或更大的开口率可以解决这种问题。
通过虚设图案区域12的第三虚设图案DP3，在边缘区域11中的光致抗蚀剂层的显影期间，可以减轻负载效应以减小边缘区域11对面板区域20的影响。
参照图3E，在其上可以形成像素导电层的第三绝缘层140上可以形成像素限定层PDL。
在其上可以设置像素电极PE的第三绝缘层140上可以形成像素限定层PDL。像素限定层PDL可以使用有机材料或无机材料等形成。例如，像素限定层PDL可以使用光致抗蚀剂、聚丙烯酸酯树脂、聚酰亚胺树脂、丙烯酸树脂或硅化合物等形成。
根据实施例，可以蚀刻像素限定层PDL以形成部分地暴露像素电极PE的开口。显示设备的发射区域和非发射区域可以通过像素限定层PDL的开口来限定。例如，其中像素限定层PDL的开口可以定位的部分可以对应于发射区域，并且非发射区域可以对应于与像素限定层PDL的开口相邻的部分。
在通过像素限定层PDL的开口暴露的像素电极PE上可以设置发光层LEL。发光层LEL可以在像素限定层PDL的开口的侧壁上延伸。在一些实施例中，发光层LEL可以包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)、电子注入层(EIL)等。在一些实施例中，除了有机发射层之外，可以共同形成空穴注入层、空穴传输层、电子传输层和电子注入层以对应于多个像素。在一些实施例中，可以根据显示设备的彩色像素使用发光材料来形成有机发光层，所述发光材料用于生成诸如红色、绿色和蓝色的不同颜色的光。在一些实施例中，发光层LEL的有机发光层可以包括用于生成诸如红色、绿色和蓝色的不同颜色的光的堆叠的发光材料，从而发射白光。可以共同形成发光层LEL的元件以对应于多个像素，并且每个像素可以通过滤色器层划分。
在像素限定层PDL和发光层LEL上可以设置相对电极CE。根据显示设备的发射类型，相对电极CE可以包括透射材料或反射材料。例如，相对电极CE可以使用铝、含铝的合金、氮化铝、银、含银的合金、钨、氮化钨、铜、含铜的合金、镍、含镍的合金、铬、氮化铬、钼、含钼的合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓、氧化铟锌或它们的组合形成。在一些实施例中，相对电极CE也可以具有单层结构或多层结构，其可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜。
像素电极PE、发光层LEL和相对电极CE可以形成发光结构。
在发光结构上可以设置薄膜封装层TFE。薄膜封装层TFE可以防止湿气和氧从外部渗入。薄膜封装层TFE可以包括至少一个有机层和至少一个无机层。至少一个有机层和至少一个无机层可以彼此交替地堆叠。在实施例中，薄膜封装层TFE可以包括第一无机层、第二无机层以及介于第一无机层和第二无机层之间的有机层。在另一实施例中，可以提供密封基底而不是薄膜封装层，以阻止外部空气和湿气渗入到显示设备中。
可以切割基体基底100的裕度区域10以将裕度区域10与面板区域20分离，以便制造与面板区域20对应的显示设备。
图4A至图4C是示出在根据实施例的制造显示设备的方法中的在母基底的裕度区域的虚设图案区域中的虚设图案DP的实施例的局部放大示意性平面图。
参照图4A，虚设图案DP可以具有其中多个矩形可以沿着第一方向D1和垂直于第一方向D1的第二方向D2布置的形状。每个矩形可以包括沿着第一方向D1和第二方向D2延伸的边。虚设图案的相邻矩形之间的距离可以为20μm(微米)或更大。
参照图4B，虚设图案DP可以沿着第一方向D1和垂直于第一方向D1的第二方向D2重复地布置。例如，虚设图案DP可以具有与对应于多个像素的像素电极的形状相同的图案。
参照图4C，虚设图案DP可以具有其中多个矩形可以沿着第一方向D1和垂直于第一方向D1的第二方向D2交替地布置的形状。
图4A至图4C示出了虚设图案DP的形状的一些示例，但是本公开不限于此。虚设图案DP可以具有在虚设图案区域中具有大约30％或更大的开口率的各种形状。
图5是示意性地示出根据实施例的制造显示设备的方法的流程图。
参照图5，制造显示设备的方法可以包括：在基体基底上形成第一导电层(S100)、在第一导电层上形成光致抗蚀剂层(S200)、曝光和显影光致抗蚀剂层以形成光致抗蚀剂图案(S300)、蚀刻第一导电层以形成第一导电图案(S400)以及去除光致抗蚀剂图案(S500)。
在基体基底上形成第一导电层(S100)中，可以在包括面板区域和围绕面板区域的裕度区域的基体基底上形成第一导电层。裕度区域可以包括虚设图案区域和虚设有源区域。
在第一导电层上形成光致抗蚀剂层(S200)中，可以在第一导电层上形成光致抗蚀剂层。
在曝光和显影光致抗蚀剂层以形成光致抗蚀剂图案(S300)中，可以曝光和显影光致抗蚀剂层以形成光致抗蚀剂图案。
在蚀刻第一导电层以形成第一导电图案(S400)中，可以使用光致抗蚀剂图案作为蚀刻阻挡件来蚀刻第一导电层，以在面板区域中形成包括第一像素电路图案的第一导电图案以及在裕度区域中形成虚设图案。可以使用光致抗蚀剂图案作为蚀刻阻挡件来蚀刻第一导电层，以在面板区域中形成包括第一像素电路图案的第一导电图案以及在裕度区域中形成虚设图案。可以使用有机酸蚀刻剂湿式蚀刻第一导电层。第一导电图案的第一像素电路图案可以包括薄膜晶体管的栅电极或者源电极和漏电极。第一导电图案的第一像素电路图案可以包括电连接到薄膜晶体管的像素电极。
在虚设图案区域中可以形成虚设图案。开口率可以为大约30％或更大，该开口率可以是其中未形成虚设图案的部分相对于虚设图案区域的比率。虚设图案区域的开口率可以为大约60％或更小。虚设图案可以具有重复的图案，并且可以相对于整个虚设图案区域均匀地形成。虚设图案可以具有其中多个矩形可以沿着第一方向和垂直于第一方向的第二方向布置的形状。虚设图案的相邻矩形之间的距离可以大于大约20μm(微米)。
在去除光致抗蚀剂图案(S500)中，可以通过剥离工艺等去除光致抗蚀剂图案。
制造显示设备的方法还可以包括在基体基底上形成有源层，该有源层可以包括位于面板区域中的薄膜晶体管的有源图案以及位于虚设有源区域中的虚设有源图案。
制造显示设备的方法还可以包括在像素电极上形成发光层和相对电极。
制造显示设备的方法还可以包括在第一绝缘图案上形成绝缘层以及在绝缘层上形成第二导电图案。第二导电图案可以包括形成在面板区域中的第二像素电路图案以及形成在裕度区域的虚设图案区域中的第二虚设图案。
制造显示设备的方法还可以包括切割基体基底的裕度区域以将裕度区域与面板区域分离。
图6A和图6B是示出其中在根据比较示例的显示设备的虚设图案区域中发生缺陷的状态的照片。
参照图2、图6A和图6B，图6A和图6B分别示出了虚设图案区域12的13.9％和20％的开口率的情况。图6A和图6B各自包括虚设图案DP的角部的放大照片和电子显微镜照片。
在开口率大于大约30％的情况下，可以确认未发生故障。如图6A和图6B中所示，在开口率小于大约30％的情况下，可能发生图案缺陷，可能形成残余物，并且残余物可能影响后续的工艺，使得可能降低显示设备的质量。
如上所述，在虚设图案区域12的开口率小于大约30％的情况下，其中可以未形成虚设图案的部分(例如，矩形之间的间隔)可能太窄，使得可能微小地形成光致抗蚀剂图案的间隔。因此，可能无法执行充分的蚀刻，并且可能存在残余物，这可能影响后续的工艺。
在开口率大于大约60％的情况下，在虚设图案区域中通过显影剂熔化的光致抗蚀剂的量可能增加。在使光致抗蚀剂层显影时，虚设图案的减轻负载效应的功能可能降低。
本文中的技术可以应用于有机发光显示设备和包括有机发光显示设备的各种电子装置。例如，该技术可以应用于移动电话、智能电话、视频电话、智能平板计算机、智能手表、平板PC、汽车导航系统、电视机、计算机监视器和笔记本式计算机等。
前述内容是对实施例的举例说明，且不被解释为对实施例的限制。尽管已经描述了实施例，但是本领域技术人员可以理解的是，在实质上不脱离本公开的新颖性教导和优点的情况下，可以进行各种修改。因此，所有这样的修改旨在被包括在如在本公开及其等同物中要求保护的本公开的范围内。

Claims (18)

1.一种制造显示设备的方法，其中，所述方法包括：
在基体基底上形成第一导电层，所述基体基底包括面板区域和设置为接近于所述面板区域的裕度区域，所述裕度区域包括虚设图案区域；
在所述第一导电层上形成光致抗蚀剂层；
通过曝光和显影所述光致抗蚀剂层形成光致抗蚀剂图案；
通过使用所述光致抗蚀剂图案蚀刻所述第一导电层来形成第一导电图案，所述形成所述第一导电图案包括：
在所述面板区域中形成第一像素电路图案；和
在所述裕度区域的所述虚设图案区域中形成虚设图案；以及去除所述光致抗蚀剂图案，
其中，其中未形成所述虚设图案的部分相对于所述虚设图案区域的开口率为30％或更大。
2.根据权利要求1所述的方法，其中，所述虚设图案区域的所述开口率为60％或更小。
3.根据权利要求1所述的方法，其中，所述虚设图案具有重复的图案，并且所述虚设图案相对于所述虚设图案区域均匀地形成。
4.根据权利要求1所述的方法，其中，所述虚设图案具有其中多个矩形沿着第一方向和垂直于所述第一方向的第二方向布置的形状。
5.根据权利要求4所述的方法，其中，所述虚设图案的相邻矩形之间的距离大于20微米。
6.根据权利要求1所述的方法，其中，所述裕度区域包括虚设有源区域，所述方法还包括：
形成有源层，所述有源层包括位于所述面板区域中的薄膜晶体管的有源图案和位于所述虚设有源区域中的虚设有源图案。
7.根据权利要求6所述的方法，其中，所述虚设有源区域位于所述面板区域和所述虚设图案区域之间。
8.根据权利要求1所述的方法，其中，
所述裕度区域包括位于所述基体基底的边缘处的边缘区域，
所述虚设图案区域位于所述边缘区域和所述面板区域之间，以及
所述第一导电图案不被形成在所述边缘区域中。
9.根据权利要求1所述的方法，其中，所述形成所述第一导电图案包括使用有机酸蚀刻剂湿式蚀刻所述第一导电层。
10.根据权利要求1所述的方法，其中，所述形成所述第一导电图案的所述第一像素电路图案包括形成薄膜晶体管的栅电极或者源电极和漏电极。
11.根据权利要求10所述的方法，其中，所述第一导电层包括金、银、铝、铂、镍、钛、钯、镁、钙、锂、铬、钽、钼、钪、钕、铱、含铝的合金、氮化铝、含银的合金、钨、氮化钨、含铜的合金、含钼的合金、氮化钛、氮化钽、氧化锶钌、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓和氧化铟锌中的至少一种。
12.根据权利要求1所述的方法，其中，所述形成所述第一导电图案的所述第一像素电路图案包括形成电连接到薄膜晶体管的像素电极。
13.根据权利要求12所述的方法，其中，所述形成所述第一导电层包括形成含银的层。
14.根据权利要求13所述的方法，其中，所述形成所述第一导电层包括：
形成包括氧化铟锡的至少一层；和
形成包括银的至少一层。
15.根据权利要求12所述的方法，其中，所述方法还包括：
在所述像素电极上形成发光层和相对电极。
16.根据权利要求1所述的方法，其中，所述方法还包括：
在所述第一导电图案上形成绝缘层；和
在所述绝缘层上形成第二导电图案。
17.根据权利要求16所述的方法，其中，所述形成所述第二导电图案包括：
在所述面板区域中形成第二像素电路图案；和
在所述裕度区域的所述虚设图案区域中形成第二虚设图案。
18.根据权利要求1所述的方法，其中，所述方法还包括：
切割所述基体基底的所述裕度区域以将所述裕度区域与所述面板区域分离。
CN202010837918.7A 2019-08-21 2020-08-19 制造显示设备的方法 Pending CN112420776A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190102425A KR20210024286A (ko) 2019-08-21 2019-08-21 표시 장치의 제조 방법
KR10-2019-0102425 2019-08-21

Publications (1)

Publication Number Publication Date
CN112420776A true CN112420776A (zh) 2021-02-26

Family

ID=74646391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010837918.7A Pending CN112420776A (zh) 2019-08-21 2020-08-19 制造显示设备的方法

Country Status (3)

Country Link
US (2) US11227880B2 (zh)
KR (1) KR20210024286A (zh)
CN (1) CN112420776A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095265A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치
KR20220145969A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 타일형 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235415B (en) 2003-12-17 2005-07-01 Macronix Int Co Ltd Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
KR101182521B1 (ko) * 2005-10-28 2012-10-02 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP5650878B2 (ja) 2007-06-20 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2016054276A (ja) 2014-09-04 2016-04-14 株式会社東芝 半導体装置の製造方法
JP6512833B2 (ja) * 2015-01-16 2019-05-15 株式会社ジャパンディスプレイ 表示装置
KR102424168B1 (ko) * 2017-11-21 2022-07-25 삼성디스플레이 주식회사 표시 패널

Also Published As

Publication number Publication date
US11227880B2 (en) 2022-01-18
US11869903B2 (en) 2024-01-09
US20220109011A1 (en) 2022-04-07
US20210057460A1 (en) 2021-02-25
KR20210024286A (ko) 2021-03-05

Similar Documents

Publication Publication Date Title
US11348952B2 (en) Connection structure and fabrication method thereof, array substrate and fabrication method thereof
US11127763B2 (en) Display panel and manufacturing method thereof and display device
US11387261B2 (en) Array substrate and display device
US9508747B2 (en) Thin film transistor array substrate
CN109244269B (zh) 显示面板及其制造方法、显示装置
KR102659331B1 (ko) 표시 장치 및 이의 제조 방법
US9613986B2 (en) Array substrate and its manufacturing method, display device
WO2018157814A1 (zh) 触控屏的制作方法、触控屏和显示装置
WO2020173102A1 (zh) 阵列基板及其制造方法、显示面板及显示装置
US11869903B2 (en) Method of manufacturing display apparatus
US10416515B2 (en) Pixel unit, array substrate, and display device, and fabrication methods thereof
US9793366B2 (en) Array substrate, method of fabricating the same, display panel and display device
WO2019242600A1 (zh) 有机电致发光显示面板、其制作方法及显示装置
CN113097409A (zh) 显示面板、显示装置及显示面板的制作方法
KR102633093B1 (ko) 표시 장치 및 이의 제조 방법
WO2018214802A1 (zh) Oled基板及其制备方法、显示装置及其制备方法
US20220077200A1 (en) Display panel, manufacturing method thereof, and display device
US20150021608A1 (en) Array substrate and method for manufacturing the same
US20190267572A1 (en) Method for encapsulating a display panel, display panel, and display device
WO2023221782A1 (zh) 显示面板、显示面板的制作方法及显示装置
CN111129083A (zh) 显示面板的制造方法及显示面板
CN111129084A (zh) 显示面板的制造方法及显示面板
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
US11973088B2 (en) Display device having varying thickness insulating layer
KR20200047832A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination