CN112420743A - 显示面板和显示面板的制作方法 - Google Patents

显示面板和显示面板的制作方法 Download PDF

Info

Publication number
CN112420743A
CN112420743A CN202011228209.5A CN202011228209A CN112420743A CN 112420743 A CN112420743 A CN 112420743A CN 202011228209 A CN202011228209 A CN 202011228209A CN 112420743 A CN112420743 A CN 112420743A
Authority
CN
China
Prior art keywords
electrode
layer
region
doped region
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011228209.5A
Other languages
English (en)
Inventor
周星宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202011228209.5A priority Critical patent/CN112420743A/zh
Publication of CN112420743A publication Critical patent/CN112420743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示面板和制作方法，显示面板中的有源层包括第一沟道区和第二沟道区，二者间隔设置；掺杂区包括设置在第一沟道区远离第二沟道区的一侧的第一掺杂区，设置在第一沟道区和第二沟道区之间的第二掺杂区和设置在第二沟道区远离第一沟道区的一侧的第三掺杂区；间绝缘层包括与第一掺杂区相对设置的第一通孔，与第二掺杂区相对设置的第二通孔和与第三掺杂区相对设置的第三通孔；第一电极层包括与第一掺杂区电性连接的第一电极，与第二掺杂区电性连接的第二电极，以及与第三掺杂区电性连接的第三电极。该方案提高了显示面板的空间利用率。

Description

显示面板和显示面板的制作方法
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板和显示面板的制作方法。
背景技术
随着显示技术的发展，具有大尺寸的显示面板越来越受人们的欢迎。
现有的大尺寸显示面板中，一般采用3T1C的像素驱动电路，即包括3个TFT和1个电容C。每个TFT的源极和漏极各通过1个通孔连接到有源层。这样3个TFT总共需要6个通孔，来实现像素驱动电路的功能。其中，每个通孔需要占用一定空间，即造成显示面板的空间浪费。
故，有必要提供一种提高显示面板空间利用率的像素驱动电路。
发明内容
本发明的目的在于提供一种显示面板和显示面板的制作方法，可以提高显示面板的空间利用率。
本发明实施例提供了一种显示面板，其，包括：
基板；
有源层，所述有源层设置在所述基板上，所述有源层包括：
第一沟道区；
第二沟道区，所述第二沟道区与所述第一沟道区间隔设置；
掺杂区，所述掺杂区包括：
第一掺杂区，所述第一掺杂区设置在所述第一沟道区远离所述第二沟道区的一侧；
第二掺杂区，所述第二掺杂区设置在所述第一沟道区和所述第二沟道区之间；
第三掺杂区，所述第三掺杂区设置在所述第二沟道区远离所述第一沟道区的一侧；
间绝缘层，所述间绝缘层设置在所述有源层上；
电极层，所述电极层包括：
第一电极，所述第一电极与所述第一掺杂区电性连接；
第二电极，所述第二电极与所述第二掺杂区电性连接；
第三电极，所述第三电极与所述第三掺杂区电性连接。
在一实施例中，所述显示面板包括多个第一薄膜晶体管和多个第二薄膜晶体管，其中，所述第一电极为对应的第一薄膜晶体管的漏极，所述第二电极为对应的第一薄膜晶体管的源极，并且所述第二电极为对应的第二薄膜晶体管的源极，所述第三电极为对应的第二薄膜晶体管的漏极。
在一实施例中，所述间绝缘层包括：
第一通孔，所述第一通孔与所述第一掺杂区相对设置，所述第一通孔中具有导电材料；
第二通孔，所述第二通孔与所述第二掺杂区相对设置，所述第二通孔中具有导电材料；
第三通孔，所述第三通孔与所述第三掺杂区相对设置，所述第三通孔中具有导电材料；
所述第一电极通过所述第一通孔与所述第一掺杂区电性连接；
所述第二电极通过所述第二通孔与所述第二掺杂区电性连接；
所述第三电极通过所述第三通孔与所述第三掺杂区电性连接。
在一实施例中，所述显示面板还包括：
栅极绝缘层，所述栅极绝缘层设置在所述有源层上，所述栅极绝缘层包括：
第一栅极绝缘部，所述第一栅极绝缘部设置在所述第一沟道区上；
第二栅极绝缘部，所述第二栅极绝缘部设置在所述第二沟道区上；
栅极层，所述栅极层设置在所述栅极绝缘层上，所述栅极层包括：
第一栅极部，所述第一栅极部设置在所述第一栅极绝缘部上；
第二栅极部，所述第二栅极部设置在所述第二栅极绝缘部上；
其中，所述间绝缘层还设置在所述栅极层上。
在一实施例中，所述有源层还包括：
第三沟道区；
所述掺杂区还包括：第四掺杂区和第五掺杂区，所述第四掺杂区和所
述第五掺杂区分布设置在所述第三沟道区两侧；
所述电极层还包括：
第四电极，所述第四电极通过所述第四通孔与所述第四掺杂区电性连接；
第五电极，所述第五电极通过所述第五通孔与所述第五掺杂区电性连接。
在一实施例中，所述间绝缘层还包括：
第四通孔，所述第四通孔与所述第四掺杂区相对设置，所述第四通孔中具有导电材料；
第五通孔，所述第五通孔与所述第五掺杂区相对设置，所述第五通孔中具有导电材料；
所述第四电极通过所述第四通孔与所述第四掺杂区电性连接；
所述第五电极通过所述第五通孔与所述第五掺杂区电性连接。
在一实施例中，所述显示面板还包括：
遮光层，所述遮光层设置在所述基板上；
缓冲层，所述缓冲层设置在所述遮光层和所述有源层之间。
在一实施例中，所述显示面板还包括：
钝化层，所述钝化层设置在所述源/漏极层上；
平坦层，所述平坦层设置在所述钝化层上。
在一实施例中，所述钝化层和所述平坦层上具有第六通孔，所述第六通孔内具有导电材料；所述显示面板还包括：
阳极层，所述阳极层设置在所述平坦层上，所述阳极层通过所述第六通孔与所述第一源极电性连接。
本发明实施例还提供了一种显示面板的制作方法，其包括：
提供基板；
在所述基板上形成有源层，其中，所述有源层包括第一沟道区、第二沟道区和掺杂区，所述掺杂区包括：第一掺杂区、第二掺杂区和第三掺杂区；所述第二沟道区与所述第一沟道区间隔设置，所述第一掺杂区设置在所述第一沟道区远离所述第二沟道区的一侧，所述第二掺杂区设置在所述第一沟道区和所述第二沟道区之间，所述第三掺杂区设置在所述第二沟道区远离所述第一沟道区的一侧；
在所述有源层上形成间绝缘层；
在所述间绝缘层上形成电极层，所述电极层包括：第一电极、第二电极和第三电极；所述第一电极与所述第一掺杂区电性连接，所述第二电极与所述第二掺杂区电性连接，所述第三电极与所述第三掺杂区电性连接。
本发明实施例的显示面板和显示面板的制作方法，通过将第二电极同时作为两个薄膜晶体管的源极，只需一个通孔即可以实现该薄膜晶体管的源极与另一薄膜晶体管的源极电性连接，从而减少了通孔的数量，提高了显示面板的空间利用率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的显示面板的结构示意图。
图2为本发明实施例提供的显示面板的像素驱动电路示意图。
图3为本发明实施例提供的显示面板的俯视示意图。
图4为本发明实施例提供的显示面板的制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明实施例提供了一种显示面板。如图1所示，图1为本发明实施例提供的显示面板的结构示意图。该显示面板2包括：基板21、有源层22、间绝缘层23以及电极层24。以下对显示面板2的结构进行详细介绍。
基板21可以为刚性基板，也可以为柔性基板。其中，基板21可以由聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物等柔性材料组成，以提高其弯折性能。
有源层22设置在基板1上。有源层22的组成材料为半导体材料。比如IGZO(indiumgallium zinc oxide，铟镓锌氧化物)，IZTO(indium zinc tin oxide，铟锌锡氧化物)，IGZTO(indium gallium zinc tin oxide，铟镓锌锡氧化物)等金属氧化物。有源层22的厚度范围在100至1000埃米之间。
有源层22包括：第一沟道区221、第二沟道区222和掺杂区223。其中，掺杂区223中的半导体材料经过等离子处理，其电阻降低。而第一沟道区221和第二沟道区222中的半导体材料未经等离子处理。因此掺杂区223的电阻小于第一沟道区221的电阻，且掺杂区223的电阻小于第二沟道区222的电阻。
如图1所示，第二沟道区222与第一沟道区221间隔设置。掺杂区223还包括：第一掺杂区2231、第二掺杂区2232和第三掺杂区2233。
具体的，第一掺杂区2231设置在第一沟道区221远离第二沟道区222的一侧。第二掺杂区2232设置在第一沟道区221和第二沟道区222之间。第三掺杂区2233设置在第二沟道区222远离第一沟道区221的一侧。
在一实施例中，有源层22还包括：第三沟道区224。掺杂区223还包括：第四掺杂区2234和第五掺杂区2235。第四掺杂区2234和第五掺杂区2235分布设置在第三沟道区224两侧。同理的，第四掺杂区2234和第五掺杂区2235中的半导体材料经过等离子处理，二者电阻降低。第三沟道区224中的半导体材料未经等离子处理。因此，第四掺杂区2234和第五掺杂区2235的电阻均小于第三沟道区224的电阻。
间绝缘层23设置在有源层22上。间绝缘层23的组成材料可以包括硅氧化合物SiOx和/或硅氮化合物SiNx。间绝缘层23还可以是多层结构薄膜，其厚度范围可以在2000埃米至10000埃米之间。
结合图1和图3可知，间绝缘层23包括：第一通孔231、第二通孔232和第三通孔233。其中，第一通孔231与第一掺杂区2231相对设置。第二通孔232与第二掺杂区2232相对设置。第三通孔233与第三掺杂区2233相对设置。需要说明的是，第一通孔231、第二通孔232以及第三通孔233中均具有导电材料。
在一实施例中，间绝缘层23还包括：第四通孔234和第五通孔235。第四通孔234与第四掺杂区2234相对设置，第四通孔234中具有导电材料。第五通孔235与第五掺杂区2235相对设置，第五通孔235中具有导电材料。
电极层24的组成材料可以包括钼Mo，铝Al，铜Cu以及钛Ti等金属材料中的一种或多种。电极层24的厚度范围可以在2000埃米至8000埃米之间。
电极层24包括：第一电极241、第二电极242和第三电极243。其中，第一电极241与第一掺杂区2231电性连接。第二电极242与第二掺杂区2232电性连接。第三电极243与第三掺杂区2233电性连接。
具体的，第一电极241通过第一通孔231与第一掺杂区2231电性连接。第二电极242通过第二通孔232与第二掺杂区2232电性连接。第三电极243通过第三通孔233与第三掺杂区2233电性连接。
进一步的，电极层24还包括：第四电极244和第五电极245。其中，第四电极244与第四掺杂区2234电性连接。第五电极245与第五掺杂区2235电性连接。
具体的，第四电极244通过第四通孔254与第四掺杂区2234电性连接。第五电极245通过第五通孔255与第五掺杂区2235电性连接。
在一实施例中，显示面板2还包括多个第一薄膜晶体管T1和多个第二薄膜晶体管T2。结合图2所示，第一电极241可以作为对应的第一薄膜晶体管T1的漏极，第二电极242可以作为对应的第一薄膜晶体管T1的源极，并且第二电极242可以作为对应的第二薄膜晶体管T2的源极。第三电极243可以作为对应的第二薄膜晶体管T2的漏极。综上，第一薄膜晶体管T1和第二薄膜晶体管T2的源极可以只需一个第二通孔232即可以实现电性连接，减少了通孔的数量。
在一实施例中，显示面板2还包括多个第三薄膜晶体管。如图2所示，第四电极244可以作为对应的第三薄膜晶体管T3的源极，第五电极245可以作为对应的第三薄膜晶体管T3的漏极。
在一实施例中，显示面板2还包括：栅极绝缘层25和栅极层26。其中，栅极绝缘层25的组成材料可以包括硅氧化合物SiOx和/或硅氮化合物SiNx。栅极绝缘层25还可以是多层结构薄膜，其厚度范围可以在1000埃米至3000埃米之间。栅极层26的组成材料可以包括钼Mo，铝Al，铜Cu以及钛Ti等金属材料中的一种或多种。栅极层26的厚度范围可以在2000埃米至8000埃米之间。
具体的，栅极绝缘层25设置在有源层22上。栅极绝缘层25包括：第一栅极绝缘部251和第二栅极绝缘部252。其中，第一栅极绝缘部251设置在第一沟道区221上。第二栅极绝缘部252设置在第二沟道区222上。
栅极层26设置在栅极绝缘层25上栅极层26包括：第一栅极部261和第二栅极部262。其中，第一栅极部261设置在第一栅极绝缘部251上。第二栅极部262设置在第二栅极绝缘部252上。需要说明的是，在本发明实施例中，间绝缘层23还设置在栅极层26上。
在一实施例中，显示面板2还包括：遮光层27和缓冲层28。遮光层27的组成材料可以包括钼Mo，铝Al，铜Cu以及钛Ti等金属材料中的一种或多种遮光层27的厚度范围可以在500埃米至10000埃米之间。
遮光层27设置在基板21上。具体的，遮光层27与有源层22的第一沟道区221、第一掺杂区2231以及第二掺杂区2232靠近第一沟道区221的部分相对设置。缓冲层28设置在遮光层27和有源层22之间。
在一实施例中，显示面板2还包括：钝化层29和平坦层30。钝化层29的组成材料可以包括硅氧化合物SiOx和/或硅氮化合物SiNx。钝化层29还可以是多层结构薄膜，其厚度范围可以在1000埃米至5000埃米之间。平坦层30的组成材料为光阻材料，其厚度范围可以在0.5微米至2微米之间。其中钝化层29设置在电极层24上。平坦层30设置在钝化层29上。
在一实施例中，钝化层29和平坦层30上具有第六通孔A，第六通孔A内具有导电材料。显示面板2还包括：阳极层31。阳极层31设置在平坦层30上，阳极层31通过第六通孔A与第二电极242电性连接。
在一实施例中，显示面板2还包括：像素定义层32和像素电极33。像素定义层32具有开口301，开口301设置在阳极层31上。像素电极33设置在像素定义层32的开口301内。
本发明实施例提供的显示面板，通过将第二电极同时作为两个薄膜晶体管的源极，只需一个通孔即可以实现该薄膜晶体管的源极与另一薄膜晶体管的源极电性连接，从而减少了通孔的数量，提高了显示面板的空间利用率。
本发明实施例还提供了一种显示面板的制作方法，请参照图4，图4本发明实施例提供的显示面板的制作方法的流程示意图。该制作方法包括：
步骤S101，提供基板。
基板可以为刚性基板，也可以为柔性基板。其中，基板可以由聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物等柔性材料组成，以提高其弯折性能。
步骤S102，在基板上形成有源层，其中，有源层包括第一沟道区、第二沟道区和掺杂区，掺杂区包括：第一掺杂区、第二掺杂区和第三掺杂区；第二沟道区与第一沟道区间隔设置，第一掺杂区设置在第一沟道区远离第二沟道区的一侧，第二掺杂区设置在第一沟道区和第二沟道区之间，第三掺杂区设置在第二沟道区远离第一沟道区的一侧。
以下详细介绍在基板上形成有源层的具体步骤：
(A)在基板上形成半导体层。
(B)在半导体层上形成第一栅极绝缘部和第二栅极绝缘部。
(C)在第一栅极绝缘部上形成第一栅极部，且在第二栅极绝缘部上形成第二栅极部。
(D)对半导体层进行等离子处理，使半导体层形成有源层，其中，有源层包括第一沟道区、第二沟道区以及掺杂区，掺杂区包括：第一掺杂区、第二掺杂区和第三掺杂区；第一沟道区与第一栅极绝缘部相对设置，第二沟道区与第二栅极绝缘部相对设置，第二沟道区与第一沟道区间隔设置，第一掺杂区设置在第一沟道区远离第二沟道区的一侧，第二掺杂区设置在第一沟道区和第二沟道区之间，第三掺杂区设置在第二沟道区远离第一沟道区的一侧。
具体的，可以先在基板上涂布半导体材料，比如IGZO(indium gallium zincoxide，铟镓锌氧化物)，IZTO(indium zinc tin oxide，铟锌锡氧化物)，IGZTO(indiumgallium zinc tin oxide，铟镓锌锡氧化物)等金属氧化物。然后根据需求对半导体材料进行刻蚀，形成半导体层。
接着，在半导体层上形成第一栅极绝缘部和第二栅极绝缘部。其中，第一栅极绝缘部和第二栅极绝缘部的组成材料均可以包括硅氧化合物SiOx和/或硅氮化合物SiNx，还可以是多层结构薄膜，其厚度范围可以在1000埃米至3000埃米之间。
然后，在第一栅极绝缘部上形成第一栅极部，且在第二栅极绝缘部上形成第二栅极部。第一栅极部和第二栅极部的组成材料均可以包括钼Mo，铝Al，铜Cu以及钛Ti等金属材料中的一种或多种。第一栅极部和第二栅极部的厚度范围可以在2000埃米至8000埃米之间。
最后，对半导体层进行等离子处理，使半导体层形成有源层。由于部分半导体层上方有第一栅极部、第二栅极部、第一栅极绝缘部以及第二栅极绝缘部的保护，其电阻将不会发生变化，即形成第一沟道区和第二沟道区。而其余导体层上方没有结构保护，因此会形成N+导体层，即形成电阻降低的掺杂区。具体的，第一沟道区与第一栅极绝缘部相对设置，第二沟道区与第二栅极绝缘部相对设置，第二沟道区与第一沟道区间隔设置，第一掺杂区设置在第一沟道区远离第二沟道区的一侧，第二掺杂区设置在第一沟道区和第二沟道区之间，第三掺杂区设置在第二沟道区远离第一沟道区的一侧。
步骤S103，在有源层上形成间绝缘层。
间绝缘层的组成材料可以包括硅氧化合物SiOx和/或硅氮化合物SiNx。间绝缘层还可以是多层结构薄膜，其厚度范围可以在2000埃米至10000埃米之间。
在间绝缘层上制作第一通孔、第二通孔以及第三通孔，其中，第一通孔与第一掺杂区相对设置，第二通孔与第二掺杂区相对设置，第三通孔与第三掺杂区相对设置，且第一通孔、第二通孔以及第三通孔内均具有导电材料。
步骤S104，在间绝缘层上形成电极层，电极层包括：第一电极、第二电极和第三电极；第一电极与第一掺杂区电性连接，第二电极与第二掺杂区电性连接，第三电极与第三掺杂区电性连接。
电极层的组成材料可以包括钼Mo，铝Al，铜Cu以及钛Ti等金属材料中的一种或多种。电极层的厚度范围可以在2000埃米至8000埃米之间。
如图1所示，电极层24包括：第一电极241、第二电极242和第三电极243。其中，第一电极241与第一掺杂区2231电性连接。第二电极242与第二掺杂区2232电性连接。第三电极243与第三掺杂区2233电性连接。
具体的，第一电极241通过第一通孔231与第一掺杂区2231电性连接。第二电极242通过第二通孔232与第二掺杂区2232电性连接。第三电极243通过第三通孔233与第三掺杂区2233电性连接。
进一步的，电极层24还包括：第四电极244和第五电极245。其中，第四电极244与第四掺杂区2234电性连接。第五电极245与第五掺杂区2235电性连接。
具体的，第四电极244通过第四通孔254与第四掺杂区2234电性连接。第五电极245通过第五通孔255与第五掺杂区2235电性连接。
在一实施例中，显示面板2还包括多个第一薄膜晶体管T1和多个第二薄膜晶体管T2。结合图2所示，第一电极241可以作为对应的第一薄膜晶体管T1的漏极，第二电极242可以作为对应的第一薄膜晶体管T1的源极，并且第二电极242可以作为对应的第二薄膜晶体管T2的源极。第三电极243可以作为对应的第二薄膜晶体管T2的漏极。综上，第一薄膜晶体管T1和第二薄膜晶体管T2的源极可以只需一个第二通孔232即可以实现电性连接，减少了通孔的数量。
在一实施例中，显示面板2还包括多个第三薄膜晶体管。如图2所示，第四电极244可以作为对应的第三薄膜晶体管T3的源极，第五电极245可以作为对应的第三薄膜晶体管T3的漏极。
本发明实施例提供的显示面板的制作方法，通过将第二电极同时作为两个薄膜晶体管的源极，只需一个通孔即可以实现该薄膜晶体管的源极与另一薄膜晶体管的源极电性连接，从而减少了通孔的数量，提高了显示面板的空间利用率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板和显示面板的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，包括：
基板；
有源层，所述有源层设置在所述基板上，所述有源层包括：
第一沟道区；
第二沟道区，所述第二沟道区与所述第一沟道区间隔设置；
掺杂区，所述掺杂区包括：
第一掺杂区，所述第一掺杂区设置在所述第一沟道区远离所述第二沟道区的一侧；
第二掺杂区，所述第二掺杂区设置在所述第一沟道区和所述第二沟道区之间；
第三掺杂区，所述第三掺杂区设置在所述第二沟道区远离所述第一沟道区的一侧；
间绝缘层，所述间绝缘层设置在所述有源层上；
电极层，所述电极层包括：
第一电极，所述第一电极与所述第一掺杂区电性连接；
第二电极，所述第二电极与所述第二掺杂区电性连接；
第三电极，所述第三电极与所述第三掺杂区电性连接。
2.根据权利要求1所述的显示面板，其特征在于，包括多个第一薄膜晶体管和多个第二薄膜晶体管，其中，所述第一电极为对应的第一薄膜晶体管的漏极，所述第二电极为对应的第一薄膜晶体管的源极，并且所述第二电极为对应的第二薄膜晶体管的源极，所述第三电极为对应的第二薄膜晶体管的漏极。
3.根据权利要求1所述的显示面板，其特征在于，
所述间绝缘层包括：
第一通孔，所述第一通孔与所述第一掺杂区相对设置，所述第一通孔中具有导电材料；
第二通孔，所述第二通孔与所述第二掺杂区相对设置，所述第二通孔中具有导电材料；
第三通孔，所述第三通孔与所述第三掺杂区相对设置，所述第三通孔中具有导电材料；
所述第一电极通过所述第一通孔与所述第一掺杂区电性连接；
所述第二电极通过所述第二通孔与所述第二掺杂区电性连接；
所述第三电极通过所述第三通孔与所述第三掺杂区电性连接。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：栅极绝缘层，所述栅极绝缘层设置在所述有源层上，所述栅极绝缘层包括：
第一栅极绝缘部，所述第一栅极绝缘部设置在所述第一沟道区上；
第二栅极绝缘部，所述第二栅极绝缘部设置在所述第二沟道区上；
栅极层，所述栅极层设置在所述栅极绝缘层上，所述栅极层包括：
第一栅极部，所述第一栅极部设置在所述第一栅极绝缘部上；
第二栅极部，所述第二栅极部设置在所述第二栅极绝缘部上；
其中，所述间绝缘层还设置在所述栅极层上。
5.根据权利要求1所述的显示面板，其特征在于，
所述有源层还包括：
第三沟道区；
所述掺杂区还包括：第四掺杂区和第五掺杂区，所述第四掺杂区和所述第五掺杂区分布设置在所述第三沟道区两侧；
所述电极层还包括：
第四电极，所述第四电极通过所述第四通孔与所述第四掺杂区电性连接；
第五电极，所述第五电极通过所述第五通孔与所述第五掺杂区电性连接。
6.根据权利要求5所述的显示面板，其特征在于，
所述间绝缘层还包括：
第四通孔，所述第四通孔与所述第四掺杂区相对设置，所述第四通孔中具有导电材料；
第五通孔，所述第五通孔与所述第五掺杂区相对设置，所述第五通孔中具有导电材料；
所述第四电极通过所述第四通孔与所述第四掺杂区电性连接；
所述第五电极通过所述第五通孔与所述第五掺杂区电性连接。
7.根据权利要求1所述的显示面板，其特征在于，还包括：
遮光层，所述遮光层设置在所述基板上；
缓冲层，所述缓冲层设置在所述遮光层和所述有源层之间。
8.根据权利要求1所述的显示面板，其特征在于，还包括：
钝化层，所述钝化层设置在所述源/漏极层上；
平坦层，所述平坦层设置在所述钝化层上。
9.根据权利要求8所述的显示面板，其特征在于，所述钝化层和所述平坦层上具有第六通孔，所述第六通孔内具有导电材料；所述显示面板还包括：
阳极层，所述阳极层设置在所述平坦层上，所述阳极层通过所述第六通孔与所述第一源极电性连接。
10.一种显示面板的制作方法，其特征在于，包括：
提供基板；
在所述基板上形成有源层，其中，所述有源层包括第一沟道区、第二沟道区和掺杂区，所述掺杂区包括：第一掺杂区、第二掺杂区和第三掺杂区；所述第二沟道区与所述第一沟道区间隔设置，所述第一掺杂区设置在所述第一沟道区远离所述第二沟道区的一侧，所述第二掺杂区设置在所述第一沟道区和所述第二沟道区之间，所述第三掺杂区设置在所述第二沟道区远离所述第一沟道区的一侧；
在所述有源层上形成间绝缘层；
在所述间绝缘层上形成电极层，所述电极层包括：第一电极、第二电极和第三电极；所述第一电极与所述第一掺杂区电性连接，所述第二电极与所述第二掺杂区电性连接，所述第三电极与所述第三掺杂区电性连接。
CN202011228209.5A 2020-11-06 2020-11-06 显示面板和显示面板的制作方法 Pending CN112420743A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011228209.5A CN112420743A (zh) 2020-11-06 2020-11-06 显示面板和显示面板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011228209.5A CN112420743A (zh) 2020-11-06 2020-11-06 显示面板和显示面板的制作方法

Publications (1)

Publication Number Publication Date
CN112420743A true CN112420743A (zh) 2021-02-26

Family

ID=74827072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011228209.5A Pending CN112420743A (zh) 2020-11-06 2020-11-06 显示面板和显示面板的制作方法

Country Status (1)

Country Link
CN (1) CN112420743A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050063014A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN1652348A (zh) * 1998-11-25 2005-08-10 株式会社半导体能源研究所 半导体器件
CN1667840A (zh) * 2004-03-12 2005-09-14 株式会社半导体能源研究所 薄膜晶体管、半导体器件及其制造方法
CN1702879A (zh) * 2004-05-24 2005-11-30 三星Sdi株式会社 薄膜晶体管衬底和其制造方法
KR20060040327A (ko) * 2004-11-05 2006-05-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN1790723A (zh) * 2004-09-24 2006-06-21 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN107240610A (zh) * 2017-06-16 2017-10-10 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652348A (zh) * 1998-11-25 2005-08-10 株式会社半导体能源研究所 半导体器件
KR20050063014A (ko) * 2003-12-19 2005-06-28 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN1667840A (zh) * 2004-03-12 2005-09-14 株式会社半导体能源研究所 薄膜晶体管、半导体器件及其制造方法
CN1702879A (zh) * 2004-05-24 2005-11-30 三星Sdi株式会社 薄膜晶体管衬底和其制造方法
CN1790723A (zh) * 2004-09-24 2006-06-21 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
KR20060040327A (ko) * 2004-11-05 2006-05-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN107240610A (zh) * 2017-06-16 2017-10-10 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示基板及制备方法、显示装置

Similar Documents

Publication Publication Date Title
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
US10204973B2 (en) Display device and thin-film transistors substrate
CN111668242A (zh) Oled显示面板及其制备方法
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
US10381384B2 (en) Array substrate, method for manufacturing array substrate, display panel and display device
US20220059639A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
JP2021500588A (ja) アレイ基板、表示装置およびアレイ基板の製造方法
CN111755462B (zh) 阵列基板及其制造方法
CN111785758A (zh) 显示面板及显示装置
CN112635534A (zh) 显示面板、显示装置和显示面板的制作方法
KR102102903B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법
US20240038864A1 (en) Thin film transistor, manufacturing method thereof, and display panel
CN112420743A (zh) 显示面板和显示面板的制作方法
US20240030240A1 (en) Driver board, display panel
CN214477474U (zh) 一种薄膜晶体管
CN114649349A (zh) 显示基板及其制作方法、显示面板
CN112582342B (zh) 阵列基板的制作方法
CN105785635A (zh) 半反半透式阵列基板、制作方法、显示面板和显示装置
CN111710301A (zh) 一种显示面板及其制备方法和修复方法、显示装置
CN111048526A (zh) 阵列基板及其制备方法、显示面板
CN212725312U (zh) 显示面板及显示装置
CN115842024A (zh) 一种驱动背板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226