CN115842024A - 一种驱动背板及其制备方法、显示装置 - Google Patents
一种驱动背板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN115842024A CN115842024A CN202110950804.8A CN202110950804A CN115842024A CN 115842024 A CN115842024 A CN 115842024A CN 202110950804 A CN202110950804 A CN 202110950804A CN 115842024 A CN115842024 A CN 115842024A
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulating layer
- active layer
- gate electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开实施例提供一种驱动背板及其制备方法、显示装置。驱动背板包括驱动晶体管和至少一个开关晶体管;驱动晶体管包括基底、位于基底一侧的第一有源层、位于第一有源层背离基底一侧的第一绝缘层以及位于第一绝缘层背离基底一侧的第一栅电极、第一漏电极和第一源电极;开关晶体管包括基底、位于基底一侧的第二栅电极、位于第二栅电极背离基底一侧的第三绝缘层、位于第三绝缘层背离基底一侧的第二有源层、第二漏电极和第二源电极,第二漏电极和第二源电极分别与第二有源层搭接连接。该技术方案,将顶栅结构的驱动晶体管与背沟道刻蚀结构的开关晶体管相结合,大大减小了开关晶体管所占版图空间,有利于实现高分辨率。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种驱动背板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板凭借其低功耗、高色饱和度、广视角、薄厚度、可实现柔性化等优异性能,逐渐成为显示领域的主流,可以广泛应用于智能手机、平板电脑、电视等显示终端产品。
主动式OLED(AMOLED)的驱动背板中,常常需要复杂的驱动电路对驱动晶体管(DTFT)的阈值电压Vth进行补偿,补偿的结果是消除驱动晶体管的Vth不均匀导致的显示缺陷(Mura)。图1为一种7T1C结构的像素驱动电路,在图1中,晶体管T3为驱动晶体管,其它晶体管为开关晶体管(STFT)。由于驱动电路复杂,以及DTFT和STFT尺寸较大,AMOLED显示面板很难实现高分辨率。
发明内容
本公开实施例提供一种驱动背板及其制备方法、显示装置,以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面,本公开实施例提供一种驱动背板,设置有多个像素驱动电路,像素驱动电路包括驱动晶体管和至少一个开关晶体管;
驱动晶体管包括基底、位于基底一侧的第一有源层、位于第一有源层背离基底一侧的第一绝缘层以及位于第一绝缘层背离基底一侧的第一栅电极、第一漏电极和第一源电极,第一漏电极和第一源电极均穿过第一绝缘层与第一有源层连接;
开关晶体管包括基底、位于基底一侧的第二栅电极、位于第二栅电极背离基底一侧的第三绝缘层、位于第三绝缘层背离基底一侧的第二有源层、第二漏电极和第二源电极,第二漏电极和第二源电极分别与第二有源层搭接连接。
在一些可能的实现方式中,第二有源层和第一有源层位于不同的层,第一有源层和第二有源层的材质均包括低温多晶硅。
在一些可能的实现方式中,第一有源层的厚度范围为20nm至80nm,第二有源层的厚度范围为20nm至80nm。
在一些可能的实现方式中,驱动背板还包括第二绝缘层,第二绝缘层位于第一栅电极背离基底的一侧,第一漏电极和第一源电极位于第二绝缘层背离基底的一侧,第一漏电极和第一源电极均穿过第二绝缘层和第一绝缘层与第一有源层连接。
在一些可能的实现方式中,第二栅电极位于第二绝缘层背离基底的一侧。
在一些可能的实现方式中,驱动背板还包括第二极板,第二极板与第二栅电极位于同一层,第二极板在基底上的正投影与第一栅电极在基底上的正投影至少部分交叠。
在一些可能的实现方式中,第三绝缘层位于第二栅电极背离基底的一侧,第一漏电极、第一源电极、第二漏电极和第二源电极均位于第二有源层背离基底的一侧,第一漏电极和第一源电极均穿过第三绝缘层、第二绝缘层和第一绝缘层与第一有源层连接。
在一些可能的实现方式中,驱动背板还包括层间绝缘层,层间绝缘层位于第一栅电极和第三绝缘层之间,层间绝缘层开设有用于暴露第二栅电极的开口。
在一些可能的实现方式中,第二栅电极与第一栅电极位于同一层。
在一些可能的实现方式中,
第二有源层在基底上的正投影与第一有源层在基底上的正投影不交叠;或者,
至少一个开关晶体管的第二有源层在基底上的正投影与第一有源层在基底上的正投影至少部分交叠。
作为本公开实施例的第二方面,本公开实施例提供一种驱动背板的制备方法,驱动背板包括驱动晶体管和至少一个开关晶体管,方法包括:
在基底的一侧形成驱动晶体管的第一有源层;
在第一有源层背离基底的一侧形成第一绝缘层;
在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极、第一漏电极和第一源电极,第一漏电极和第一源电极均穿过第一绝缘层与第一有源层连接;
在基底的一侧形成开关晶体管的第二栅电极;
在第二栅电极背离基底的一侧形成第三绝缘层;
在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层、第二漏电极和第二源电极,第二漏电极和第二源电极分别与第二有源层搭接连接。
在一些可能的实现方式中,在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极、第一漏电极和第一源电极,包括:
在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极;
在第一栅电极背离基底的一侧形成第二绝缘层;
在第二绝缘层背离基底的一侧形成第一漏电极和第一源电极。
在一些可能的实现方式中,
在基底的一侧形成开关晶体管的第二栅电极,包括:在第二绝缘层背离基底的一侧形成开关晶体管的第二栅电极;
在第二栅电极背离基底的一侧形成第三绝缘层,包括:
在第二栅电极背离基底的一侧形成层间绝缘层,层间绝缘层设置有用于暴露第二栅电极的开口;
在层间绝缘层背离基底的一侧形成第三绝缘层。
在一些可能的实现方式中,在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层、第二漏电极和第二源电极,包括:
在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层;
在第二有源层背离基底的一侧形成第一漏电极、第一源电极、第二漏电极和第二源电极;
采用氮气等离子体或者氢气等离子体对第二有源层进行修复处理,或者,采用氟化氢清洗和臭氧等离子体对第二有源层进行修复处理。
作为本公开实施例的第三方面,本公开实施例提供一种显示装置,包括本公开实施例中的驱动背板。
本公开实施例的技术方案,采用顶栅结构的驱动晶体管与背沟道刻蚀结构的开关晶体管相结合,驱动晶体管具有较好的结晶特新、较好的稳定性,可以最大程度保证驱动晶体管的均匀性和稳定性,背沟道刻蚀结构的开关晶体管,不仅可以满足开关晶体管稳定性和均匀性的要求,而且不再需要为开关晶体管制作过孔,大大减小了开关晶体管所占版图空间,有利于实现高分辨率的驱动背板和显示装置。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本公开的一些实施方式,而不应将其视为是对本公开范围的限制。
图1为一种7T1C结构的像素驱动电路;
图2为本公开一实施例中驱动背板的结构示意图;
图3为本公开一实施例驱动背板中形成第一有源层后的结构示意图;
图4为本公开一实施例驱动背板中形成第一栅电极后的结构示意图;
图5为本公开一实施例驱动背板中形成第二栅电极后的结构示意图;
图6为本公开一实施例驱动背板中形成层间绝缘层后的结构示意图;
图7为本公开一实施例驱动背板中形成第二有源层后的结构示意图;
图8为本公开一实施例驱动背板中形成第二有源层的导体化区域的结构示意图;
图9为本公开一实施例驱动背板中形成第一过孔和第二过孔后的结构示意图;
图10为本公开一实施例驱动背板中形成源漏金属层后的结构示意图。
附图标记说明:
11、第一有源层;12、第一栅电极;131、第一漏电极;21、第二有源层;211、第一导体化区域;212、第二导体化区域;22、第二栅电极;222、第二极板;231、第二漏电极;232、第二源电极;30、基底;31、第一绝缘层;32、第二绝缘层;33、第三绝缘层;34、层间绝缘层;341、开口;35、平坦层;36、第一电极;37、像素界定层;41、第一过孔。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本公开的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
OLED的驱动背板中,对驱动晶体管(DTFT)的要求是均匀性,以及较高的开态电流和较低的开态电阻。基于这些要求,低温多晶硅(Low-Temperature Poly-Silicon,LTPS)非常适合作为DTFT的沟道材料。OLED的驱动电路通常采用LTPS作为驱动晶体管的沟道。LTPS相对于a-Si具有较高的迁移率,但是由于LTPS结晶时产生的晶界,以及晶粒大小的不均匀分布,常常需要复杂的如图1所示驱动电路所示对DTFT的阈值电压Vth进行补偿,以便消除驱动晶体管的Vth不均匀导致的Mura。在图1所示的驱动电路中,DTFT为了实现驱动,需要有较高的开态电流和较低的开态电组,而STFT只需要实现开关特性即可,不需要很高的开态电流。
相关技术中,LTPS背板中的晶体管器件通常采用顶栅(Top-Gate)结构,原因是顶栅LTPS结构的晶体管的结晶特性较好、稳定性较好,可以最大程度保证DTFT的均匀性、稳定性等。但是顶栅型薄膜晶体管(Top-Gate TFT)的源电极和漏电极需要通过绝缘层的过孔与沟道连接。制作过孔以及源电极和漏电极覆盖过孔需要的版图空间很大,限制了LTPS背板工艺的分辨率。背沟道刻蚀(Back-Channel Etch,BCE)的器件结构中源电极和漏电极直接与沟道连接,不需要进行绝缘层过孔刻蚀,可以节省版图空间。但是背沟道刻蚀的器件结构中,在形成源电极和漏电极时会对背沟道进行过刻蚀,导致沟道稳定性和均匀性较差。在采用LTPS的驱动电路中,对STFT的稳定性和均匀性要求不高,而且如图1所示的驱动电路中包含6个STFT,6个STFT所占版图空间很大,使得驱动背板很难实现高分辨率。
图2为本公开一实施例中驱动背板的结构示意图。在一种实施方式中,如图2所示,驱动背板可以包括驱动晶体管和至少一个开关晶体管。驱动晶体管可以包括基底30、位于基底30一侧的第一有源层11、位于第一有源层11背离基底30一侧的第一绝缘层31以及位于第一绝缘层31背离基底30一侧的第一栅电极12、第一漏电极131和第一源电极(图中未示出)。第一漏电极131和第一源电极均穿过第一绝缘层31与第一有源层11连接。
开关晶体管包括基底30、位于基底30一侧的第二栅电极22、位于第二栅电极21背离基底30一侧的第三绝缘层33、位于第三绝缘层33背离基底30一侧的第二有源层21、第二漏电极231和第二源电极232,第二漏电极231和第二源电极232分别与第二有源层21搭接连接。
相关技术中,驱动背板中的驱动晶体管和开关晶体管均采用顶栅结构,需要为驱动晶体管和开关晶体管制作过孔,使得驱动晶体管和开关晶体管的版图空间很大,不利于实现高分辨率的驱动背板。
本公开实施例的驱动背板,采用顶栅结构的驱动晶体管与背沟道刻蚀结构的开关晶体管相结合,驱动晶体管具有较好的结晶特新、较好的稳定性,可以最大程度保证驱动晶体管的均匀性和稳定性,背沟道刻蚀结构的开关晶体管,不仅可以满足开关晶体管稳定性和均匀性的要求,而且不再需要为开关晶体管制作过孔,大大减小了开关晶体管所占版图空间,有利于实现高分辨率的驱动背板。
在一种实施方式中,驱动背板可以采用7T1C结构的像素驱动电路,驱动晶体管的数量可以为1个,开关晶体管的数量可以为6个。在其它实施例中,驱动背板可以采用2T1C、3T1C、4T1C或5T1C结构的像素驱动电路,驱动晶体管的数量可以为1个,开关晶体管的数量根据像素驱动电路的结构确定。
在一种实施方式中,第一有源层11的厚度范围可以为20nm至80nm(包括端点值),也就是说,第一有源层11的厚度可以为20nm至80nm中的任意数值。
在一种实施方式中,第二有源层21的厚度范围可以为20nm至80nm(包括端点值),也就是说,第二有源层21的厚度可以为20nm至80nm中的任意数值。
在一种实施方式中,如图2所示,第二有源层21与第一有源层11位于不同的层,第一有源层11和第二有源层21的材质均包括低温多晶硅。本公开实施例中的驱动背板基于双层低温多晶硅结晶技术,低温多晶硅相对于a-Si具有较高的迁移率、较好的均匀性、较高的开态电流和较低的开态电阻,可以进一步提高晶体管的性能。
在一种实施方式中,第一漏电极131和第一源电极可以与第一栅电极12位于同一层。
在一种实施方式中,如图2所示,驱动背板还可以包括第二绝缘层32,第二绝缘层32位于第一栅电极12背离基底30的一侧。第一漏电极131和第一源电极可以位于第二绝缘层32背离基底30的一侧,第一漏电极131和第一源电极均穿过第二绝缘层32、第一绝缘层31与第一有源层11连接。
在一种实施方式中,如图2所示,第二栅电极22位于第二绝缘层32背离基底30的一侧。这样的结构,第二栅电极22与第一栅电极12位于不同层,方便了信号线的布局。
在一种实施方式中,如图2所示,驱动背板还可以包括第二极板222,第二极板222与第二栅电极22位于同一层。第二极板222在基底30上的正投影与第一栅电极12在基底30上的正投影至少部分交叠。从而,第一栅电极12可以用作存储电容Cst的一个第一极板,第一栅电极12与第二极板222的交叠区域形成存储电容Cst。
在一种实施方式中,如图2所示,第三绝缘层33位于第二栅电极22背离基底30的一侧,第一漏电极131、第一源电极、第二漏电极231和第二源电极232均位于第二有源层21背离基底30的一侧。第一漏电极131和第一源电极分别通过穿过第三绝缘层33、第二绝缘层32和第一绝缘层31的第一过孔41和第二过孔42与第一有源层11连接。第二漏电极231和第二源电极232与第二有源层21搭接连接。示例性地,第三绝缘层33的厚度范围可以为100nm至150nm(包括端点值)。第三绝缘层33的厚度可以为100nm至150nm中的任一数值。
在一种实施方式中,如图2所示,驱动背板还可以包括层间绝缘层(ILD)34,层间绝缘层34可以位于第一栅电极12与第三绝缘层33之间,层间绝缘层34开设有用于暴露第二栅电极22的开口。示例性地,层间绝缘层34的厚度范围可以为300nm至800nm(包括端点值)。层间绝缘层34的厚度可以为300nm至800nm中的任一数值。
示例性地,如图2所示,层间绝缘层34位于第二栅电极22与第三绝缘层33之间,层间绝缘层34开设有用于暴露第二栅电极22的开口。
在一种实施方式中,第二栅电极22可以与第一栅电极12位于同一层。
在一种实施方式中,如图2所示,第二有源层21在基底30上的正投影与第一有源层11在基底30上的正投影不交叠。
在一种实施方式中,至少一个开关晶体管的第二有源层21在基底30上的正投影与第一有源层11在基底30上的正投影至少部分交叠。这样的结构,可以进一步减小驱动电路的版图面积,进一步提高驱动背板的分辨率。
在一种实施方式中,如图2所示,驱动背板还可以包括平坦层35、多个第一电极36和像素界定层37。平坦层35位于第二漏电极231和第二源电极232背离基底30的一侧。多个第一电极36位于平坦层35背离基底30的一侧,各第一电极与对应像素驱动电路的驱动晶体管连接。图2中示意出第一电极36与驱动晶体管的第一漏电极131直接连接,在其它实施例中,第一电极36可以通过对应的开关晶体管与驱动晶体管连接。第一电极36可以为OLED的阳极。像素界定层37位于多个第一电极36背离基底30的一侧,像素界定层37开设有用于暴露各第一电极36的像素开口。
在示例性实施例中,第一绝缘层、第二绝缘层、第三绝缘层、层间绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。第一绝缘层可以称为第一栅绝缘(GI)层,第二绝缘层可以称为第二栅绝缘(GI)层,第三绝缘层可以称为第三栅绝缘(GI)层。第一栅电极、第一源电极、第一漏电极、第二栅电极、第二源电极、第二漏电极可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Ti/Al/Ti等。像素界定层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
本公开实施例还提供一种驱动背板的制备方法,驱动背板包括驱动晶体管和至少一个开关晶体管,方法包括:
在基底的一侧形成驱动晶体管的第一有源层;
在第一有源层背离基底的一侧形成第一绝缘层;
在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极、第一漏电极和第一源电极,第一漏电极和第一源电极均穿过第一绝缘层与第一有源层连接;
在基底的一侧形成开关晶体管的第二栅电极;
在第二栅电极背离基底的一侧形成第三绝缘层;
在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层、第二漏电极和第二源电极,第二漏电极和第二源电极分别与第二有源层搭接连接。
在一种实施方式中,在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极、第一漏电极和第一源电极,包括:
在第一绝缘层背离基底的一侧形成驱动晶体管的第一栅电极;在第一栅电极背离基底的一侧形成第二绝缘层;在第二绝缘层背离基底的一侧形成第一漏电极和第一源电极。
在一种实施方式中,在基底的一侧形成开关晶体管的第二栅电极,包括:在第二绝缘层背离基底的一侧形成开关晶体管的第二栅电极;
在第二栅电极背离基底的一侧形成第三绝缘层,包括:在第二栅电极背离基底的一侧形成层间绝缘层,层间绝缘层设置有用于暴露第二栅电极的开口;在层间绝缘层背离基底的一侧形成第三绝缘层。
在一种实施方式中,在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层、第二漏电极和第二源电极,包括:在第三绝缘层背离基底的一侧形成开关晶体管的第二有源层;在第二有源层背离基底的一侧形成第一漏电极、第一源电极、第二漏电极和第二源电极;采用氮气等离子体或者氢气等离子体对第二有源层进行修复处理,或者,采用氟化氢清洗和臭氧等离子体对第二有源层进行修复处理。。
下面通过本公开一实施例中驱动背板的制备过程进一步说明本公开实施例的技术方案。可以理解的是,本文中所说的“图案化”,当图案化的材质为无机材质或金属时,“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺,当图案化的材质为有机材质时,“图案化”包括掩模曝光、显影等工艺,本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
在基底30的一侧形成驱动晶体管的第一有源层11,该步骤可以包括:在基底30的一侧沉积第一有源薄膜,对第一有源薄膜进行图案化处理,形成第一有源层11,如图3所示,图3为本公开一实施例驱动背板中形成第一有源层后的结构示意图。在第一有源层11进行掺杂(doping),以使DTFT获得需要的阈值电压Vth。示例性地,第一有源层11的材质可以包括低温多晶硅,第一有源层11的厚度范围可以为20nm至80nm。
形成驱动晶体管的第一栅电极12,该步骤可以包括:在第一有源层11背离基底30的一侧形成第一绝缘层31;在第一绝缘层31背离基底30的一侧沉积栅电极薄膜,对栅电极薄膜进行图案化处理,形成第一栅电极12,并进行掺杂(doping),如图4所示,图4为本公开一实施例驱动背板中形成第一栅电极后的结构示意图。如图4所示,第一栅电极12在基底30上的正投影包含第一沟道区域在基底30上的正投影。第一栅电极12的材质可以为金属材料,第一栅电极12的厚度可以根据需要设置。第一绝缘层31的厚度可以根据需要设置。
形成开关晶体管的第二栅电极22,该步骤可以包括:在第一栅电极12背离基底30的一侧形成第二绝缘层32;在第二绝缘层32背离基底30的一侧沉积栅金属薄膜,对栅金属薄膜进行图案化处理,形成第二栅电极22和第二极板222,如图5所示,图5为本公开一实施例驱动背板中形成第二栅电极后的结构示意图。示例性地,第二极板222在基底30上的正投影与第一栅电极12在基底30上的正投影至少部分交叠,第二极板222与第一栅电极12交叠的区域可以形成存储电容Cst。第二栅电极22和第二极板222的材质可以为金属材料,第二栅电极22和第二极板222的厚度可以根据需要设置。
形成层间绝缘层34,该步骤可以包括:在第二栅电极22和第二极板222背离基底10的一侧沉积层间绝缘薄膜;在层间绝缘薄膜上涂覆光刻胶,对光刻胶进行曝光并显影,暴露出与第二栅电极22对应区域的层间绝缘薄膜;对暴露的层间绝缘薄膜进行刻蚀以形成开口341,第二栅电极22通过开口341暴露出来,并剥离剩余的光刻胶,如图6所示,图6为本公开一实施例驱动背板中形成层间绝缘层后的结构示意图。由于开关晶体管的数量较多,需要刻蚀掉的层间绝缘薄膜面积较大,可以采用氟化氢(HF)湿刻工艺或者干刻工艺刻蚀掉对应区域的层间绝缘薄膜,以形成暴露第二栅电极22的开口341。
形成第二有源层21,该步骤可以包括:在层间绝缘层34背离基底30的一侧形成第三绝缘层33;在第三绝缘层33背离基底30的一侧沉积第二有源薄膜,对第二有源薄膜进行图案化处理,形成第二有源层21;对第二有源层21进行晶化处理并对第二有源层21进行掺杂(doping),以使开关晶体管获得需要的阈值电压Vth,如图7所示,图7为本公开一实施例驱动背板中形成第二有源层后的结构示意图。示例性地,第二有源层24的材质可以包括低温多晶硅,第二有源层24的厚度范围可以为20nm至80nm。
形成第二有源层21的第一导体化区域211和第二导体化区域212,该步骤可以包括:定义出第二有源层21的第二沟道区域,示例性地,第二沟道区域可以设置在第二有源层21的中部,第一导体化区域211和第二导体化区域212分别设置在第二沟道区域的两侧;在第二有源层21的背离基底30的一侧涂覆光刻胶,对光刻胶进行曝光、显影,保留位于第二沟道区域的光刻胶,去除其它位置的光刻胶,使得第一导体化区域211和第二导体化区域212暴露出来;对第一导体化区域211和第二导体化区域212进行导体化掺杂,实现第一导体化区域211和第二导体化区域212的导体化,如图8所示,图8为本公开一实施例驱动背板中形成第二有源层的导体化区域的结构示意图。后续形成的第二漏电极和第二源电极可以分别搭接在第一导体化区域211和第二导体化区域212,以降低第二漏电极和第二源电极与第二有源层21的连接电阻。
形成第一过孔41和第二过孔(图中未示出),该步骤可以包括:在第二有源层21的背离基底30的一侧涂覆光刻胶,对光刻胶进行曝光、显影,去除第一过孔41和第二过孔(图中未示出)位置的光刻胶,保留其它位置的光刻胶;对第一过孔41和第二过孔(图中未示出)位置的第三绝缘层33、层间绝缘层34、第二绝缘层32和第一绝缘层31进行刻蚀,形成第一过孔41和第二过孔(图中未示出);剥离剩余的光刻胶,如图9所示,图9为本公开一实施例驱动背板中形成第一过孔和第二过孔后的结构示意图。
形成第一漏电极、第一源电极、第二漏电极和第二源电极,该步骤可以包括:在第二有源层21背离基底30的一侧沉积源漏金属薄膜,对源漏金属薄膜进行图案化处理,形成第一漏电极131、第一源电极(图中未示出)、第二漏电极231和第二源电极232,第一漏电极131和第一源电极分别通过第一过孔41和第二过孔与第一有源层11连接,第二漏电极231和第二源电极232分别与第二有源层21的第一导体化区域和第二导体化区域搭接连接,如图10所示,图10为本公开一实施例驱动背板中形成源漏金属层后的结构示意图。
第二漏电极和第二源电极直接与第二有源层21接触,刻蚀形成第二漏电极和第二源电极的过程可以叫做背沟道刻蚀(BCE)。刻蚀第二漏电极和第二源电极的过程中,会刻蚀到第二有源层21,使得第二有源层21产生损伤。示例性地,可以采用氮气等离子体(plasma)或氢气等离子体(plasma)处理第二有源层21,实现背沟道的修复。示例性地,可以采用HF清洗第二有源层,然后通过常规的臭氧等离子体(plasma)处理,实现背沟道的修复。在背沟道刻蚀过程中,第二有源层被损伤,第二有源层会产生缺陷态,对第二有源层进行修复处理使缺陷态钝化,实现对第二有源层21的修复。对第二有源层进行背沟道修复后,可以减少背沟道的缺陷态密度,以降低第二有源层的漏电流。
在一种实施方式中,如图2所示,驱动背板的制备方法还可以包括:在第二漏电极231和第二源电极232背离基底30的一侧形成平坦层35;在平坦层35背离基底30的一侧形成多个第一电极36,各第一电极与对应像素驱动电路的驱动晶体管连接;在多个第一电极36背离基底30的一侧形成像素界定层37,像素界定层开设有用于暴露各第一电极36的像素开口。
基于前述实施例的发明构思,本公开实施例还提供了一种显示装置,该显示装置包括采用前述实施例的驱动背板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。示例性地,显示装置可以为OLED显示装置。
在本说明书的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本公开。此外,本公开可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (15)
1.一种驱动背板,其特征在于,设置有多个像素驱动电路,所述像素驱动电路包括驱动晶体管和至少一个开关晶体管;
所述驱动晶体管包括基底、位于所述基底一侧的第一有源层、位于所述第一有源层背离所述基底一侧的第一绝缘层以及位于所述第一绝缘层背离所述基底一侧的第一栅电极、第一漏电极和第一源电极,所述第一漏电极和所述第一源电极均穿过所述第一绝缘层与所述第一有源层连接;
所述开关晶体管包括所述基底、位于所述基底一侧的第二栅电极、位于所述第二栅电极背离所述基底一侧的第三绝缘层、位于所述第三绝缘层背离所述基底一侧的第二有源层、第二漏电极和第二源电极,所述第二漏电极和所述第二源电极分别与所述第二有源层搭接连接。
2.根据权利要求1所述的驱动背板,其特征在于,所述第二有源层和所述第一有源层位于不同的层,所述第一有源层和所述第二有源层的材质均包括低温多晶硅。
3.根据权利要求2所述的驱动背板,其特征在于,所述第一有源层的厚度范围为20nm至80nm,所述第二有源层的厚度范围为20nm至80nm。
4.根据权利要求1所述的驱动背板,其特征在于,所述驱动背板还包括第二绝缘层,所述第二绝缘层位于所述第一栅电极背离所述基底的一侧,所述第一漏电极和所述第一源电极位于所述第二绝缘层背离所述基底的一侧,所述第一漏电极和所述第一源电极均穿过所述第二绝缘层和所述第一绝缘层与所述第一有源层连接。
5.根据权利要求4所述的驱动背板,其特征在于,所述第二栅电极位于所述第二绝缘层背离所述基底的一侧。
6.根据权利要求5所述的驱动背板,其特征在于,所述驱动背板还包括第二极板,所述第二极板与所述第二栅电极位于同一层,所述第二极板在所述基底上的正投影与所述第一栅电极在所述基底上的正投影至少部分交叠。
7.根据权利要求5或6所述的驱动背板,其特征在于,所述第三绝缘层位于所述第二栅电极背离所述基底的一侧,所述第一漏电极、所述第一源电极、所述第二漏电极和所述第二源电极均位于所述第二有源层背离所述基底的一侧,所述第一漏电极和所述第一源电极均穿过所述第三绝缘层、所述第二绝缘层和所述第一绝缘层与所述第一有源层连接。
8.根据权利要求1所述的驱动背板,其特征在于,所述驱动背板还包括层间绝缘层,所述层间绝缘层位于所述第一栅电极和所述第三绝缘层之间,所述层间绝缘层开设有用于暴露所述第二栅电极的开口。
9.根据权利要求1所述的驱动背板,其特征在于,所述第二栅电极与所述第一栅电极位于同一层。
10.根据权利要求1所述的驱动背板,其特征在于,
所述第二有源层在所述基底上的正投影与所述第一有源层在所述基底上的正投影不交叠;或者,
至少一个所述开关晶体管的第二有源层在所述基底上的正投影与所述第一有源层在所述基底上的正投影至少部分交叠。
11.一种驱动背板的制备方法,其特征在于,所述驱动背板包括驱动晶体管和至少一个开关晶体管,所述方法包括:
在基底的一侧形成所述驱动晶体管的第一有源层;
在所述第一有源层背离所述基底的一侧形成第一绝缘层;
在所述第一绝缘层背离所述基底的一侧形成所述驱动晶体管的第一栅电极、第一漏电极和第一源电极,所述第一漏电极和所述第一源电极均穿过所述第一绝缘层与所述第一有源层连接;
在所述基底的一侧形成所述开关晶体管的第二栅电极;
在所述第二栅电极背离所述基底的一侧形成第三绝缘层;
在所述第三绝缘层背离所述基底的一侧形成所述开关晶体管的第二有源层、第二漏电极和第二源电极,所述第二漏电极和所述第二源电极分别与所述第二有源层搭接连接。
12.根据权利要求11所述的方法,其特征在于,在所述第一绝缘层背离所述基底的一侧形成所述驱动晶体管的第一栅电极、第一漏电极和第一源电极,包括:
在所述第一绝缘层背离所述基底的一侧形成所述驱动晶体管的第一栅电极;
在所述第一栅电极背离所述基底的一侧形成第二绝缘层;
在所述第二绝缘层背离所述基底的一侧形成所述第一漏电极和所述第一源电极。
13.根据权利要求12所述的方法,其特征在于,
在所述基底的一侧形成所述开关晶体管的第二栅电极,包括:在所述第二绝缘层背离所述基底的一侧形成所述开关晶体管的第二栅电极;
在所述第二栅电极背离所述基底的一侧形成第三绝缘层,包括:
在所述第二栅电极背离所述基底的一侧形成层间绝缘层,所述层间绝缘层设置有用于暴露所述第二栅电极的开口;
在所述层间绝缘层背离所述基底的一侧形成所述第三绝缘层。
14.根据权利要求11所述的方法,其特征在于,在所述第三绝缘层背离所述基底的一侧形成所述开关晶体管的第二有源层、第二漏电极和第二源电极,包括:
在所述第三绝缘层背离所述基底的一侧形成所述开关晶体管的第二有源层;
在所述第二有源层背离所述基底的一侧形成所述第一漏电极、所述第一源电极、所述第二漏电极和第二源电极;
采用氮气等离子体或者氢气等离子体对所述第二有源层进行修复处理,或者,采用氟化氢清洗和臭氧等离子体对所述第二有源层进行修复处理。
15.一种显示装置,其特征在于,包括权利要求1至10中任一项所述的驱动背板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110950804.8A CN115842024A (zh) | 2021-08-18 | 2021-08-18 | 一种驱动背板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110950804.8A CN115842024A (zh) | 2021-08-18 | 2021-08-18 | 一种驱动背板及其制备方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115842024A true CN115842024A (zh) | 2023-03-24 |
Family
ID=85574081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110950804.8A Pending CN115842024A (zh) | 2021-08-18 | 2021-08-18 | 一种驱动背板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115842024A (zh) |
-
2021
- 2021-08-18 CN CN202110950804.8A patent/CN115842024A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11997883B2 (en) | Organic light emitting diode display device | |
US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
US10886409B2 (en) | Display backplate and fabrication method thereof, display panel and display device | |
US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
CN111668237B (zh) | 一种显示基板及其制备方法、驱动方法、显示装置 | |
JP6330207B2 (ja) | 表示装置及び薄膜トランジスタ基板 | |
CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
US11665940B2 (en) | Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus | |
US7755708B2 (en) | Pixel structure for flat panel display | |
US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
US11355519B2 (en) | Array substrate, manufacturing method thereof, and display device | |
CN110729313A (zh) | 显示面板、显示面板制备方法、显示装置 | |
US9401418B2 (en) | Method of manufacturing thin film transistor and organic light emitting diode display | |
WO2019041742A1 (en) | MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE | |
US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
CN210723028U (zh) | 显示面板、显示装置 | |
US10957713B2 (en) | LTPS TFT substrate and manufacturing method thereof | |
CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
US10002889B2 (en) | Low-temperature polysilicon thin film transistor array substrate and method of fabricating the same, and display device | |
CN113284910B (zh) | 显示背板、制作方法以及显示装置 | |
CN115842024A (zh) | 一种驱动背板及其制备方法、显示装置 | |
CN111933648A (zh) | 阵列基板及其制备方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |